CN111627901B - 一种jfet触发的可编程双向抗浪涌保护器件 - Google Patents

一种jfet触发的可编程双向抗浪涌保护器件 Download PDF

Info

Publication number
CN111627901B
CN111627901B CN202010500385.3A CN202010500385A CN111627901B CN 111627901 B CN111627901 B CN 111627901B CN 202010500385 A CN202010500385 A CN 202010500385A CN 111627901 B CN111627901 B CN 111627901B
Authority
CN
China
Prior art keywords
type
jfet
metal
thyristor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010500385.3A
Other languages
English (en)
Other versions
CN111627901A (zh
Inventor
李泽宏
何云娇
王彤阳
莫家宁
蒲小庆
程然
王志明
任敏
张金平
高巍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010500385.3A priority Critical patent/CN111627901B/zh
Publication of CN111627901A publication Critical patent/CN111627901A/zh
Application granted granted Critical
Publication of CN111627901B publication Critical patent/CN111627901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种JFET触发的可编程双向抗浪涌保护器件，属于功率半导体技术领域，用于保护SLIC免受因雷电等因素引起的浪涌过电压干扰。该保护器件由两个保护单元组成，包括四个JFET和四个晶闸管。四个分立的JFET分别为每个晶闸管保护部分提供独立控制，JFET的栅端分别与SLIC负电源电压及正电源电压相连，当电话线上正电压增加使得正电源电压与电话线正电压差值低于设定的夹断电压或者当电话线上负电压减小使得负电源电压与电话线负电压差值高于设定的夹断电压时，器件开启并将浪涌传导到地，实现可编程双向保护。本发明JFET工艺与晶闸管工艺兼容，易于单片集成；且JFET输入阻抗高，为单极型器件，使本发明器件整体噪声小，功耗低，温度特性好，对浪涌响应更快。

Description

一种JFET触发的可编程双向抗浪涌保护器件
技术领域
本发明属于功率半导体技术领域，具体涉及一种JFET触发的可编程双向抗浪涌保护器件。
背景技术
半导体抗浪涌保护器件主要用于保护SLIC(Subscriber Line InterfaceCircuit，用户线接口电路)免受因雷电等在电话线上造成并传输的浪涌过电压干扰，提高整机系统性能，避免系统出现误动作甚至损坏。传统的抗浪涌保护器件有气体放电管和压敏电阻，之后更广泛使用的有瞬态电压抑制器(TVS)和半导体保护器件。但是此类已有的抗浪涌保护器件只能实现单向保护，且保护电压固定，存在一定局限性，若要实现双向保护则需要四个器件。
现有的半导体可编程双向抗浪涌保护器件可实现双向保护并且单片集成，产品P61089基于四层晶闸管结构的原理，利用两个独立NPN控制三极管分别与两个NPNP晶闸管连接提供负向浪涌保护，另外增加两个钳位二极管对正向电压进行钳位，但此种结构只能实现负向较宽的保护范围，但正向钳位电压较低，工作范围小；在此基础上发展起来的双向抗浪涌保护产品，主要由两部分组成，其中一部分由两个缓冲NPN晶体管分别连接两个NPNP晶闸管提供负向浪涌保护，另一部分由两个缓冲PNP晶体管分别连接两个PNPN晶闸管提供正向浪涌保护，四个分立的缓冲晶体管为每个保护部分提供独立控制。但该结构也存在一定问题，三极管由于是双极型器件，开关速度较慢，频率低，导通电阻较大使得功耗较高，且电流放大系数β易受温度影响，这使得整个浪涌保护器件在功耗、温度特性及响应速度等方面的性能不够理想，另外，三极管工艺虽能与晶闸管工艺兼容，但步骤相对复杂，增加了整体工艺成本。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种JFET触发的可编程双向抗浪涌保护器件。
为解决上述技术问题，本发明实施例提供一种JFET触发的可编程双向抗浪涌保护器件，包括第一保护单元和第二保护单元；
所述第一保护单元包括第一N型JFET、第一NPNP晶闸管、第二N型JFET、第二NPNP晶闸管，其中，第一N型JFET的源极连接第一NPNP晶闸管的P型栅极，第一N型JFET的漏极连接第一NPNP晶闸管的阳极；第二N型JFET的源极连接第二NPNP晶闸管的P型栅极，第二N型JFET的漏极连接第二NPNP晶闸管的阳极；
所述第二保护单元包括第一P型JFET、第一PNPN晶闸管、第二P型JFET、第二PNPN晶闸管，其中，第一P型JFET的源极连接第一PNPN晶闸管的N型栅极，第一P型JFET的漏极连接第一PNPN晶闸管的阴极；第二P型JFET的源极连接第二PNPN晶闸管的N型栅极，第二P型JFET的漏极连接第二PNPN晶闸管的阴极；
第一N型JFET的栅极和第二N型JFET的栅极相连作为第一保护单元的第一栅极；第一P型JFET的栅极和第二P型JFET的栅极相连作为第二保护单元的第二栅极；第一N型JFET的漏极、第一NPNP晶闸管的阳极、第二N型JFET的漏极、第二NPNP晶闸管的阳极、第一P型JFET的漏极、第一PNPN晶闸管的阴极、第二P型JFET的漏极、第二PNPN晶闸管的阴极相连并共同接地；
所述第一栅极接外部SLIC负电源电压，所述第二栅极接外部SLIC正电源电压；第一NPNP晶闸管的阴极与第一PNPN晶闸管的阳极共同连接信号传输电话线Tip；第二NPNP晶闸管的阴极与第二PNPN晶闸管的阳极共同连接信号传输电话线Ring。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，在N型硅单晶上形成第一NPNP晶闸管、第一N型JFET、第二N型JFET和第二NPNP晶闸管；
在P型硅单晶上形成第一PNPN晶闸管、第一P型JFET、第二P型JFET和第二PNPN晶闸管。
进一步的，所述第一NPNP晶闸管包括由下至上依次层叠设置的第一背面金属、N型硅单晶和正面金属结构；
其中，N型硅单晶的底层由下至上依次层叠设置有重掺杂P型阳极接触区和P型阳极区，所述重掺杂P型阳极接触区位于第一背面金属的上表面；
N型硅单晶的顶层中具有P型基区和P型隔离区，P型隔离区间隔位于P型基区的两侧，且位于P型阳极区的上表面，形成第一隔离区；
P型基区的顶层间隔设置有多个重掺杂N型阴极区，多个重掺杂N型阴极区之间的间隙为P型基区形成的第一短路孔；
所述正面金属结构包括第一正面阴极金属和第一正面基极金属，所述第一正面阴极金属位于N型阴极区和所述第一短路孔上，所述第一正面基极金属位于所述P型基区上。
进一步的，所述第一N型JFET包括由下至上依次层叠设置的第一背面金属、N型硅单晶和正面金属结构；
其中，N型硅单晶的底层设置有重掺杂N型接触区，重掺杂N型接触区位于第一背面金属的上表面，且其一侧与所述重掺杂P型阳极接触区的一侧接触；
N型硅单晶的顶层间隔设置有两P型栅区；
所述正面金属结构包括两正面栅极金属和第一正面源极金属，两正面栅极金属分别位于两P型栅区上，第一正面源极金属位于两P型栅区之间的N型硅单晶上。
进一步的，所述第二N型JFET和第二NPNP晶闸管与所述第一N型JFET和第一NPNP晶闸管对称设置。
进一步的，第一NPNP晶闸管的第一正面阴极金属连接外部信号传输电话线Tip，第二NPNP晶闸管的第二正面阴极金属连接外部信号传输电话线Ring；
第一NPNP晶闸管的第一正面基极金属与第一N型JFET的第一正面源极金属相连，第二NPNP晶闸管的第二正面基极金属与第二N型JFET的第二正面源极金属相连；
第一N型JFET的两正面栅极金属与第二N型JFET的两正面栅极金属相连并连接外部SLIC负电源电压，第一、第二NPNP晶闸管的第一背面金属与第一、第二N型JFET的第一背面金属相连。
进一步的，所述第一PNPN晶闸管包括由下至上依次层叠设置的第二背面金属、P型硅单晶和正面金属结构；
其中，P型硅单晶的底层由下至上依次层叠设置有重掺杂N型阴极接触区和N型阴极区，所述重掺杂N型阴极接触区位于第二背面金属的上表面；
P型硅单晶的顶层中具有N型基区和N型隔离区，N型隔离区间隔位于N型基区的两侧，且位于N型阴极区的上表面，形成第二隔离区；
N型基区的顶层间隔设置有多个重掺杂P型阳极区，多个重掺杂P型阳极区之间的间隙为N型基区形成的第二短路孔；
所述正面金属结构包括第一正面阳极金属和第三正面基极金属，所述第一正面阳极金属位于P型阳极区和所述第二短路孔上，所述第三正面基极金属位于所述N型基区上。
进一步的，所述第一P型JFET包括由下至上依次层叠设置的第二背面金属、P型硅单晶和正面金属结构；
其中，P型硅单晶的底层设置有重掺杂P型接触区，重掺杂P型接触区位于第二背面金属的上表面，且其一侧与所述重掺杂N型阴极接触区的一侧接触；
P型硅单晶的顶层间隔设置有两N型栅区；
所述正面金属结构包括两正面栅极金属和第三正面源极金属，两正面栅极金属分别位于两N型栅区上，第三正面源极金属位于两N型栅区之间的P型硅单晶上。
进一步的，所述第二P型JFET和第二PNPN晶闸管与所述第一P型JFET和第一PNPN晶闸管对称设置。
进一步的，第一PNPN晶闸管的第一正面阳极金属连接外部信号传输电话线Tip，第二PNPN晶闸管的第二正面阳极金属连接外部信号传输电话线Ring；
第一PNPN晶闸管的第三正面基极金属与第一P型JFET的第三正面源极金属相连，第二PNPN晶闸管的第四正面基极金属与第二P型JFET的第四正面源极金属相连；
第一P型JFET的两正面栅极金属与第二P型JFET的两正面栅极金属相连并连接外部SLIC正电源电压，第一、第二PNPN晶闸管的第二背面金属与第一、第二P型JFET的第二背面金属相连。
本发明的有益效果是：本发明所提供的一种JFET触发的可编程双向抗浪涌保护器件，利用四个分立的JFET为每个保护部分提供独立控制，JFET的栅端分别与SLIC负电源电压(-VBAT)及正电源电压(+VBAT)相连，当电话线上正电压增加使得正电源电压与电话线正电压差值低于设定的夹断电压或者当电话线上负电压减小使得负电源电压与电话线负电压差值高于设定的夹断电压时，器件开启并将浪涌传导到地，实现可编程双向保护。另外，与已有的半导体抗浪涌保护器件相比，本发明JFET工艺与晶闸管工艺兼容，且JFET工艺步骤简单，更易于单片集成；且JFET输入阻抗高，为单极型器件，相比使用三极管，该保护结构噪声小，功耗更低，温度特性更好，开关速度也更快，利于对浪涌更快响应。
附图说明
图1为本发明实施例的一种JFET触发的可编程双向抗浪涌保护器件的结构示意图；
图2为本发明实施例的一种JFET触发的可编程双向抗浪涌保护器件中第一保护单元的剖面结构示意图；
图3为本发明实施例的一种JFET触发的可编程双向抗浪涌保护器件中第二保护单元的剖面结构示意图；
图4为本发明实施例的一种JFET触发的可编程双向抗浪涌保护器件对负向浪涌保护的工作原理示意图；
图5为本发明实施例的一种JFET触发的可编程双向抗浪涌保护器件对正向浪涌保护的工作原理示意图。
附图中，各标号所代表的部件列表如下：
1、第一N型JFET，2、第二N型JFET，3、第一P型JFET，4、第二P型JFET，5、第一NPNP晶闸管，6、第二NPNP晶闸管，7、第一PNPN晶闸管，8、第二PNPN晶闸管，9、第一保护单元，10、第二保护单元，11、第一隔离区，12、第二隔离区，20、第一背面金属，21、重掺杂P型阳极接触区，22、P型阳极区，23、N型硅单晶，24、P型隔离区，25、第一正面阴极金属，26、重掺杂N型阴极区，27、第一正面基极金属，28、P型基区，29、31、32、34、59、61、62、64：第一至第八正面栅极金属，30、第一正面源极金属，33、第二正面源极金属，35、第一P型栅区，36、第二P型栅区，37、重掺杂N型接触区，38、第二正面基极金属，39、第二正面阴极金属，40、第一氧化层，50、第二背面金属，51、重掺杂N型阴极接触区，52、N型阴极区，53、P型硅单晶，54、N型隔离区，55、第一正面阳极金属，56、重掺杂P型阳极区，57、第三正面基极金属，58、N型基区，60、第三正面源极金属，63、第四正面源极金属，65、第一N型栅区，66、第二N型栅区，67、重掺杂P型接触区，68、第四正面基极金属，69、第二正面阳极金属，70、第二氧化层，G1、第一栅极，G2、第二栅极。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本发明第一实施例提供的一种JFET触发的可编程双向抗浪涌保护器件，包括第一保护单元9和第二保护单元10；
所述第一保护单元9包括第一N型JFET1、第一NPNP晶闸管5、第二N型JFET2、第二NPNP晶闸管6，其中，第一N型JFET1的源极连接第一NPNP晶闸管5的P型栅极，第一N型JFET1的漏极连接第一NPNP晶闸管5的阳极；第二N型JFET2的源极连接第二NPNP晶闸管6的P型栅极，第二N型JFET2的漏极连接第二NPNP晶闸管6的阳极；
所述第二保护单元10包括第一P型JFET3、第一PNPN晶闸管7、第二P型JFET4、第二PNPN晶闸管8，其中，第一P型JFET3的源极连接第一PNPN晶闸管7的N型栅极，第一P型JFET3的漏极连接第一PNPN晶闸管7的阴极；第二P型JFET4的源极连接第二PNPN晶闸管8的N型栅极，第二P型JFET4的漏极连接第二PNPN晶闸管8的阴极；
第一N型JFET1的栅极和第二N型JFET2的栅极相连作为第一保护单元9的第一栅极G1；第一P型JFET3的栅极和第二P型JFET4的栅极相连作为第二保护单元10的第二栅极G2；第一N型JFET1的漏极、第一NPNP晶闸管5的阳极、第二N型JFET2的漏极、第二NPNP晶闸管6的阳极、第一P型JFET3的漏极、第一PNPN晶闸管7的阴极、第二P型JFET4的漏极、第二PNPN晶闸管8的阴极相连并共同接地；
所述第一栅极G1接外部SLIC负电源电压，所述第二栅极G2接外部SLIC正电源电压；第一NPNP晶闸管5的阴极与第一PNPN晶闸管7的阳极共同连接信号传输电话线Tip；第二NPNP晶闸管6的阴极与第二PNPN晶闸管8的阳极共同连接信号传输电话线Ring。
本发明第一实施例的工作原理如下：
图4示出的为该实施例的负向浪涌保护工作原理示意图，N型JFET栅极连接外部SLIC负电源电压，源极连接NPNP晶闸管P型栅，漏极连接NPNP晶闸管阳极并接地，NPNP晶闸管阴极连接外部电话线，假设在Tip电话线上产生负向浪涌，当Tip电话线上负电压减小使得负电源电压与电话线负电压差值高于设定的夹断电压时，JFET开启，产生由漏极流向源极的导通电流Ids，同时Ids也作为NPNP晶闸管的栅极电流使得原本处于正向阻断的晶闸管开启，产生阳极电流Ia并将Tip电话线上浪涌电压传导到地，保护了SLIC免受负向浪涌过电压干扰。此时正向浪涌保护部分处于截止状态。
图5示出的为该实施例的正向浪涌保护工作原理示意图，P型JFET栅极连接外部SLIC正电源电压，源极连接PNPN晶闸管N型栅，漏极连接PNPN晶闸管阴极并接地，PNPN晶闸管阳极连接外部电话线，假设在Tip电话线上产生正向浪涌，当Tip电话线上正电压增加使得正电源电压与电话线正电压差值低于设定的夹断电压时，JFET开启，产生由源极流向漏极的导通电流Ids，同时Ids也作为PNPN晶闸管的栅极电流使得原本处于正向阻断的晶闸管开启，产生阳极电流Ia并将Tip电话线上浪涌电压传导到地，保护了SLIC免受正向浪涌过电压干扰。此时负向浪涌保护部分处于截止状态。
可选地，在N型硅单晶23上形成第一NPNP晶闸管5、第一N型JFET1、第二N型JFET2和第二NPNP晶闸管6；
在P型硅单晶53上形成第一PNPN晶闸管7、第一P型JFET3、第二P型JFET4和第二PNPN晶闸管8。
上述实施例中，所述N型硅单晶23优选为N型轻掺杂硅单晶，所述P型硅单晶53优选为P型轻掺杂硅单晶。
可选地，如图2所示，所述第一NPNP晶闸管5包括由下至上依次层叠设置的第一背面金属20、N型硅单晶23和正面金属结构；
其中，N型硅单晶23的底层由下至上依次层叠设置有重掺杂P型阳极接触区21和P型阳极区22，所述重掺杂P型阳极接触区21位于第一背面金属20的上表面；
N型硅单晶23的顶层中具有P型基区28和P型隔离区24，P型隔离区24间隔位于P型基区28的两侧，且位于P型阳极区22的上表面，形成第一隔离区11；
P型基区28的顶层间隔设置有多个重掺杂N型阴极区26，多个重掺杂N型阴极区26之间的间隙为P型基区28形成的第一短路孔；
所述正面金属结构包括第一正面阴极金属25和第一正面基极金属27，所述第一正面阴极金属25位于N型阴极区26和所述第一短路孔上，所述第一正面基极金属27位于所述P型基区28上。
上述实施例中，第一NPNP晶闸管5中的第一背面金属20作为阳极。其中的正面金属结构中各正面电极通过第一氧化层40隔离。
可选地，如图2所示，所述第一N型JFET 1包括由下至上依次层叠设置的第一背面金属20、N型硅单晶23和正面金属结构；
其中，N型硅单晶23的底层设置有重掺杂N型接触区37，重掺杂N型接触区37位于第一背面金属20的上表面，且其一侧与所述重掺杂P型阳极接触区21的一侧接触；
N型硅单晶23的顶层间隔设置有两P型栅区35，36；
所述正面金属结构包括两正面栅极金属29，31和第一正面源极金属30，两正面栅极金属29，31分别位于两P型栅区35，36上，第一正面源极金属30位于两P型栅区35，36之间的N型硅单晶23上。
上述实施例中，第一N型JFET 1中的第一背面金属20作为漏极。其中的正面金属结构中各正面电极通过第一氧化层40隔离。
可选地，如图2所示，所述第二N型JFET2和第二NPNP晶闸管6与所述第一N型JFET1和第一NPNP晶闸管5对称设置。
可选地，如图2所示，第一NPNP晶闸管5的第一正面阴极金属25连接外部信号传输电话线Tip，偏置电压为VTip，第二NPNP晶闸管6的第二正面阴极金属39连接外部信号传输电话线Ring，偏置电压为VRing；
第一NPNP晶闸管5的第一正面基极金属27与第一N型JFET1的第一正面源极金属30相连，第二NPNP晶闸管6的第二正面基极金属38与第二N型JFET2的第二正面源极金属33相连；
第一N型JFET1的两正面栅极金属29、31与第二N型JFET2的两正面栅极金属32、34相连并连接外部SLIC负电源电压，第一、第二NPNP晶闸管5，6的第一背面金属20与第一、第二N型JFET1，2的第一背面金属20相连。
可选地，如图3所示，所述第一PNPN晶闸管7包括由下至上依次层叠设置的第二背面金属50、P型硅单晶53和正面金属结构；
其中，P型硅单晶53的底层由下至上依次层叠设置有重掺杂N型阴极接触区51和N型阴极区52，所述重掺杂N型阴极接触区51位于第二背面金属50的上表面；
P型硅单晶53的顶层中具有N型基区58和N型隔离区54，N型隔离区54间隔位于N型基区58的两侧，且位于N型阴极区52的上表面，形成第二隔离区12；
N型基区58的顶层间隔设置有多个重掺杂P型阳极区56，多个重掺杂P型阳极区56之间的间隙为N型基区58形成的第二短路孔；
所述正面金属结构包括第一正面阳极金属55和第三正面基极金属57，所述第一正面阳极金属55位于P型阳极区56和所述第二短路孔上，所述第三正面基极金属57位于所述N型基区58上。
上述实施例中，第一PNPN晶闸管7中的第二背面金属50作为阴极。其中的正面金属结构中各正面电极通过第二氧化层70隔离。
可选地，如图3所示，所述第一P型JFET 3包括由下至上依次层叠设置的第二背面金属50、P型硅单晶53和正面金属结构；
其中，P型硅单晶53的底层设置有重掺杂P型接触区67，重掺杂P型接触区67位于第二背面金属50的上表面，且其一侧与所述重掺杂N型阴极接触区51的一侧接触；
P型硅单晶53的顶层间隔设置有两N型栅区65，66；
所述正面金属结构包括两正面栅极金属59、61和第三正面源极金属60，两正面栅极金属分别位于两N型栅区65，66上，第三正面源极金属60位于两N型栅区65，66之间的P型硅单晶53上。
上述实施例中，第一P型JFET 3中的第二背面金属50作为漏极。其中的正面金属结构中各正面电极通过第二氧化层70隔离。
可选地，如图3所示，所述第二P型JFET4和第二PNPN晶闸管8与所述第一P型JFET3和第一PNPN晶闸管7对称设置。
可选地，如图3所示，第一PNPN晶闸管7的第一正面阳极金属55连接外部信号传输电话线Tip，偏置电压为VTip，第二PNPN晶闸管8的第二正面阳极金属69连接外部信号传输电话线Ring，偏置电压为VRing；
第一PNPN晶闸管7的第三正面基极金属57与第一P型JFET3的第三正面源极金属60相连，第二PNPN晶闸管8的第四正面基极金属68与第二P型JFET4的第四正面源极金属63相连；
第一P型JFET3的两正面栅极金属59、61与第二P型JFET4的两正面栅极金属62、64相连并连接外部SLIC正电源电压，第一、第二PNPN晶闸管7，8的第二背面金属50与第一、第二P型JFET3，4的第二背面金属50相连。
本发明的一种JFET触发的可编程双向抗浪涌保护器件由两个保护单元组成，包括四个JFET和四个晶闸管。四个分立的JFET分别为每个晶闸管保护部分提供独立控制，JFET的栅端分别与SLIC负电源电压及正电源电压相连，当电话线上正电压增加使得正电源电压与电话线正电压差值低于设定的夹断电压或者当电话线上负电压减小使得负电源电压与电话线负电压差值高于设定的夹断电压时，器件开启并将浪涌传导到地，实现可编程双向保护。本发明JFET工艺与晶闸管工艺兼容，且JFET工艺步骤简单，更易于单片集成；且JFET输入阻抗高，为单极型器件，相比三极管，噪声小，功耗更低，温度特性更好，开关速度也更快，利于该保护器件对浪涌更快响应。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种JFET触发的可编程双向抗浪涌保护器件，包括第一保护单元（9）和第二保护单元（10）；
所述第一保护单元（9）包括第一N型JFET（1）、第一NPNP晶闸管（5）、第二N型JFET（2）、第二NPNP晶闸管（6），其中，第一N型JFET（1）的源极连接第一NPNP晶闸管（5）的P型栅极，第一N型JFET（1）的漏极连接第一NPNP晶闸管（5）的阳极；第二N型JFET（2）的源极连接第二NPNP晶闸管（6）的P型栅极，第二N型JFET（2）的漏极连接第二NPNP晶闸管（6）的阳极；
所述第二保护单元（10）包括第一P型JFET（3）、第一PNPN晶闸管（7）、第二P型JFET（4）、第二PNPN晶闸管（8），其中，第一P型JFET（3）的源极连接第一PNPN晶闸管（7）的N型栅极，第一P型JFET（3）的漏极连接第一PNPN晶闸管（7）的阴极；第二P型JFET（4）的源极连接第二PNPN晶闸管（8）的N型栅极，第二P型JFET（4）的漏极连接第二PNPN晶闸管（8）的阴极；
其特征在于，第一N型JFET（1）的栅极和第二N型JFET（2）的栅极相连作为第一保护单元（9）的第一栅极（G1）；第一P型JFET（3）的栅极和第二P型JFET（4）的栅极相连作为第二保护单元（10）的第二栅极（G2）；第一N型JFET（1）的漏极、第一NPNP晶闸管（5）的阳极、第二N型JFET（2）的漏极、第二NPNP晶闸管（6）的阳极、第一P型JFET（3）的漏极、第一PNPN晶闸管（7）的阴极、第二P型JFET（4）的漏极、第二PNPN晶闸管（8）的阴极相连并共同接地；
所述第一栅极（G1）接外部SLIC负电源电压，所述第二栅极（G2）接外部SLIC正电源电压；第一NPNP晶闸管（5）的阴极与第一PNPN晶闸管（7）的阳极共同连接信号传输电话线Tip；第二NPNP晶闸管（6）的阴极与第二PNPN晶闸管（8）的阳极共同连接信号传输电话线Ring。
2.根据权利要求1所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，在N型硅单晶（23）上形成第一NPNP晶闸管（5）、第一N型JFET（1）、第二N型JFET（2）和第二NPNP晶闸管（6）；
在P型硅单晶（53）上形成第一PNPN晶闸管（7）、第一P型JFET（3）、第二P型JFET（4）和第二PNPN晶闸管（8）。
3.根据权利要求1所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，所述第一NPNP晶闸管（5）包括由下至上依次层叠设置的第一背面金属（20）、N型硅单晶（23）和正面金属结构；
其中，N型硅单晶（23）的底层由下至上依次层叠设置有重掺杂P型阳极接触区（21）和P型阳极区（22），所述重掺杂P型阳极接触区（21）位于第一背面金属（20）的上表面；
N型硅单晶（23）的顶层中具有P型基区（28）和P型隔离区（24），P型隔离区（24）间隔位于P型基区（28）的两侧，且位于P型阳极区（22）的上表面，形成第一隔离区（11）；
P型基区（28）的顶层间隔设置有多个重掺杂N型阴极区（26），多个重掺杂N型阴极区（26）之间的间隙为P型基区（28）形成的第一短路孔；
所述正面金属结构包括第一正面阴极金属（25）和第一正面基极金属（27），所述第一正面阴极金属（25）位于N型阴极区（26）和所述第一短路孔上，所述第一正面基极金属（27）位于所述P型基区（28）上。
4.根据权利要求3所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，所述第一N型JFET（1）包括由下至上依次层叠设置的第一背面金属（20）、N型硅单晶（23）和正面金属结构；
其中，N型硅单晶（23）的底层设置有重掺杂N型接触区（37），重掺杂N型接触区（37）位于第一背面金属（20）的上表面，且其一侧与所述重掺杂P型阳极接触区（21）的一侧接触；
N型硅单晶（23）的顶层间隔设置有两P型栅区（35，36）；
所述正面金属结构包括两正面栅极金属（29，31）和第一正面源极金属（30），两正面栅极金属（29，31）分别位于两P型栅区（35，36）上，第一正面源极金属（30）位于两P型栅区（35，36）之间的N型硅单晶（23）上。
5.根据权利要求1-4任一项所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，所述第二N型JFET（2）和第二NPNP晶闸管（6）与所述第一N型JFET（1）和第一NPNP晶闸管（5）对称设置。
6.根据权利要求5所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，第一NPNP晶闸管（5）的第一正面阴极金属（25）连接外部信号传输电话线Tip，第二NPNP晶闸管（6）的第二正面阴极金属（39）连接外部信号传输电话线Ring；
第一NPNP晶闸管（5）的第一正面基极金属（27）与第一N型JFET（1）的第一正面源极金属（30）相连，第二NPNP晶闸管（6）的第二正面基极金属（38）与第二N型JFET（2）的第二正面源极金属（33）相连；
第一N型JFET（1）的两正面栅极金属与第二N型JFET（2）的两正面栅极金属相连并连接外部SLIC负电源电压，第一、第二NPNP晶闸管（5，6）的第一背面金属（20）与第一、第二N型JFET（1，2）的第一背面金属（20）相连。
7.根据权利要求1所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，所述第一PNPN晶闸管（7）包括由下至上依次层叠设置的第二背面金属（50）、P型硅单晶（53）和正面金属结构；
其中，P型硅单晶（53）的底层由下至上依次层叠设置有重掺杂N型阴极接触区（51）和N型阴极区（52），所述重掺杂N型阴极接触区（51）位于第二背面金属（50）的上表面；
P型硅单晶（53）的顶层中具有N型基区（58）和N型隔离区（54），N型隔离区（54）间隔位于N型基区（58）的两侧，且位于N型阴极区（52）的上表面，形成第二隔离区（12）；
N型基区（58）的顶层间隔设置有多个重掺杂P型阳极区（56），多个重掺杂P型阳极区（56）之间的间隙为N型基区（58）形成的第二短路孔；
所述正面金属结构包括第一正面阳极金属（55）和第三正面基极金属（57），所述第一正面阳极金属（55）位于P型阳极区（56）和所述第二短路孔上，所述第三正面基极金属（57）位于所述N型基区（58）上。
8.根据权利要求7所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，所述第一P型JFET（3）包括由下至上依次层叠设置的第二背面金属（50）、P型硅单晶（53）和正面金属结构；
其中，P型硅单晶（53）的底层设置有重掺杂P型接触区（67），重掺杂P型接触区（67）位于第二背面金属（50）的上表面，且其一侧与所述重掺杂N型阴极接触区（51）的一侧接触；
P型硅单晶（53）的顶层间隔设置有两N型栅区（65，66）；
所述正面金属结构包括两正面栅极金属和第三正面源极金属（60），两正面栅极金属分别位于两N型栅区（65，66）上，第三正面源极金属（60）位于两N型栅区（65，66）之间的P型硅单晶（53）上。
9.根据权利要求1-2，7-8任一项所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，所述第二P型JFET（4）和第二PNPN晶闸管（8）与所述第一P型JFET（3）和第一PNPN晶闸管（7）对称设置。
10.根据权利要求9所述的一种JFET触发的可编程双向抗浪涌保护器件，其特征在于，第一PNPN晶闸管（7）的第一正面阳极金属（55）连接外部信号传输电话线Tip，第二PNPN晶闸管（8）的第二正面阳极金属（69）连接外部信号传输电话线Ring；
第一PNPN晶闸管（7）的第三正面基极金属（57）与第一P型JFET（3）的第三正面源极金属（60）相连，第二PNPN晶闸管（8）的第四正面基极金属（68）与第二P型JFET（4）的第四正面源极金属（63）相连；
第一P型JFET（3）的两正面栅极金属与第二P型JFET（4）的两正面栅极金属相连并连接外部SLIC正电源电压，第一、第二PNPN晶闸管（7，8）的第二背面金属（50）与第一、第二P型JFET（3，4）的第二背面金属（50）相连。
CN202010500385.3A 2020-06-04 2020-06-04 一种jfet触发的可编程双向抗浪涌保护器件 Active CN111627901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010500385.3A CN111627901B (zh) 2020-06-04 2020-06-04 一种jfet触发的可编程双向抗浪涌保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010500385.3A CN111627901B (zh) 2020-06-04 2020-06-04 一种jfet触发的可编程双向抗浪涌保护器件

Publications (2)

Publication Number Publication Date
CN111627901A CN111627901A (zh) 2020-09-04
CN111627901B true CN111627901B (zh) 2022-08-05

Family

ID=72259550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010500385.3A Active CN111627901B (zh) 2020-06-04 2020-06-04 一种jfet触发的可编程双向抗浪涌保护器件

Country Status (1)

Country Link
CN (1) CN111627901B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348456A (ja) * 1989-07-14 1991-03-01 Masaya Maruo 過電流保護回路と半導体装置
CN101728826A (zh) * 2008-10-31 2010-06-09 成都芯源系统有限公司 一种采用结型场效应晶体管的输入浪涌保护装置
CN101980362A (zh) * 2010-08-31 2011-02-23 电子科技大学 一种可控自钳位SensorFET复合纵向功率器件
CN203260575U (zh) * 2013-04-19 2013-10-30 北京燕东微电子有限公司 一种双向对称过压防护器件
GB201413054D0 (en) * 2013-07-25 2014-09-03 Gen Electric Semiconductor assembly and method of manufacture
EP3439044A1 (de) * 2017-08-03 2019-02-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Monolithisch integrierter halbleiterschalter, insbesondere leistungstrennschalter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278539A1 (en) * 2006-06-02 2007-12-06 Agere Systems Inc. Junction field effect transistor and method for manufacture
US10700216B2 (en) * 2013-02-07 2020-06-30 John Wood Bidirectional bipolar-mode JFET driver circuitry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348456A (ja) * 1989-07-14 1991-03-01 Masaya Maruo 過電流保護回路と半導体装置
CN101728826A (zh) * 2008-10-31 2010-06-09 成都芯源系统有限公司 一种采用结型场效应晶体管的输入浪涌保护装置
CN101980362A (zh) * 2010-08-31 2011-02-23 电子科技大学 一种可控自钳位SensorFET复合纵向功率器件
CN203260575U (zh) * 2013-04-19 2013-10-30 北京燕东微电子有限公司 一种双向对称过压防护器件
GB201413054D0 (en) * 2013-07-25 2014-09-03 Gen Electric Semiconductor assembly and method of manufacture
EP3439044A1 (de) * 2017-08-03 2019-02-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Monolithisch integrierter halbleiterschalter, insbesondere leistungstrennschalter

Also Published As

Publication number Publication date
CN111627901A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
US11710961B2 (en) Electrostatic discharge (ESD) protection circuits using tunneling field effect transistor (TFET) and impact ionization MOSFET (IMOS) devices
JP5513112B2 (ja) ワイドバンドギャップデバイスのためのアバランシェ保護
JPS5943827B2 (ja) 保護回路
TW477055B (en) Improved ESD diode structure
JP2014078570A (ja) 整流回路及び半導体装置
US6246079B1 (en) SCR circuit with a high trigger current
US20180269871A1 (en) Transistor device
US20230152830A1 (en) Device design for short-circuit protection of transistors
JPS61114574A (ja) 半導体装置
CN111627902B (zh) 一种具有sgt和晶闸管的可编程过电压保护器件
TW201943077A (zh) 寬頻隙半導體裝置
CN212571005U (zh) 一种tvs器件
US20130334564A1 (en) Monolithic compound semiconductor structure
US20160172352A1 (en) Power Semiconductor Device with Improved Stability and Method for Producing the Same
CN111627905B (zh) 一种ldmos触发的可编程单向保护器件
US10522668B2 (en) Semiconductor device with current/voltage vibration suppression at turning on and off
CN111627901B (zh) 一种jfet触发的可编程双向抗浪涌保护器件
CN112259597A (zh) 一种tvs器件
US20190287963A1 (en) Semiconductor device
JP3671751B2 (ja) 半導体装置およびその使用方法
US20180366459A1 (en) Semiconductor device and semiconductor circuit device
JP2980106B2 (ja) 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品
US11695272B1 (en) Surge protection apparatus
CN111627903B (zh) 一种具有u-mosfet和晶闸管的可编程过电压保护器件
US11699745B2 (en) Thyristor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant