CN111627904B - 一种具有vdmos和晶闸管的可编程过电压保护器件 - Google Patents

一种具有vdmos和晶闸管的可编程过电压保护器件 Download PDF

Info

Publication number
CN111627904B
CN111627904B CN202010501467.XA CN202010501467A CN111627904B CN 111627904 B CN111627904 B CN 111627904B CN 202010501467 A CN202010501467 A CN 202010501467A CN 111627904 B CN111627904 B CN 111627904B
Authority
CN
China
Prior art keywords
type
vdmos
region
electrode
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010501467.XA
Other languages
English (en)
Other versions
CN111627904A (zh
Inventor
李泽宏
何云娇
王彤阳
莫家宁
蒲小庆
程然
王志明
任敏
张金平
高巍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010501467.XA priority Critical patent/CN111627904B/zh
Publication of CN111627904A publication Critical patent/CN111627904A/zh
Application granted granted Critical
Publication of CN111627904B publication Critical patent/CN111627904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种具有VDMOS和晶闸管的可编程过电压保护器件，属于功率半导体技术领域。该可编程过电压保护器件利用两个VDMOS分别为两个NPNP晶闸管提供独立控制，VDMOS的栅端与负电源电压连接；或者，利用两个VDMOS分别为两个PNPN晶闸管提供独立控制，VDMOS的栅端与正电源电压连接，当电话线上负电压低于电源电压一个阈值电压或正电压高于电源电压一个阈值电压时，器件开启并将传输线上浪涌产生的过电压传导到地，从而保护用户线接口电路(SLIC)免受雷击等因素引起的浪涌过电压，实现单向可编程保护，利用VDMOS纵向结构且为单极型器件的特点，可使本发明功耗低，温度特性好，可编程的输入电压的范围更广泛，且浪涌电压的承受能力更强。

Description

一种具有VDMOS和晶闸管的可编程过电压保护器件
技术领域
本发明属于功率半导体技术领域，具体涉及一种具有VDMOS和晶闸管的可编程过电压保护器件。
背景技术
现代电子通讯技术迅速发展，传递速度和传递效率不断增加，同时电子设备和整机系统对外界电压的要求越来越高。电压瞬变和浪涌电流都会使通讯设备和整机系统出现误动作甚至损坏，所以需要浪涌保护器件对其进行保护。在欧美各国相继颁布通讯设备抗雷击浪涌标准后，我国于1998年颁布了《中华人民共和国通信行业标准电信终端设备防雷击技术要求及实验办法YD/T9931998》。
典型的电压限幅型保护器件有压敏电阻和瞬态电压抑制器。压敏电阻(VoltageDependent Resistor)是一种对电压敏感的非线性元件，当电路中出现过电压时，压敏电阻首先承受外来的过电压，并将电压钳位在一个比较安全的水平上。瞬态电压抑制器(Transient Voltage Suppressor)当承受浪涌电压时会处于雪崩击穿状态，阻抗迅速降低，泄放浪涌电流到地，将电压钳位在预设水平。典型的电压开关型保护器件有气体放电管和晶闸管。气体放电管(Gas Discharge Tube)管内有二个或多个电极，充有一定量的惰性气体。当高电压施加到两极时，管中的气体会发生电离，电阻很小，气体放电管进入导通状态，实现浪涌能量的泄放。晶闸管(Thyristor)又称可控硅(Silicon ControlledRectifier)，在栅极触发电流的作用下可以从正向阻断状态转换为正向导通状态，泄放浪涌电流，并且在正向导通状态有比较低的导通压降。由于使用寿命长、稳定性好、价格低、浪涌泄放能力强、响应时间更短，近年来晶闸管逐渐取代了电压限幅型保护器件和气体放电管。
在通信系统中，特别是电话系统中，通常通过双线双向通信信道在用户站和中央交换局之间传输信号。在长距离传输中，需要提高用户线接口电路(SLIC)的工作电源，因此需要对用户线接口电路进行电压可编程跟随保护。现有的半导体可编程单向抗浪涌保护结构基于四层晶闸管结构的原理，可实现单向跟随保护，其利用两个独立NPN控制三极管分别与两个NPNP晶闸管连接提供负向浪涌保护，两个独立PNP控制三极管分别与两个PNPN晶闸管连接提供正向浪涌保护。但该结构也存在一定问题，三极管由于是双极型器件，开关速度较慢，频率低，导通电阻较大使得功耗较高，且电流放大系数β受温度影响较大，对于保护器件整体而言将表现出响应速度慢、温度特性差、功耗大等不良特性。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种具有VDMOS和晶闸管的可编程过电压保护器件。
为解决上述技术问题，本发明实施例提供一种具有VDMOS和晶闸管的可编程过电压保护器件，包括第一VDMOS、第一NPNP晶闸管、第二VDMOS和第二NPNP晶闸管，其中第一VDMOS的源极连接第一NPNP晶闸管的P型栅极，第一VDMOS的漏极连接第一NPNP晶闸管的阳极；第二VDMOS的源极连接第二NPNP晶闸管的P型栅极，第二VDMOS的漏极连接第二NPNP晶闸管的阳极；
第一VDMOS的栅极和第二VDMOS的栅极相连并接负电源电压；第一VDMOS的漏极、第一NPNP晶闸管的阳极、第二VDMOS的漏极和第二NPNP晶闸管的阳极共同接地；第一NPNP晶闸管的阴极连接第一传输电话线，第二NPNP晶闸管的阴极连接第二传输电话线。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，在N型硅单晶上形成第一NPNP晶闸管、第一VDMOS、第二VDMOS和第二NPNP晶闸管；所述第二VDMOS和第二NPNP晶闸管与所述第一VDMOS和第一NPNP晶闸管对称设置。
进一步的，所述第一NPNP晶闸管的元胞结构包括由下至上依次层叠设置的第一背面金属、第一N型基区和正面金属结构，第一N型基区为N型硅单晶；
其中，第一N型基区的底层由下至上依次层叠设置有重掺杂P型阳极接触区和第一P型阳极，所述重掺杂P型阳极接触区位于第一背面金属的上表面；
第一N型基区的顶层中具有P型隔离区、第一P型基区和重掺杂N型区，重掺杂N型区间隔位于第一P型基区的两侧，P型隔离区间隔位于重掺杂N型区远离第一P型基区的一侧，且位于第一P型阳极的上表面，P型隔离区的顶层中具有重掺杂P型隔离区；
第一P型基区的顶层间隔设置有多个第一N型阴极，多个第一N型阴极之间的间隙为第一P型基区形成的阴极短路孔；
正面金属结构包括阴极电极和第一正面电极，所述阴极电极位于第一N型阴极和所述阴极短路孔上，第一正面电极位于所述第一P型基区上，用于作为第一NPNP晶闸管的基极。
进一步的，所述第一VDMOS的元胞结构包括由下至上依次层叠设置的第一背面金属、N型衬底和正面金属结构；N型衬底为N型硅单晶；
其中，N型衬底的底层设置有重掺杂N型漏极接触区，重掺杂N型漏极接触区位于所述第一背面金属的上表面，且其一侧与所述重掺杂P型阳极接触区的一侧接触；
N型衬底的顶层设置有P型体区；P型体区的顶层一侧设置有侧面相互接触的重掺杂P型接触区和重掺杂N型源区，重掺杂N型源区的一侧与N型衬底之间间隔有P型体区；P型体区和N型衬底的上表面还设置有第一栅氧化层；
正面金属结构包括第一正面电极和第一栅电极，第一正面电极位于重掺杂P型接触区和重掺杂N型源区上，用于作为第一VDMOS的源极；第一栅电极位于第一栅氧化层中。
进一步的，第一NPNP晶闸管的第一正面电极与第一VDMOS的第一正面电极相连，第二VDMOS的第二正面电极和第二NPNP晶闸管的第二正面电极相连，第一、第二NPNP晶闸管的第一背面金属与第一、二VDMOS的第一背面金属相连。
为解决上述技术问题，本发明实施例提供一种具有VDMOS和晶闸管的可编程过电压保护器件，包括第三VDMOS、第一PNPN晶闸管、第四VDMOS和第二PNPN晶闸管，其中第三VDMOS的源极连接第一PNPN晶闸管的N型栅极，第三VDMOS的漏极连接第一PNPN晶闸管的阴极；第四VDMOS的源极连接第二PNPN晶闸管的N型栅极，第四VDMOS的漏极连接第二PNPN晶闸管的阴极；
第三VDMOS的栅极和第四VDMOS的栅极相连并接正电源电压；第三VDMOS的漏极、第一PNPN晶闸管的阴极、第四VDMOS的漏极和第二PNPN晶闸管的阴极共同接地；第一PNPN晶闸管的阳极连接第一传输电话线，第二PNPN晶闸管的阳极连接第二传输电话线。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，在P型硅单晶上形成第一PNPN晶闸管、第三VDMOS、第四VDMOS和第二PNPN晶闸管；所述第四VDMOS和第二PNPN晶闸管与所述第三VDMOS和第一PNPN晶闸管对称设置。
进一步的，所述第一PNPN晶闸管的元胞结构包括由下至上依次层叠设置的第二背面金属、第二P型基区和正面金属结构，第二P型基区为P型硅单晶；
其中，第二P型基区的底层由下至上依次层叠设置有重掺杂N型阴极接触区和第二N型阴极，所述重掺杂N型阴极接触区位于第二背面金属的上表面；
第二P型基区的顶层中具有N型隔离区、第二N型基区和重掺杂P型区，重掺杂P型区间隔位于第二N型基区的两侧，N型隔离区间隔位于重掺杂P型区远离第二N型基区的一侧，且位于第二N型阴极的上表面，N型隔离区的顶层中具有重掺杂N型隔离区；
第二N型基区的顶层间隔设置有多个第二P型阳极，多个第二P型阳极之间的间隙为第二N型基区形成的阳极短路孔；
正面金属结构包括阳极电极和第三正面电极，所述阳极电极位于第二P型阳极和所述阳极短路孔上，第三正面电极位于所述第二N型基区上，用于作为第一PNPN晶闸管的基极。
进一步的，所述第三VDMOS的元胞结构包括由下至上依次层叠设置的第二背面金属、P型衬底和正面金属结构；P型衬底为P型硅单晶；
其中，P型衬底的底层设置有重掺杂P型漏极接触区，重掺杂P型漏极接触区位于所述第二背面金属的上表面，且其一侧与所述重掺杂N型阴极接触区的一侧接触；
P型衬底的顶层设置有N型体区；N型体区的顶层一侧设置有侧面相互接触的重掺杂N型接触区和重掺杂P型源区，重掺杂P型源区的一侧与P型衬底之间间隔有N型体区；N型体区和P型衬底的上表面还设置有第二栅氧化层；
正面金属结构包括第三正面电极和第二栅电极，第三正面电极位于重掺杂N型接触区和重掺杂P型源区上，用于作为第三VDMOS的源极；第二栅电极位于第二栅氧化层中。
进一步的，第一PNPN晶闸管的第三正面电极与第三VDMOS的第三正面电极相连，第四VDMOS的第四正面电极和第二PNPN晶闸管的第四正面电极相连，第一、第二PNPN晶闸管的第二背面金属与第三、四VDMOS的第二背面金属相连。
本发明的有益效果是：本发明所提供的一种具有VDMOS和晶闸管的可编程过电压保护器件，利用两个VDMOS分别为两个NPNP晶闸管提供独立控制，VDMOS的栅端与负电源电压连接；或者，两个VDMOS分别为两个PNPN晶闸管提供独立控制，VDMOS的栅端与正电源电压连接，当电话线上负电压低于电源电压一个阈值电压或正电压高于电源电压一个阈值电压时，器件开启并将传输线上浪涌产生的过电压传导到地，从而保护用户线接口电路(SLIC)免受雷击等因素引起的浪涌过电压，实现单向可编程保护。VDMOS的纵向结构使器件具有较强的耐压能力，且VDMOS为单极型器件，开关速度快，功耗低，相比传统的三极管，温度稳定性更高，使得本发明整体功耗更低，温度特性更好，可编程的输入电压的范围更广泛，且浪涌电压的承受能力更强，响应速度更快，且VDMOS与晶闸管工艺兼容，易于集成。
附图说明
图1A为本发明第一实施例的一种具有VDMOS和晶闸管的可编程过电压保护器件的结构示意图；
图1B为本发明第二实施例的一种具有VDMOS和晶闸管的可编程过电压保护器件的结构示意图；
图2A为本发明第一实施例的一种具有VDMOS和晶闸管的可编程过电压保护器件的剖面结构示意图；
图2B为本发明第二实施例的一种具有VDMOS和晶闸管的可编程过电压保护器件的剖面结构示意图；
图3A为本发明第一实施例的一种具有VDMOS和晶闸管的可编程过电压保护器件的输出特性曲线；
图3B为本发明第二实施例的一种具有VDMOS和晶闸管的可编程过电压保护器件的输出特性曲线；
图4A、5A、6A、7A、8A为本发明第一实施例的一种具有VDMOS和晶闸管的可编程过电压保护器件在制备过程中的剖面结构示意图；
图4B、5B、6B、7B、8B为本发明第一实施例的一种具有VDMOS和晶闸管的可编程过电压保护器件在制备过程中的剖面结构示意图。
附图中，各标号所代表的部件列表如下：
4、第一N型基区，5、第一P型阳极，6、重掺杂P型阳极接触区，7、P型隔离区，8、重掺杂P型隔离区，9、第一P型基区，10、重掺杂N型区，11、第一N型阴极，12、阴极短路孔，13、N型衬底，14、重掺杂N型漏极接触区，15、重掺杂P型接触区，16、P型体区，17、重掺杂N型源区，18、第一正面电极，19、第一栅氧化层，20、第一栅电极，21、第一背面金属，22、阴极电极，23、第一氧化层，24、第一VDMOS，25、第二VDMOS，26、第一NPNP晶闸管，27、第二NPNP晶闸管，34、第二P型基区，35、第二N型阴极，36、重掺杂N型阴极接触区，37、N型隔离区，38、重掺杂N型隔离区，39、第二N型基区，40、重掺杂P型区，41、第二P型阳极，42、阳极短路孔，43、P型衬底，44、重掺杂P型漏极接触区，45、重掺杂N型接触区，46、N型体区，47、重掺杂P型源区，48、第三正面电极，49、第二栅氧化层，50、第二栅电极，51、第二背面金属，52、阳极电极，53、第二氧化层，54、第三VDMOS，55、第四VDMOS，56、第一PNPN晶闸管，57、第二PNPN晶闸管。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1A所示，本发明第一实施例提供的一种具有VDMOS和晶闸管的可编程过电压保护器件，包括第一VDMOS24、第一NPNP晶闸管26、第二VDMOS25和第二NPNP晶闸管27，其中第一VDMOS24的源极连接第一NPNP晶闸管26的P型栅极，第一VDMOS24的漏极连接第一NPNP晶闸管25的阳极；第二VDMOS25的源极连接第二NPNP晶闸管27的P型栅极，第二VDMOS25的漏极连接第二NPNP晶闸管27的阳极；
第一VDMOS24的栅极和第二VDMOS25的栅极相连并接负电源电压；第一VDMOS24的漏极、第一NPNP晶闸管26的阳极、第二VDMOS25的漏极和第二NPNP晶闸管27的阳极共同接地；第一NPNP晶闸管26的阴极连接第一传输电话线，第二NPNP晶闸管27的阴极连接第二传输电话线。
本发明第一实施例的工作原理如下：
本发明第一实施例的一种具有VDMOS和晶闸管的可编程负向过电压保护器件中，两个NPNP晶闸管的阴极分别与第一传输电话线Line1和第二传输电话线Line2连接，两个NPNP晶闸管的阳极和VDMOS的漏极与地连接，VDMOS的两个源极分别与两个NPNP晶闸管的栅极连接，VDMOS的栅极与负电源电压连接。
本发明提供的一种具有VDMOS和晶闸管的可编程负向过电压保护器件的输出特性曲线如图3A所示，器件实现负向过电压保护，工作在第三象限，当Line上的电压范围在地与负电源电压之间时，NPNP晶闸管处于正向阻断状态，VDMOS源极电位高于栅极，栅下无耗尽区，无沟道产生，VDMOS不开启，过电压保护器件不工作，此时流过器件的为漏电流；当Line上的电压低于负电源电压，VDMOS源极电位低于栅极，栅下产生耗尽区，当栅极与源极之间的电压差大于阈值电压时产生沟道，VDMOS开启且工作在饱和区，电流从漏极流向源极充当NPNP晶闸管的栅极触发电流，触发晶闸管由正向阻断转折进入正向导通状态，泄放浪涌电流到地，实现对Line上后续电路的保护，图中VBO为转折电压，对应电流为转折电流，进入并且维持正向导通的最小电流为维持电流IH，对应电压为维持电压VH。当Line上的电压变为正电压，NPNP晶闸管处于反向阻断状态，VDMOS中的P型体区16与N型衬底13形成的PN结正向偏置，电流从源极流向漏极，实现电压钳位。
可选地，如图2A所示，在N型硅单晶上形成第一NPNP晶闸管26、第一VDMOS24、第二VDMOS25和第二NPNP晶闸管27；所述第二VDMOS25和第二NPNP晶闸管27与所述第一VDMOS24和第一NPNP晶闸管26对称设置。
可选地，如图2A所示，所述第一NPNP晶闸管26的元胞结构包括由下至上依次层叠设置的第一背面金属21、第一N型基区4和正面金属结构，第一N型基区4为N型硅单晶；
其中，第一N型基区4的底层由下至上依次层叠设置有重掺杂P型阳极接触区6和第一P型阳极5，所述重掺杂P型阳极接触区6位于第一背面金属21的上表面；
第一N型基区4的顶层中具有P型隔离区7、第一P型基区9和重掺杂N型区10，重掺杂N型区10间隔位于第一P型基区9的两侧，P型隔离区7间隔位于重掺杂N型区10远离第一P型基区9的一侧，且位于第一P型阳极5的上表面，P型隔离区7的顶层中具有重掺杂P型隔离区8；
第一P型基区9的顶层间隔设置有多个第一N型阴极11，多个第一N型阴极11之间的间隙为第一P型基区9形成的阴极短路孔12；
正面金属结构包括阴极电极22和第一正面电极18，所述阴极电极22位于第一N型阴极11和所述阴极短路孔12上，第一正面电极18位于所述第一P型基区9上，用于作为第一NPNP晶闸管26的基极。
上述实施例中，第一NPNP晶闸管26中的第一背面金属21作为阳极。其中的正面金属结构中各正面电极通过第一氧化层23隔离。
可选地，如图2A所示，所述第一VDMOS24的元胞结构包括由下至上依次层叠设置的第一背面金属21、N型衬底13和正面金属结构；N型衬底13为N型硅单晶；
其中，N型衬底13的底层设置有重掺杂N型漏极接触区14，重掺杂N型漏极接触区14位于所述第一背面金属21的上表面，且其一侧与所述重掺杂P型阳极接触区6的一侧接触；
N型衬底13的顶层设置有P型体区16；P型体区16的顶层一侧设置有侧面相互接触的重掺杂P型接触区15和重掺杂N型源区17，重掺杂N型源区17的一侧与N型衬底13之间间隔有P型体区16；P型体区16和N型衬底13的上表面还设置有第一栅氧化层19；
正面金属结构包括第一正面电极18和第一栅电极20，第一正面电极18位于重掺杂P型接触区15和重掺杂N型源区17上，用于作为第一VDMOS24的源极；第一栅电极20位于第一栅氧化层19中。
上述实施例中，第一VDMOS24中的第一背面金属21作为漏极。其中的第一正面电极18与其他正面电极通过第一氧化层23隔离。
可选地，如图2A所示，第一NPNP晶闸管26的第一正面电极18与第一VDMOS24的第一正面电极18相连，第二VDMOS25的第二正面电极和第二NPNP晶闸管27的第二正面电极相连，第一、第二NPNP晶闸管26、27的第一背面金属21与第一、二VDMOS24、25的第一背面金属21相连。
本发明第一实施例提供的一种具有VDMOS和晶闸管的可编程过电压保护器件的制备方法，包括以下步骤：
1、硅片准备。选用N型掺杂单晶硅衬底，晶向为<100>，化腐、抛光、打标、一次氧化。
2、一次光刻及注入。通过光刻，硼注入，推阱，形成第一P型阳极5和P型隔离区7，如图4A所示。
3、二次光刻及注入。通过光刻，淡硼注入，推阱，形成P型体区16，如图5A所示。
4、三次光刻及扩散。通过光刻，硼扩散，推阱，形成重掺杂P型阳极接触区6、重掺杂P型隔离区8、第一P型基区9和重掺杂P型接触区15，如图6A所示。
5、四次光刻及注入。通过光刻，磷注入，推阱，形成重掺杂N型区10、第一N型阴极11和重掺杂N型漏极接触区14，如图7A所示。
6、五次光刻及扩散。通过光刻，磷扩散，推阱，形成重掺杂N型源区17，如图8A所示。
7、PSG回流、六次光刻及蒸铝、七次光刻及腐蚀、背面蒸铝，形成第一正面电极18、第一栅电极20、第一背面金属21和阴极电极22，如图2A所示。
如图1B所示，本发明第二实施例提供的一种具有VDMOS和晶闸管的可编程过电压保护器件，包括第三VDMOS54、第一PNPN晶闸管56、第四VDMOS55和第二PNPN晶闸管57，其中第三VDMOS54的源极连接第一PNPN晶闸管56的N型栅极，第三VDMOS54的漏极连接第一PNPN晶闸管55的阴极；第四VDMOS55的源极连接第二PNPN晶闸管57的N型栅极，第四VDMOS55的漏极连接第二PNPN晶闸管57的阴极；
第三VDMOS54的栅极和第四VDMOS55的栅极相连并接正电源电压；第三VDMOS54的漏极、第一PNPN晶闸管56的阴极、第四VDMOS55的漏极和第二PNPN晶闸管57的阴极共同接地；第一PNPN晶闸管56的阳极连接第一传输电话线，第二PNPN晶闸管57的阳极连接第二传输电话线。
本发明第二实施例的工作原理如下：
本发明第二实施例的一种具有VDMOS和晶闸管的可编程正向过电压保护器件中，两个PNPN晶闸管的阳极分别与第一传输电话线Line1和第二传输电话线Line2连接，两个PNPN晶闸管的阴极和VDMOS的漏极与地连接，VDMOS的两个源极分别与两个PNPN晶闸管的N型栅极连接，VDMOS的栅极与正电源电压连接。
本发明提供的一种具有VDMOS和晶闸管的可编程正向过电压保护器件的输出特性曲线如图3B所示，器件实现正向过电压保护，工作在第一象限，当Line上的电压范围在地与正电源电压之间时，PNPN晶闸管处于正向阻断状态，VDMOS源极电位低于栅极，栅下无耗尽区，无沟道产生，VDMOS不开启，过电压保护器件不工作，此时流过器件的为漏电流；当Line上的电压高于正电源电压，VDMOS源极电位高于栅极，栅下产生耗尽区，当栅极与源极之间的电压差大于阈值电压时产生沟道，VDMOS开启且工作在饱和区，电流从源极流向漏极充当PNPN晶闸管的栅极触发电流，触发晶闸管由正向阻断转折进入正向导通状态，泄放浪涌电流到地，实现对Line上后续电路的保护，图中VBO为转折电压，对应电流为转折电流，进入并且维持正向导通的最小电流为维持电流IH，对应电压为维持电压VH。当Line上的电压变为负电压，PNPN晶闸管处于反向阻断状态，VDMOS中的N型体区46与P型衬底33形成的PN结正向偏置，电流从漏极流向源极，实现电压钳位。
可选地，如图2B所示，在P型硅单晶上形成第一PNPN晶闸管56、第三VDMOS54、第四VDMOS55和第二PNPN晶闸管57；所述第四VDMOS55和第二PNPN晶闸管57与所述第三VDMOS54和第一PNPN晶闸管56对称设置。
上述实施例中，所述P型硅单晶优选为P型轻掺杂硅单晶。
可选地，如图2B所示，所述第一PNPN晶闸管56的元胞结构包括由下至上依次层叠设置的第二背面金属51、第二P型基区34和正面金属结构，第二P型基区34为P型硅单晶；
其中，第二P型基区34的底层由下至上依次层叠设置有重掺杂N型阴极接触区36和第二N型阴极35，所述重掺杂N型阴极接触区36位于第二背面金属51的上表面；
第二P型基区34的顶层中具有N型隔离区37、第二N型基区39和重掺杂P型区40，重掺杂P型区40间隔位于第二N型基区39的两侧，N型隔离区37间隔位于重掺杂P型区40远离第二N型基区39的一侧，且位于第二N型阴极35的上表面，N型隔离区37的顶层中具有重掺杂N型隔离区38；
第二N型基区39的顶层间隔设置有多个第二P型阳极41，多个第二P型阳极41之间的间隙为第二N型基区39形成的阳极短路孔42；
正面金属结构包括阳极电极52和第三正面电极48，所述阳极电极52位于第二P型阳极41和所述阳极短路孔42上，第三正面电极48位于所述第二N型基区39上，用于作为第一PNPN晶闸管56的基极。
上述实施例中，第一PNPN晶闸管56中的第二背面金属51作为阴极。其中的正面金属结构中各正面电极通过第二氧化层53隔离。
可选地，如图2B所示，所述第三VDMOS54的元胞结构包括由下至上依次层叠设置的第二背面金属51、P型衬底43和正面金属结构；P型衬底43为P型硅单晶；
其中，P型衬底43的底层设置有重掺杂P型漏极接触区44，重掺杂P型漏极接触区44位于所述第二背面金属51的上表面，且其一侧与所述重掺杂N型阴极接触区36的一侧接触；
P型衬底43的顶层设置有N型体区46；N型体区46的顶层一侧设置有侧面相互接触的重掺杂N型接触区45和重掺杂P型源区47，重掺杂P型源区47的一侧与P型衬底43之间间隔有N型体区46；N型体区46和P型衬底43的上表面还设置有第二栅氧化层49；
正面金属结构包括第三正面电极48和第二栅电极50，第三正面电极48位于重掺杂N型接触区45和重掺杂P型源区47上，用于作为第三VDMOS54的源极；第二栅电极50位于第二栅氧化层49中。
上述实施例中，第三VDMOS54中的第二背面金属51作为漏极。其中的第三正面电极48与其他正面电极通过第二氧化层53隔离。
可选地，如图2B所示，第一PNPN晶闸管56的第三正面电极48与第三VDMOS54的第三正面电极48相连，第四VDMOS55的第四正面电极和第二PNPN晶闸管57的第四正面电极相连，第一、第二PNPN晶闸管56、57的第二背面金属51与第三、四VDMOS54、55的第二背面金属51相连。
本发明第二实施例提供的一种具有VDMOS和晶闸管的可编程过电压保护器件的制备方法，包括以下步骤：
1、硅片准备。选用P型掺杂单晶硅衬底，晶向为<100>，化腐、抛光、打标、一次氧化。
2、一次光刻及注入。通过光刻，磷注入，推阱，形成第二N型阴极35和N型隔离区37，如图4B所示。
3、二次光刻及注入。通过光刻，淡磷注入，推阱，形成N型体区46，如图5B所示。
4、三次光刻及扩散。通过光刻，磷扩散，推阱，形成重掺杂N型阴极接触区36、重掺杂N型隔离区38、第二N型基区39和重掺杂N型接触区45，如图6B所示。
5、四次光刻及注入。通过光刻，硼注入，推阱，形成重掺杂P型区40、第二P型阳极41和重掺杂P型漏极接触区44，如图7B所示。
6、五次光刻及扩散。通过光刻，磷扩散，推阱，形成重掺杂P型源区47，如图8B所示。
7、PSG回流、六次光刻及蒸铝、七次光刻及腐蚀、背面蒸铝，形成第三正面电极48、第二栅电极50、阳极电极52和第二背面金属51，如图2B所示。
本发明的一种具有VDMOS和晶闸管的可编程过电压保护器件，利用两个VDMOS分别为两个NPNP晶闸管提供独立控制，VDMOS的栅端与负电源电压连接；或者，两个VDMOS分别为两个PNPN晶闸管提供独立控制，VDMOS的栅端与正电源电压连接，当电话线上负电压低于电源电压一个阈值电压或正电压高于电源电压一个阈值电压时，器件开启并将传输线上浪涌产生的过电压传导到地，从而保护用户线接口电路(SLIC)免受雷击等因素引起的浪涌过电压，实现单向可编程保护。VDMOS的纵向结构使器件具有较强的耐压能力，且VDMOS为单极型器件，开关速度快，功耗低，相比传统的三极管，温度稳定性更高，使得本发明整体功耗更低，温度特性更好，可编程的输入电压的范围更广泛，且浪涌电压的承受能力更强，响应速度更快，且VDMOS与晶闸管工艺兼容，易于集成。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种具有VDMOS 和晶闸管的可编程过电压保护器件，包括第一VDMOS（24）、
第一NPNP 晶闸管（26）、第二VDMOS（25）和第二NPNP 晶闸管（27），其中第一VDMOS（24）的源极连接第一NPNP 晶闸管（26）的P 型栅极，第一VDMOS（24）的漏极连接第一NPNP 晶闸管（25）的阳极；第二VDMOS（25）的源极连接第二NPNP晶闸管（27）的P 型栅极，第二VDMOS（25）的漏极连接第二NPNP 晶闸管（27）的阳极；
其特征在于，第一VDMOS（24）的栅极和第二VDMOS（25）的栅极相连并接负电源电压；第一VDMOS（24）的漏极、第一NPNP 晶闸管（26）的阳极、第二VDMOS（25）的漏极和第二NPNP 晶闸管（27）的阳极共同接地；第一NPNP 晶闸管（26）的阴极连接第一传输电话线，第二NPNP晶闸管（27）的阴极连接第二传输电话线。
2.根据权利要求1 所述的一种具有VDMOS 和晶闸管的可编程过电压保护器件，其特征在于，在N 型硅单晶上形成第一NPNP 晶闸管（26）、第一VDMOS（24）、第二VDMOS（25）和第二NPNP 晶闸管（27）；所述第二VDMOS（25）和第二NPNP 晶闸管（27）与所述第一VDMOS（24）和第一NPNP 晶闸管（26）对称设置。
3.根据权利要求1 所述的一种具有VDMOS 和晶闸管的可编程过电压保护器件，其特征在于，所述第一NPNP 晶闸管（26）的元胞结构包括由下至上依次层叠设置的第一背面金属（21）、第一N 型基区（4）和正面金属结构，第一N 型基区（4）为N 型硅单晶；
其中，第一 N 型基区（4）的底层由下至上依次层叠设置有重掺杂P 型阳极接触区（6）和第一P 型阳极（5），所述重掺杂P 型阳极接触区（6）位于第一背面金属（21）的上表面；
第一 N 型基区（4）的顶层中具有P 型隔离区（7）、第一P 型基区（9）和重掺杂N型区（10），重掺杂N 型区（10）间隔位于第一P 型基区（9）的两侧，P 型隔离区（7）间隔位于重掺杂N 型区（10）远离第一P 型基区（9）的一侧，且位于第一P 型阳极（5）的上表面，P 型隔离区（7）的顶层中具有重掺杂P 型隔离区（8）；
第一 P 型基区（9）的顶层间隔设置有多个第一N 型阴极（11），多个第一N 型阴极（11）之间的间隙为第一P 型基区（9）形成的阴极短路孔（12）；
正面金属结构包括阴极电极（22）和第一正面电极（18），所述阴极电极（22）位于第一N型阴极（11）和所述阴极短路孔（12）上，第一正面电极（18）位于所述第一P 型基区（9）上，用于作为第一NPNP 晶闸管（26）的基极。
4.根据权利要求3 所述的一种具有VDMOS 和晶闸管的可编程过电压保护器件，其特征在于，所述第一VDMOS（24）的元胞结构包括由下至上依次层叠设置的第一背面金属（21）、N型衬底（13）和正面金属结构；N 型衬底（13）为N 型硅单晶；
其中，N 型衬底（13）的底层设置有重掺杂N 型漏极接触区（14），重掺杂N 型漏极接触区（14）位于所述第一背面金属（21）的上表面，且其一侧与所述重掺杂P 型阳极接触区（6）的一侧接触；
N 型衬底（13）的顶层设置有P 型体区（16）；P 型体区（16）的顶层一侧设置有侧面相互接触的重掺杂P 型接触区（15）和重掺杂N 型源区（17），重掺杂N 型源区（17）的一侧与N 型衬底（13）之间间隔有P 型体区（16）；P 型体区（16）和N 型衬底（13）的上表面还设置有第一栅氧化层（19）；
正面金属结构包括第一正面电极（18）和第一栅电极（20），第一正面电极（18）
位于重掺杂P 型接触区（15）和重掺杂N 型源区（17）上，用于作为第一VDMOS（24）的源极；第一栅电极（20）位于第一栅氧化层（19）中。
5.根据权利要求4 所述的一种具有VDMOS 和晶闸管的可编程过电压保护器件，其特征在于，第一NPNP 晶闸管（26）的第一正面电极（18）与第一VDMOS（24）的第一正面电极（18）相连，第二VDMOS（25）的第二正面电极和第二NPNP 晶闸管（27）的第二正面电极相连，第一、第二NPNP 晶闸管（26、27）的第一背面金属（21）与第一、二VDMOS（24、25）的第一背面金属（21）相连。
6.一种具有VDMOS 和晶闸管的可编程过电压保护器件，包括第三VDMOS（54）、
第一PNPN 晶闸管（56）、第四VDMOS（55）和第二PNPN 晶闸管（57），其中第三VDMOS（54）的源极连接第一PNPN 晶闸管（56）的N 型栅极，第三VDMOS（54）的漏极连接第一PNPN 晶闸管（55）的阴极；第四VDMOS（55）的源极连接第二PNPN晶闸管（57）的N 型栅极，第四VDMOS（55）的漏极连接第二PNPN 晶闸管（57）的阴极；
其特征在于，第三VDMOS（54）的栅极和第四VDMOS（55）的栅极相连并接正电源电压；第三VDMOS（54）的漏极、第一PNPN 晶闸管（56）的阴极、第四VDMOS（55）的漏极和第二PNPN 晶闸管（57）的阴极共同接地；第一PNPN 晶闸管（56）的阳极连接第一传输电话线，第二PNPN晶闸管（57）的阳极连接第二传输电话线。
7.根据权利要求6 所述的一种具有VDMOS 和晶闸管的可编程过电压保护器件，其特征在于，在P 型硅单晶上形成第一PNPN 晶闸管（56）、第三VDMOS（54）、第四VDMOS（55）和第二PNPN 晶闸管（57）；所述第四VDMOS（55）和第二PNPN 晶闸管（57）与所述第三VDMOS（54）和第一PNPN 晶闸管（56）对称设置。
8.根据权利要求6 所述的一种具有VDMOS 和晶闸管的可编程过电压保护器件，其特征在于，所述第一PNPN 晶闸管（56）的元胞结构包括由下至上依次层叠设置的第二背面金属（51）、第二P 型基区（34）和正面金属结构，第二P 型基区（34）为P 型硅单晶；
其中，第二 P 型基区（34）的底层由下至上依次层叠设置有重掺杂N 型阴极接触区（36）和第二N 型阴极（35），所述重掺杂N 型阴极接触区（36）位于第二背面金属（51）的上表面；
第二 P 型基区（34）的顶层中具有N 型隔离区（37）、第二N 型基区（39）和重掺杂P 型区（40），重掺杂P 型区（40）间隔位于第二N 型基区（39）的两侧，N 型隔离区（37）间隔位于重掺杂P 型区（40）远离第二N 型基区（39）的一侧，且位于第二N型阴极（35）的上表面，N 型隔离区（37）的顶层中具有重掺杂N 型隔离区（38）；
第二N 型基区（39）的顶层间隔设置有多个第二P 型阳极（41），多个第二P 型阳极（41）之间的间隙为第二N 型基区（39）形成的阳极短路孔（42）；
正面金属结构包括阳极电极（52）和第三正面电极（48），所述阳极电极（52）位于第二P型阳极（41）和所述阳极短路孔（42）上，第三正面电极（48）位于所述第二N 型基区（39）上，用于作为第一PNPN 晶闸管（56）的基极。
9.根据权利要求8所述的一种具有VDMOS 和晶闸管的可编程过电压保护器件，其特征在于，所述第三VDMOS（54）的元胞结构包括由下至上依次层叠设置的第二背面金属（51）、P型衬底（43）和正面金属结构；P 型衬底（43）为P 型硅单晶；
其中，P 型衬底（43）的底层设置有重掺杂P 型漏极接触区（44），重掺杂P 型漏极接触区（44）位于所述第二背面金属（51）的上表面，且其一侧与所述重掺杂N 型阴极接触区（36）的一侧接触；
P 型衬底（43）的顶层设置有N 型体区（46）；N 型体区（46）的顶层一侧设置有侧面相互接触的重掺杂N 型接触区（45）和重掺杂P 型源区（47），重掺杂P 型源区（47）的一侧与P 型衬底（43）之间间隔有N 型体区（46）；N 型体区（46）和P 型衬底（43）的上表面还设置有第二栅氧化层（49）；
正面金属结构包括第三正面电极（48）和第二栅电极（50），第三正面电极（48）
位于重掺杂N 型接触区（45）和重掺杂P 型源区（47）上，用于作为第三VDMOS（54）的源极；第二栅电极（50）位于第二栅氧化层（49）中。
10.根据权利要求9 所述的一种具有VDMOS 和晶闸管的可编程过电压保护器件，其特征在于，第一PNPN 晶闸管（56）的第三正面电极（48）与第三VDMOS（54）的第三正面电极（48）相连，第四VDMOS（55）的第四正面电极和第二PNPN 晶闸管（57）的第四正面电极相连，第一、第二PNPN 晶闸管（56、57）的第二背面金属（51）与第三、四VDMOS（54、55）的第二背面金属（51）相连。
CN202010501467.XA 2020-06-04 2020-06-04 一种具有vdmos和晶闸管的可编程过电压保护器件 Active CN111627904B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010501467.XA CN111627904B (zh) 2020-06-04 2020-06-04 一种具有vdmos和晶闸管的可编程过电压保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010501467.XA CN111627904B (zh) 2020-06-04 2020-06-04 一种具有vdmos和晶闸管的可编程过电压保护器件

Publications (2)

Publication Number Publication Date
CN111627904A CN111627904A (zh) 2020-09-04
CN111627904B true CN111627904B (zh) 2022-12-02

Family

ID=72272641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010501467.XA Active CN111627904B (zh) 2020-06-04 2020-06-04 一种具有vdmos和晶闸管的可编程过电压保护器件

Country Status (1)

Country Link
CN (1) CN111627904B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116525608B (zh) * 2023-05-15 2024-10-29 上海晶岳电子有限公司 一种tvs器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742380A (en) * 1982-02-09 1988-05-03 American Telephone And Telegraph Company, At&T Bell Laboratories Switch utilizing solid-state relay
CN103384063A (zh) * 2013-07-08 2013-11-06 电子科技大学 一种浪涌保护电路及其制造方法
CN103441125A (zh) * 2013-07-08 2013-12-11 电子科技大学 一种基于双向晶闸管的浪涌保护电路及其制造方法
WO2019133939A1 (en) * 2017-12-29 2019-07-04 North Carolina State University Semiconductor topologies and devices for soft starting and active fault protection of power converters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742380A (en) * 1982-02-09 1988-05-03 American Telephone And Telegraph Company, At&T Bell Laboratories Switch utilizing solid-state relay
CN103384063A (zh) * 2013-07-08 2013-11-06 电子科技大学 一种浪涌保护电路及其制造方法
CN103441125A (zh) * 2013-07-08 2013-12-11 电子科技大学 一种基于双向晶闸管的浪涌保护电路及其制造方法
WO2019133939A1 (en) * 2017-12-29 2019-07-04 North Carolina State University Semiconductor topologies and devices for soft starting and active fault protection of power converters

Also Published As

Publication number Publication date
CN111627904A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
JP2833758B2 (ja) 電気的過剰ストレス保護用半導体ディバイス
GB2030387A (en) Overvoltage protection means for the protection of semiconductor components
JPH07307458A (ja) 多層過電圧保護デバイス
CN1599069A (zh) 半导体结构及其应用、尤其是限制过电压的应用
CN108336085B (zh) 一种栅极嵌入小岛式可控硅静电防护器件
CN111627902B (zh) 一种具有sgt和晶闸管的可编程过电压保护器件
CN105826399A (zh) 一种多混合结构的软快恢复二极管及其制备方法
CN111627904B (zh) 一种具有vdmos和晶闸管的可编程过电压保护器件
CN210272368U (zh) 一种低钳位电压单向tvs器件
CN110459593B (zh) 一种低钳位电压单向tvs器件及其制造方法
EP3902011A1 (en) Component having reverse flow function
CN111627903B (zh) 一种具有u-mosfet和晶闸管的可编程过电压保护器件
CN111627905B (zh) 一种ldmos触发的可编程单向保护器件
CN110600466B (zh) 一种基于可控硅原理的双向可编程过压保护器件
CN111969054A (zh) 一种逆导型SiC GTO半导体器件及其制备方法
JPH03225960A (ja) 半導体デバイス
CN108766964B (zh) Ldmos静电保护器件
CN103258815B (zh) 一种双向对称高速过压防护器件
CN110504259B (zh) 一种具有过流保护能力的横向igbt
US20060124959A1 (en) Low capacitance over-voltage protection thyristor device
CN106505092B (zh) 一种垂直型半导体器件的双面终端结构
JP2003282865A (ja) サイリスタ
CN218677153U (zh) 一种瞬态电压抑制器件
CN111627901B (zh) 一种jfet触发的可编程双向抗浪涌保护器件
CN214227348U (zh) 一种多电极半导体激光器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant