CN110491873B - 一种基于晶闸管结构的浪涌保护阵列及制造方法 - Google Patents
一种基于晶闸管结构的浪涌保护阵列及制造方法 Download PDFInfo
- Publication number
- CN110491873B CN110491873B CN201910708898.0A CN201910708898A CN110491873B CN 110491873 B CN110491873 B CN 110491873B CN 201910708898 A CN201910708898 A CN 201910708898A CN 110491873 B CN110491873 B CN 110491873B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- diffusion
- metal layer
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000002955 isolation Methods 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims description 79
- 239000002184 metal Substances 0.000 claims description 79
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 72
- 229910052710 silicon Inorganic materials 0.000 claims description 72
- 239000010703 silicon Substances 0.000 claims description 72
- 238000001259 photo etching Methods 0.000 claims description 52
- 238000005468 ion implantation Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 20
- 238000001459 lithography Methods 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 12
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000005275 alloying Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000010025 steaming Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001308 synthesis method Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 230000000740 bleeding effect Effects 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 230000003068 static effect Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- NUHSROFQTUXZQQ-UHFFFAOYSA-N isopentenyl diphosphate Chemical compound CC(=C)CCO[P@](O)(=O)OP(O)(O)=O NUHSROFQTUXZQQ-UHFFFAOYSA-N 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Abstract
本发明公开了一种基于晶闸管结构的浪涌保护阵列，包括P型衬底、N型扩散区和电压调制区，所述P型衬底的左侧设有第一N型隔离区，所述P型衬底的右侧设有第二N型隔离区；本发明的浪涌保护阵列将低容二极管阵列与晶闸管集成在一起，采用晶闸管作为主要浪涌泄放器件，相对于采用相同封装的以传统TVS作为浪涌泄放器件的ESD阵列的65A，本发明的浪涌电流IPP的值实现达到100A，具有相对于采用TVS作为浪涌泄放器件更强的浪涌能力，满足了静电防护及浪涌防护的应用要求，从而使得静电防护器件在使用中可以在极短的时间内导通分流，避免浪涌对回路中其他设备的损害。
Description
技术领域
本发明属于半导体防护器件领域，具体的，涉及一种基于晶闸管结构的浪涌保护阵列及其制造方法。
背景技术
静电防护阵列是一种重要的静电防护器件，它由四个开关二极管D1～D4及一个TVS二极管T1构成，如图1所示，当IO1有相对于GND为正的静电时，静电经D1、T1泄放到GND，或者经D1、T1、D4泄放到IO2；当IO1有相对于GND为负的静电时，静电通过D2由GND泄放。
IO2的静电泄放途径与IO1端口类似，因此静电防护阵列能同时对共模、差模静电进行泄放，同时能实现多路端口静电防护。静电防护阵列中的开关二极管一般具有较低的电容，因而整个静电泄放路径的电容也较低，有的ESD阵列电容可以低至0.1pF，具有较高的响应速度，这是ESD阵列的突出优点。但现有的ESD阵列也存在其不足，现有的ESD阵列的浪涌电流IPP的值不能达到应用要求，没有达到相对于采用TVS作为浪涌泄放器件更高的浪涌能力，不能满足静电防护及浪涌防护的应用要求，不能使得静电防护器件在使用中可以在极短的时间内导通分流，从而可能导致浪涌对回路中其他设备的损害。
发明内容
本发明的目的在于解决现有的ESD阵列的浪涌电流IPP的值不能达到应用要求，没有达到相对于采用TVS作为浪涌泄放器件更高的浪涌能力，不能满足静电防护及浪涌防护的应用要求，不能使得静电防护器件在使用中可以在极短的时间内导通分流，从而可能导致浪涌对回路中其他设备的损害的技术问题，而提供一种基于晶闸管结构的浪涌保护阵列及其制造方法。
本发明通过以下技术方案实现：
一种基于晶闸管结构的浪涌保护阵列，包括P型衬底、N型扩散区和电压调制区；
所述P型衬底的左侧设有第一N型隔离区，所述P型衬底的右侧设有第二N 型隔离区；
所述P型衬底底部中心设有N型扩散区，所述P型衬底底部左侧设有第一P 型扩散区，所述P型衬底底部右侧设有第二P型扩散区；
所述P型衬底上部中心设有第一N型区，所述P型衬底上部左侧设有第二N 型区、所述P型衬底上部右侧设有第三N型区；
所述P型衬底上部右侧设有的电压调制区，所述电压调制区与第一N型区右侧接触连接，所述第二N型区内部设有第一P型区和第五N型区，所述第三N 型区内部设有的第二P型区和第四N型区、所述第一N型区内部设有第三P型区；
所述P型衬底内部上表面左侧设有第六N型区、所述P型衬底内部上表面右侧设有第七N型区；
所述P型衬底上表面左侧设有第一金属层、所述P型衬底上表面右侧设有第二金属层、所述P型衬底上表面中部设有第三金属层，所述第一金属层、第二金属层和第三金属层间隙部分设有第一绝缘层；
所述P型衬底下表面中部设有第四金属层，所述第四金属层两侧设有第二绝缘层；
所述第一金属层与第一电极连接，所述第二金属层与第二电极连接，所述第三金属层第三电极连接，所述第四金属层与第四电极连接。
进一步地，所述第一N型隔离区与第二N型隔离区的宽度均为50-100μm。
进一步地，所述上表面的第三P型区与第一N型区、P型衬底和N型扩散区构成pnpn晶闸管结构用于泄放浪涌电流。
进一步地，所述晶闸管击穿电压可以由电压调制区的浓度进行调节。
本发明还提供一种基于晶闸管结构的浪涌保护阵列的制造方法，该方法包括以下步骤：
步骤S1，衬底准备
选择P型硅单晶片，厚度为260±5μm；
步骤S2，抛光
采用化学机械抛光方法将硅单晶片抛光到厚度为200±5μm；
步骤S3，氧化
采用氢氧合成方法在硅片上表面生长出第一绝缘层，在硅片下表面生长出第二绝缘层，氧化温度为1100-1150℃，氧化时间为5-10h，氧化层厚度为1.5-1.8 μm；
步骤S4，N型隔离区光刻
利用隔离区光刻版，采用双面光刻机对硅片的上下两面同时光刻，形成隔离区窗口；
步骤S5，N型隔离区扩散
采用三氯氧磷液态源扩散方法，先对硅片两面隔离区窗口同步进行磷预沉积扩散掺杂，预沉积温度为1130-1170℃，预沉积时间为2h-6h，扩散方块电阻为0.1-0.5Ω/□，经过长时间的再扩散推结使得两面的磷扩散区连在一起形成第一N型隔离区与第二N型隔离区，再扩散温度为1270±5℃，时间为80h-140h；
步骤S6，背面N+区光刻
利用背面N+区光刻版在硅片的下表面形成N+区扩散窗口；
步骤S7，背面N+区扩散
采用三氯氧磷液态源扩散方法，在硅片下表面的阳极N+区扩散窗口进行磷扩散掺杂，预沉积温度为1100-1150℃，预沉积时间为2h-3h，扩散方块电阻为 0.5-0.8Ω/□，再扩散温度为1250±5℃，时间为10h-12h；
步骤S8，正面N阱区光刻
利用正面N阱区光刻版在硅片的上表面形成N区扩散窗口；
步骤S9，正面N阱区掺杂
采用离子注入工艺，进行N阱区掺杂，注入磷，能量为80-120keV，剂量为 8e12-5e13cm-2，离子注入后进行再扩推进，推进温度为1250±5℃，时间为 10h-15h；
步骤S10，正面N型基区光刻
利用正面基区光刻版在硅片的上表面形成N区扩散窗口；
步骤S11，正面N基区掺杂
采用离子注入工艺，进行N基区掺杂，注入磷，能量为80-100keV，剂量为 1e14-1e15cm-2，离子注入后进行再扩推进，推进温度为1250±5℃，时间为 20h-30h；
步骤S12，正面电压调制区光刻
利用正面电压调制区光刻版在硅片的上表面形成扩散窗口；
步骤S13，电压调制区掺杂
采用离子注入工艺，进行电压调制区掺杂，注入硼，能量为80-100keV，剂量为4e14-5e15cm-2，离子注入后进行再扩推进，推进温度为1200±5℃，时间为2h-4h；
步骤S14，双面P型区光刻
上表面用正面P区版，下表面背面P区版，在硅片的上、下表面形成P区扩散窗口；
步骤S15，双面P区掺杂
采用离子注入工艺，进行P区掺杂，双面注入硼，能量为50-80keV，剂量为8e14-3e15cm-2，离子注入后进行再扩推进，推进温度为1200±5℃，时间为 1h-1.5h；
步骤S16，正面N+区光刻
利用正面N+区光刻版在硅片的上表面形成N+区扩散窗口；
步骤S17，正面N+区掺杂
采用离子注入工艺，进行N+区掺杂，注入磷，能量为30-60keV，剂量为1e15-5e15cm-2，离子注入后进行再扩推进，推进温度为1000±5℃，时间为1h-2h；
步骤S18，引线孔光刻
利用光刻原理在硅片的上、下表面形成金属欧姆接触窗口；
步骤S19，蒸铝
在硅片的上表面蒸发一层厚度为5±2μm的金属铝层；
步骤S20，铝反刻
利用光刻原理在硅片的上表面形成金属铝电极区；
步骤S21，背面金属化
在硅片的下表面蒸发一层钛镍银复合金属层，厚度分别为钛层镍层/>银层/>并进行合金，温度为420±5℃，时间为 30-45min，从而形成第一金属层、第二金属层、第三金属层和第四金属层。
本发明的技术原理：
如图3所示，本发明的基于晶闸管结构的浪涌保护阵列将低电容二极管阵列D1-D4与浪涌泄放晶闸管集成在一起，在上表面的两个N阱内形成低容二极管D1、D3，下表面的P区与上表面的N区构成低容二极管D2、D4，上表面的P 区与N基区、P衬底、背面N区构成pnpn晶闸管结构，其击穿电压由与N基区相连的P型电压调制区来调节，二极管D1-D4及晶闸管连接成如图4所示的结构。如图5所示，当IO1端出现对Gnd(地)或IO2端的正向浪涌时，浪涌由D1、晶闸管泄放到Gnd，或者由D1、晶闸管、D4泄放到IO2端口；当IO1端口出现对Gnd为负的浪涌时，浪涌通过D2泄放。IO2的情形与IO1相类似；本发明的基于晶闸管结构的浪涌保护阵列的动作电压可以通过调节电压调制区的离子注入浓度来进行调节，因而能实现对3.3V、5V、7V、9V、12V、15V、18V、24V 等不同工作电压段的电子线路进行浪涌保护。
与现有技术相比，本发明的有益效果：
本发明的浪涌保护阵列将低容二极管阵列与晶闸管集成在一起，采用晶闸管作为主要浪涌泄放器件，相对于采用相同封装的以传统TVS作为浪涌泄放器件的ESD阵列的65A，本发明的浪涌电流IPP的值实现达到100A，具有相对于采用TVS作为浪涌泄放器件更强的浪涌能力，满足了静电防护及浪涌防护的应用要求，从而使得静电防护器件在使用中可以在极短的时间内导通分流，避免浪涌对回路中其他设备的损害。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为传统基于TVS器件的ESD静电保护阵列结构示意图；
图2为本发明提供的基于晶闸管结构的浪涌保护阵列结构示意图；
图3为本发明提供的基于晶闸管结构的浪涌保护阵列等效结构示意图；
图4为本发明提供的基于晶闸管结构的浪涌保护阵列器件原理图；
图5为本发明提供的基于晶闸管结构的浪涌保护阵列浪涌流向示意图；
图6为本发明提供的基于晶闸管完成穿通扩散后的结构示意图；
图7为本发明提供的基于晶闸管完成背面N+区扩散后的结构示意图；
图8为本发明提供的基于晶闸管完成正面N阱区掺杂后的结构示意图；
图9为本发明提供的基于晶闸管完成正面N基区掺杂后的结构示意图；
图10为本发明提供的基于晶闸管完成电压调制区掺杂后的结构示意图；
图11为本发明提供的基于晶闸管完成双面P区掺杂后的结构示意图；
图12为本发明提供的基于晶闸管完成正面N+区掺杂后的结构示意图；
图13为本发明提供的基于晶闸管形成金属欧姆接触窗口后的结构示意图；
图14为本发明提供的基于晶闸管形成金属铝电极区，完成铝反刻后的结构示意图；
图中：1、P型衬底；2、第一N型隔离区；3、第二N型隔离区；4、N型扩散区；5、第一P型扩散区；6、第二P型扩散区；7、第一N型区；8、第二N 型区；9、第三N型区；10、电压调制区；11、第一P型区；12、第二P型区； 13、第三P型区；14、第四N型区；15、第五N型区；16、第六N型区；17、第七N型区；18、第一绝缘层；19、第一金属层；20、第二金属层；21、第三金属层；22、第二绝缘层；23、第四金属层；24、第四电极；25、第一电极； 26、第三电极；27、第二电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图2所示的一种基于晶闸管结构的浪涌保护阵列，包括P型衬底1、N型扩散区4和电压调制区10；
P型衬底1的左侧设有第一N型隔离区2，P型衬底1的右侧设有第二N型隔离区3；
P型衬底1底部中心设有N型扩散区4，P型衬底1底部左侧设有第一P型扩散区5，P型衬底1底部右侧设有第二P型扩散区6；
P型衬底1上部中心设有第一N型区7，P型衬底1上部左侧设有第二N型区8、P型衬底1上部右侧设有第三N型区9；
P型衬底1上部右侧设有的电压调制区10，电压调制区10与第一N型区7 右侧接触连接，第二N型区8内部设有第一P型区11和第五N型区15，第三N 型区9内部设有的第二P型区12和第四N型区14、第一N型区7内部设有第三 P型区13；
P型衬底1内部上表面左侧设有第六N型区16、P型衬底1内部上表面右侧设有第七N型区17；
P型衬底1上表面左侧设有第一金属层19、P型衬底1上表面右侧设有第二金属层20、P型衬底1上表面中部设有第三金属层21，第一金属层19、第二金属层20和第三金属层21间隙部分设有第一绝缘层18；
P型衬底1下表面中部设有第四金属层23，第四金属层23两侧设有第二绝缘层22；
第一金属层19与第一电极25连接，第二金属层20与第二电极27连接，第三金属层21第三电极26连接，第四金属层23与第四电极24连接。
作为本发明的一种技术优化方案，第一N型隔离区2与第二N型隔离区3 的宽度均为50-100μm。
作为本发明的一种技术优化方案，上表面的第三P型区13与第一N型区7、 P型衬底1和N型扩散区4构成pnpn晶闸管结构用于泄放浪涌电流。
作为本发明的一种技术优化方案，晶闸管击穿电压可以由电压调制区10的浓度进行调节。
实施例1
一种基于晶闸管结构的浪涌保护阵列的制造方法，该方法包括以下步骤：
步骤S1，衬底准备
选择P型硅单晶片，厚度为260±5μm；
步骤S2，抛光
采用化学机械抛光方法将硅单晶片抛光到厚度为200±5μm；
步骤S3，氧化
采用氢氧合成方法在硅片上表面生长出第一绝缘层18，在硅片下表面生长出第二绝缘层22，采用干-湿-干的氧化方式，氧化温度1150±5℃，干氧30min，湿氧4h，再干氧30min，氧气流量4L/min，氢气流量7.5L/min，氧化层厚度 TOX＝1.5-1.8μm；
步骤S4，N型隔离区光刻
利用隔离区光刻版，采用双面光刻机对硅片的上下两面同时光刻，形成隔离区窗口；
步骤S5，N型隔离区扩散
采用三氯氧磷液态源扩散方法，先对硅片两面隔离区窗口同步进行磷预沉积扩散掺杂，预沉积温度为1170±5℃，预沉积时间为4h，扩散方块电阻为 0.2-0.3Ω/□，经过长时间的再扩散推结使得两面的磷扩散区连在一起形成第一N型隔离区2与第二N型隔离区3，再扩散温度为1270±5℃，时间为120h，完成穿通扩散后其结构如图6所示；
步骤S6，背面N+区光刻
利用背面N+区光刻版在硅片的下表面形成N+区扩散窗口；
步骤S7，背面N+区扩散
采用三氯氧磷液态源扩散方法，在硅片下表面的阳极N+区扩散窗口进行磷扩散掺杂，预沉积温度为1130±5℃，预沉积时间为2h，扩散方块电阻为0.5-0.6 Ω/□，再扩散温度为1250±5℃，时间为10h，结深20-25μm，完成背面N+区扩散后其结构如图7所示；
步骤S8，正面N阱区光刻
利用正面N阱区光刻版在硅片的上表面形成N区扩散窗口；
步骤S9，正面N阱区掺杂
采用离子注入工艺，进行N阱区掺杂，注入磷，能量为100keV，剂量为 1e13cm-2，离子注入后进行再扩推进，推进温度为1250±5℃，时间为15h，结深15-20μm，完成正面N阱区掺杂后其结构如图8所示；
步骤S10，正面N型基区光刻
利用正面基区光刻版在硅片的上表面形成N区扩散窗口；
步骤S11，正面N基区掺杂
采用离子注入工艺，进行N基区掺杂，注入磷，能量为80keV，剂量为1e14-1e15cm-2，离子注入后进行再扩推进，推进温度为1250±5℃，时间为20h，结深25-30μm，完成正面N基区掺杂后其结构如图9所示；
步骤S12，正面电压调制区光刻
利用正面电压调制区光刻版在硅片的上表面形成扩散窗口；
步骤S13，电压调制区10掺杂
采用离子注入工艺，进行电压调制区10掺杂，注入硼，能量为80keV，剂量为6e14cm-2，离子注入后进行再扩推进，推进温度为1200±5℃，时间为2h，完成电压调制区掺杂后其结构如图10所示；
步骤S14，双面P型区光刻
上表面用正面P区版，下表面背面P区版，在硅片的上、下表面形成P区扩散窗口；
步骤S15，双面P区掺杂
采用离子注入工艺，进行P区掺杂，双面注入硼，能量为60keV，剂量为 3e15cm-2，离子注入后进行再扩推进，推进温度为1200±5℃，时间为1h，完成双面P区掺杂后其结构如图11所示；
步骤S16，正面N+区光刻
利用正面N+区光刻版在硅片的上表面形成N+区扩散窗口；
步骤S17，正面N+区掺杂
采用离子注入工艺，进行N+区掺杂，注入磷，能量为40keV，剂量为3e15cm-2，离子注入后进行再扩推进，推进温度为1000±5℃，时间为1h，完成正面N+区掺杂后其结构如图12所示；
步骤S18，引线孔光刻
利用光刻原理在硅片的上、下表面形成金属欧姆接触窗口，其结构如图13 所示；
步骤S19，蒸铝
在硅片的上表面蒸发一层厚度为5±2μm的金属铝层；
步骤S20，铝反刻
利用光刻原理在硅片的上表面形成金属铝电极区，完成铝反刻后其结构如图14所示；
步骤S21，背面金属化
在硅片的下表面蒸发一层钛镍银复合金属层，厚度分别为钛层镍层/>银层/>并进行合金，温度为420±5℃，时间为 30min，从而形成第一金属层19、第二金属层20、第三金属层21和第四金属层 23，测量晶闸管的击穿电压约为14-16V，将产品封装成SOT23-6封装形式进行IEC61000-4-5标准下8/20μs波形浪涌测试，其浪涌电流IPP可以达到100A，远远大于采用相同封装的以传统TVS作为浪涌泄放器件的ESD阵列的65A。
实施例2
一种基于晶闸管结构的浪涌保护阵列的制造方法，该方法包括以下步骤：
步骤S1，衬底准备
选择P型硅单晶片，厚度为260±5μm；
步骤S2，抛光
采用化学机械抛光方法将硅单晶片抛光到厚度为200±5μm；
步骤S3，氧化
采用氢氧合成方法在硅片上表面生长出第一绝缘层18，在硅片下表面生长出第二绝缘层22，采用干-湿-干的氧化方式，氧化温度1150±5℃，干氧30min，湿氧4h，再干氧30min，氧气流量4L/min，氢气流量7.5L/min，氧化层厚度TOX＝1.5-1.8μm；
步骤S4，N型隔离区光刻
利用隔离区光刻版，采用双面光刻机对硅片的上下两面同时光刻，形成隔离区窗口；
步骤S5，N型隔离区扩散
采用三氯氧磷液态源扩散方法，先对硅片两面隔离区窗口同步进行磷预沉积扩散掺杂，预沉积温度为1130-1170℃，预沉积时间为2h-6h，扩散方块电阻为0.1-0.5Ω/□，经过长时间的再扩散推结使得两面的磷扩散区连在一起形成第一N型隔离区2与第二N型隔离区3，再扩散温度为1270±5℃，时间为 80h-140h；
步骤S6，背面N+区光刻
利用背面N+区光刻版在硅片的下表面形成N+区扩散窗口；
步骤S7，背面N+区扩散
采用三氯氧磷液态源扩散方法，在硅片下表面的阳极N+区扩散窗口进行磷扩散掺杂，预沉积温度为1100-1150℃，预沉积时间为2h-3h，扩散方块电阻为 0.5-0.8Ω/□，再扩散温度为1250±5℃，时间为10h-12h，结深20-25μm；
步骤S8，正面N阱区光刻
利用正面N阱区光刻版在硅片的上表面形成N区扩散窗口；
步骤S9，正面N阱区掺杂
采用离子注入工艺，进行N阱区掺杂，注入磷，能量为80-120keV，剂量为 8e12-5e13cm-2，离子注入后进行再扩推进，推进温度为1250±5℃，时间为 10h-15h，结深15-20μm；
步骤S10，正面N型基区光刻
利用正面基区光刻版在硅片的上表面形成N区扩散窗口；
步骤S11，正面N基区掺杂
采用离子注入工艺，进行N基区掺杂，注入磷，能量为80-100keV，剂量为 1e14-1e15cm-2，离子注入后进行再扩推进，推进温度为1250±5℃，时间为 20h-30h，结深25-30μm；
步骤S12，正面电压调制区光刻
利用正面电压调制区光刻版在硅片的上表面形成扩散窗口；
步骤S13，电压调制区10掺杂
采用离子注入工艺，进行电压调制区10掺杂，注入硼，能量为80-100keV，剂量为4e14-5e15cm-2，离子注入后进行再扩推进，推进温度为1200±5℃，时间为2h-4h；
步骤S14，双面P型区光刻
上表面用正面P区版，下表面背面P区版，在硅片的上、下表面形成P区扩散窗口；
步骤S15，双面P区掺杂
采用离子注入工艺，进行P区掺杂，双面注入硼，能量为50-80keV，剂量为8e14-3e15cm-2，离子注入后进行再扩推进，推进温度为1200±5℃，时间为 1h-1.5h；
步骤S16，正面N+区光刻
利用正面N+区光刻版在硅片的上表面形成N+区扩散窗口；
步骤S17，正面N+区掺杂
采用离子注入工艺，进行N+区掺杂，注入磷，能量为30-60keV，剂量为 1e15-5e15cm-2，离子注入后进行再扩推进，推进温度为1000±5℃，时间为1h-2h；
步骤S18，引线孔光刻
利用光刻原理在硅片的上、下表面形成金属欧姆接触窗口；
步骤S19，蒸铝
在硅片的上表面蒸发一层厚度为5±2μm的金属铝层；
步骤S20，铝反刻
利用光刻原理在硅片的上表面形成金属铝电极区；
步骤S21，背面金属化
在硅片的下表面蒸发一层钛镍银复合金属层，厚度分别为钛层镍层/>银层/>并进行合金，温度为420±5℃，时间为 30-45min，从而形成第一金属层19、第二金属层20、第三金属层21和第四金属层23。
对比例1
对比例1为传统TVS作为浪涌泄放器件的ESD阵列。
对实施例1-2基于晶闸管结构的浪涌保护阵列和对比例1传统TVS作为浪涌泄放器件ESD阵列做如下性能测试：(将产品封装成SOT23-6封装形式进行 IEC61000-4-5标准下8/20μs电流浪涌波形测试)测试结果如下表：
本发明的浪涌保护阵列将低容二极管阵列与晶闸管集成在一起，采用晶闸管作为主要浪涌泄放器件，相对于采用相同封装的以传统TVS作为浪涌泄放器件的ESD阵列的65A，本发明的浪涌电流IPP的值实现达到100A，具有相对于采用TVS作为浪涌泄放器件更强的浪涌能力，满足了静电防护及浪涌防护的应用要求，从而使得静电防护器件在使用中可以在极短的时间内导通分流，避免浪涌对回路中其他设备的损害。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。
Claims (5)
1.一种基于晶闸管结构的浪涌保护阵列，其特征在于，包括P型衬底(1)、N型扩散区(4)和电压调制区(10)；
所述P型衬底(1)的左侧设有第一N型隔离区(2)，所述P型衬底(1)的右侧设有第二N型隔离区(3)；
所述P型衬底(1)底部中心设有N型扩散区(4)，所述P型衬底(1)底部左侧设有第一P型扩散区(5)，所述P型衬底(1)底部右侧设有第二P型扩散区(6)；
所述P型衬底(1)上部中心设有第一N型区(7)，所述P型衬底(1)上部左侧设有第二N型区(8)、所述P型衬底(1)上部右侧设有第三N型区(9)；
所述P型衬底(1)上部右侧设有的电压调制区(10)，所述电压调制区(10)与第一N型区(7)右侧接触连接，所述第二N型区(8)内部设有第一P型区(11)和第五N型区(15)，所述第三N型区(9)内部设有的第二P型区(12)和第四N型区(14)、所述第一N型区(7)内部设有第三P型区(13)；
所述P型衬底(1)内部上表面左侧设有第六N型区(16)、所述P型衬底(1)内部上表面右侧设有第七N型区(17)；
所述P型衬底(1)上表面左侧设有第一金属层(19)、所述P型衬底(1)上表面右侧设有第二金属层(20)、所述P型衬底(1)上表面中部设有第三金属层(21)，所述第一金属层(19)、第二金属层(20)和第三金属层(21)间隙部分设有第一绝缘层(18)；
所述P型衬底(1)下表面中部设有第四金属层(23)，所述第四金属层(23)两侧设有第二绝缘层(22)；
所述第一金属层(19)与第一电极(25)连接，所述第二金属层(20)与第二电极(27)连接，所述第三金属层(21)第三电极(26)连接，所述第四金属层(23)与第四电极(24)连接。
2.根据权利要求1所述的一种基于晶闸管结构的浪涌保护阵列，其特征在于，所述第一N型隔离区(2)与第二N型隔离区(3)的宽度均为50-100μm。
3.根据权利要求1所述的一种基于晶闸管结构的浪涌保护阵列，其特征在于，所述上表面的第三P型区(13)与第一N型区(7)、P型衬底(1)和N型扩散区(4)构成pnpn晶闸管结构用于泄放浪涌电流。
4.根据权利要求3所述的一种基于晶闸管结构的浪涌保护阵列，其特征在于，所述晶闸管击穿电压由电压调制区(10)的浓度进行调节。
5.一种基于晶闸管结构的浪涌保护阵列的制造方法，其特征在于，该方法包括以下步骤：
步骤S1，衬底准备
选择P型硅单晶片，厚度为260±5μm；
步骤S2，抛光
采用化学机械抛光方法将硅单晶片抛光到厚度为200±5μm；
步骤S3，氧化
采用氢氧合成方法在硅片上表面生长出第一绝缘层(18)，在硅片下表面生长出第二绝缘层(22)，氧化温度为1100-1150℃，氧化时间为5-10h，氧化层厚度为1.5-1.8μm；
步骤S4，N型隔离区光刻
利用隔离区光刻版，采用双面光刻机对硅片的上下两面同时光刻，形成隔离区窗口；
步骤S5，N型隔离区扩散
采用三氯氧磷液态源扩散方法，先对硅片两面隔离区窗口同步进行磷预沉积扩散掺杂，预沉积温度为1130-1170℃，预沉积时间为2h-6h，扩散方块电阻为0.1-0.5Ω/□，经过长时间的再扩散推结使得两面的磷扩散区连在一起形成第一N型隔离区(2)与第二N型隔离区(3)，再扩散温度为1270±5℃，时间为80h-140h；
步骤S6，背面N+区光刻
利用背面N+区光刻版在硅片的下表面形成N+区扩散窗口；
步骤S7，背面N+区扩散
采用三氯氧磷液态源扩散方法，在硅片下表面的阳极N+区扩散窗口进行磷扩散掺杂，预沉积温度为1100-1150℃，预沉积时间为2h-3h，扩散方块电阻为0.5-0.8Ω/□，再扩散温度为1250±5℃，时间为10h-12h；
步骤S8，正面N阱区光刻
利用正面N阱区光刻版在硅片的上表面形成N区扩散窗口；
步骤S9，正面N阱区掺杂
采用离子注入工艺，进行N阱区掺杂，注入磷，能量为80-120keV，剂量为8e12-5e13cm-2，离子注入后进行再扩推进，推进温度为1250±5℃，时间为10h-15h；
步骤S10，正面N型基区光刻
利用正面基区光刻版在硅片的上表面形成N区扩散窗口；
步骤S11，正面N基区掺杂
采用离子注入工艺，进行N基区掺杂，注入磷，能量为80-100keV，剂量为1e14-1e15cm-2，离子注入后进行再扩推进，推进温度为1250±5℃，时间为20h-30h；
步骤S12，正面电压调制区光刻
利用正面电压调制区光刻版在硅片的上表面形成扩散窗口；
步骤S13，电压调制区(10)掺杂
采用离子注入工艺，进行电压调制区(10)掺杂，注入硼，能量为80-100keV，剂量为4e14-5e15cm-2，离子注入后进行再扩推进，推进温度为1200±5℃，时间为2h-4h；
步骤S14，双面P型区光刻
上表面用正面P区版，下表面背面P区版，在硅片的上、下表面形成P区扩散窗口；
步骤S15，双面P区掺杂
采用离子注入工艺，进行P区掺杂，双面注入硼，能量为50-80keV，剂量为8e14-3e15cm-2，离子注入后进行再扩推进，推进温度为1200±5℃，时间为1h-1.5h；
步骤S16，正面N+区光刻
利用正面N+区光刻版在硅片的上表面形成N+区扩散窗口；
步骤S17，正面N+区掺杂
采用离子注入工艺，进行N+区掺杂，注入磷，能量为30-60keV，剂量为1e15-5e15cm-2，离子注入后进行再扩推进，推进温度为1000±5℃，时间为1h-2h；
步骤S18，引线孔光刻
利用光刻原理在硅片的上、下表面形成金属欧姆接触窗口；
步骤S19，蒸铝
在硅片的上表面蒸发一层厚度为5±2μm的金属铝层；
步骤S20，铝反刻
利用光刻原理在硅片的上表面形成金属铝电极区；
步骤S21，背面金属化
在硅片的下表面蒸发一层钛镍银复合金属层，厚度分别为钛层镍层银层/>并进行合金，温度为420±5℃，时间为30-45min，从而形成第一金属层(19)、第二金属层(20)、第三金属层(21)和第四金属层(23)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708898.0A CN110491873B (zh) | 2019-08-01 | 2019-08-01 | 一种基于晶闸管结构的浪涌保护阵列及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708898.0A CN110491873B (zh) | 2019-08-01 | 2019-08-01 | 一种基于晶闸管结构的浪涌保护阵列及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110491873A CN110491873A (zh) | 2019-11-22 |
| CN110491873B true CN110491873B (zh) | 2024-03-01 |
Family
ID=68549252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910708898.0A Active CN110491873B (zh) | 2019-08-01 | 2019-08-01 | 一种基于晶闸管结构的浪涌保护阵列及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491873B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115346979B (zh) * | 2022-10-18 | 2023-02-21 | 富芯微电子有限公司 | 一种基于晶闸管结构的tvs器件及其制造方法 |
| CN115863443B (zh) * | 2022-12-16 | 2023-11-24 | 扬州国宇电子有限公司 | 一种瞬态电压抑制二极管及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717559A (en) * | 1995-07-28 | 1998-02-10 | Nec Corporation | Input/output protection device for use in semiconductor device |
| CN101246886A (zh) * | 2008-03-19 | 2008-08-20 | 江苏宏微科技有限公司 | Mos结构的功率晶体管及其制作方法 |
| KR101041482B1 (ko) * | 2011-01-05 | 2011-06-16 | 주식회사 시지트로닉스 | 반도체 과도전압 보호소자의 구조 및 그 제조방법 |
| CN103384063A (zh) * | 2013-07-08 | 2013-11-06 | 电子科技大学 | 一种浪涌保护电路及其制造方法 |
| KR101415139B1 (ko) * | 2013-04-03 | 2014-07-04 | 주식회사 시지트로닉스 | 저전압 ulc-tvs 반도체 소자 및 그 제조방법 |
| CN210272355U (zh) * | 2019-08-01 | 2020-04-07 | 富芯微电子有限公司 | 一种基于晶闸管结构的浪涌保护阵列 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8501580B2 (en) * | 2010-02-26 | 2013-08-06 | Jerry Hu | Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection |
-
2019
- 2019-08-01 CN CN201910708898.0A patent/CN110491873B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717559A (en) * | 1995-07-28 | 1998-02-10 | Nec Corporation | Input/output protection device for use in semiconductor device |
| CN101246886A (zh) * | 2008-03-19 | 2008-08-20 | 江苏宏微科技有限公司 | Mos结构的功率晶体管及其制作方法 |
| KR101041482B1 (ko) * | 2011-01-05 | 2011-06-16 | 주식회사 시지트로닉스 | 반도체 과도전압 보호소자의 구조 및 그 제조방법 |
| KR101415139B1 (ko) * | 2013-04-03 | 2014-07-04 | 주식회사 시지트로닉스 | 저전압 ulc-tvs 반도체 소자 및 그 제조방법 |
| CN103384063A (zh) * | 2013-07-08 | 2013-11-06 | 电子科技大学 | 一种浪涌保护电路及其制造方法 |
| CN210272355U (zh) * | 2019-08-01 | 2020-04-07 | 富芯微电子有限公司 | 一种基于晶闸管结构的浪涌保护阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110491873A (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220165725A1 (en) | High Voltage ESD Protection Apparatus | |
| KR101394913B1 (ko) | 트렌치 소자분리를 사용한 래치업 없는 버티컬 ｔｖｓ 다이오드 어레이 구조 | |
| CN110491873B (zh) | 一种基于晶闸管结构的浪涌保护阵列及制造方法 | |
| US9620496B2 (en) | Stacked protection devices with overshoot protection and related fabrication methods | |
| CN104637997A (zh) | 一种双模逆导门极换流晶闸管及其制备方法 | |
| CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN111370407A (zh) | 一种低压低电容单向esd保护器件及其制作方法 | |
| CN210272355U (zh) | 一种基于晶闸管结构的浪涌保护阵列 | |
| CN111799258B (zh) | 叉指方式的非对称双向可控硅静电释放器件及其制作方法 | |
| US9129806B2 (en) | Protection device and related fabrication methods | |
| CN105679836B (zh) | 一种超低电容tvs二极管结构及其制备方法 | |
| CN109273532B (zh) | 应用于高压电路防静电保护的无回滞效应硅控整流器 | |
| CN100547790C (zh) | 集成门极换流晶闸管及其制造方法 | |
| CN100547789C (zh) | 集成门极换流晶闸管及其制造方法 | |
| WO2013044692A1 (zh) | 静电放电保护装置 | |
| CN106663657B (zh) | 静电保护器件和静电保护电路 | |
| CN113257806A (zh) | 一种骤回瞬态电压抑制器 | |
| CN110518010B (zh) | 一种内嵌硅控整流器的pmos器件及其实现方法 | |
| CN106449733A (zh) | 一种用于esd防护的无闩锁scr | |
| KR101407273B1 (ko) | 서지 보호용 반도체 장치 및 그 제조방법 | |
| CN105977160A (zh) | 一种高可靠的vdmos输入端静电泄露的制造方法 | |
| CN111276547A (zh) | 一种高浪涌能力低残压tvs防浪涌器件及其制造方法 | |
| CN219303666U (zh) | 过压防护器件和电子电路 | |
| CN205595333U (zh) | 单通道瞬态电压抑制器 | |
| CN111816650B (zh) | Scr静电保护结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |