CN115346979B - 一种基于晶闸管结构的tvs器件及其制造方法 - Google Patents

一种基于晶闸管结构的tvs器件及其制造方法 Download PDF

Info

Publication number
CN115346979B
CN115346979B CN202211273525.3A CN202211273525A CN115346979B CN 115346979 B CN115346979 B CN 115346979B CN 202211273525 A CN202211273525 A CN 202211273525A CN 115346979 B CN115346979 B CN 115346979B
Authority
CN
China
Prior art keywords
tvs device
region
carrying
semiconductor substrate
thyristor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211273525.3A
Other languages
English (en)
Other versions
CN115346979A (zh
Inventor
邹有彪
王全
张�荣
倪侠
徐玉豹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fu Xin Microelectronics Co ltd
Original Assignee
Fu Xin Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fu Xin Microelectronics Co ltd filed Critical Fu Xin Microelectronics Co ltd
Priority to CN202211273525.3A priority Critical patent/CN115346979B/zh
Publication of CN115346979A publication Critical patent/CN115346979A/zh
Application granted granted Critical
Publication of CN115346979B publication Critical patent/CN115346979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种基于晶闸管结构的TVS器件及其制造方法，利用纵向晶闸管和纵向二极管构建纵向晶闸管结构的单向TVS器件，包括N型半导体衬底；所述N型半导体衬底的下侧中间区域开设有P型掺杂区，所述N型半导体衬底的下侧位于P型掺杂区的两侧开设有N型掺杂区一，所述N型半导体衬底内还设置有N型电压调制区，所述N型电压调制区与N型半导体衬底上侧之间形成P型掺杂阱，所述P型掺杂阱内的设置有N型掺杂区二，本发明的基于晶闸管结构的TVS器件引入了电压调制区，使单向TVS器件的击穿电压易于控制，同时采用了纵向晶闸管结构，TVS器件的电流集中效应大大降低，功率密度得以提升。

Description

一种基于晶闸管结构的TVS器件及其制造方法
技术领域
本发明涉及半导体防护器件技术领域，具体涉及一种基于晶闸管结构的TVS器件及其制造方法。
背景技术
TVS器件是一种过压浪涌防护器件，从技术原理来分，TVS器件主要有以下几种技术：齐纳二极管技术、三极管技术、栅极接地NMOS技术和晶闸管技术，基于晶闸管技术的TVS器件具有浪涌能力强、钳位电压低的优点，因而成为低压电子线路过压浪涌防护的重要技术。
如图10、图11所示，采用晶闸管技术的TVS器件一般采用双向对称的平面结构，在N型外延层内制作2个P型掺杂阱，然后在P阱内制作N型区和P型区，形成2个双向对称的晶闸管器件，采用此种结构的TVS器件击穿电压Vt和钳位电压Vs不仅受N型外延掺杂浓度和P阱掺杂浓度的影响，还受P阱间距d2、发射区与基区间距d0、d1的限制，对于6V以下击穿电压的晶闸管结构TVS器件，对光刻工艺的线宽及套刻精度要求较高，因而制造难度较大。同时由于采用的是平面横向晶闸管结构，存在严重的发射极电流集中效应，浪涌电流主要由发射区边缘泄放，TVS器件的浪涌功率密度通常较低。
采用晶闸管技术的单向TVS器件结构和IV特性曲线如图12、图13所示，其晶闸管击穿方向也采用类似双向晶闸管的结构，正向导通方向采用二极管的结构，因为二极管结构的P区和N区距离较远，二极管正向导通方向的钳位电压通常也较大。
发明内容
本发明的目的在于提供一种基于晶闸管结构的TVS器件，利用纵向晶闸管和纵向二极管来实现单向TVS器件功能，能大大提高TVS器件的功率密度，降低TVS器件的钳位电压。
本发明的目的可以通过以下技术方案实现：
一种基于晶闸管结构的TVS器件，利用纵向晶闸管和纵向二极管构建纵向晶闸管结构的单向TVS器件。
作为本发明进一步的方案：该基于晶闸管结构的TVS器件还包括N型半导体衬底；
所述N型半导体衬底的下侧中间区域开设有P型掺杂区，所述N型半导体衬底的下侧位于P型掺杂区的两侧开设有N型掺杂区一；
所述N型半导体衬底内还设置有N型电压调制区，所述N型电压调制区与N型半导体衬底上侧之间形成P型掺杂阱；
所述P型掺杂阱内的设置有N型掺杂区二。
作为本发明进一步的方案：所述N型半导体衬底上侧表面中间区域设置有金属区一，所述N型半导体衬底下侧表面设置有金属区二；
所述金属区一形成单向TVS器件的阳极A；
所述金属区二形成单向TVS器件的阴极K。
作为本发明进一步的方案：所述N型半导体衬底上侧表面上且位于金属区一的两侧设置有绝缘氧化层。
作为本发明进一步的方案：所述P型掺杂阱与N型半导体衬底和N型掺杂区一之间形成正向导通二极管。
作为本发明进一步的方案：所述P型掺杂区、N型半导体衬底、P型掺杂阱与N型掺杂区二之间构成纵向晶闸管结构。
作为本发明进一步的方案：所述N型电压调制区与P型掺杂阱之间形成一个齐纳二极管。
作为本发明进一步的方案：当阳极A相对于阴极K出现正向的浪涌电压时，二极管D1正向导通，泄放正向浪涌电流。
作为本发明进一步的方案：当阳极A相对于阴极K出现负向的浪涌电压时，齐纳二极管Z1发生击穿导通。
作为本发明进一步的方案：一种基于晶闸管结构的TVS器件的制造方法,工艺流程包括：衬底准备、抛光、氧化、一次光刻、磷扩散及推结、电压调制区光刻、磷离子注入及推结、基区光刻、硼离子注入及推结、发射区光刻、磷离子注入及推结、引线孔光刻、铝蒸发、铝反刻、合金和背金。
本发明的有益效果：本发明的基于晶闸管结构的TVS器件引入了电压调制区，使单向TVS器件的击穿电压易于控制，同时采用了纵向晶闸管结构，TVS器件的电流集中效应大大降低，功率密度得以提升。
附图说明
下面结合附图对本发明作进一步的说明。
图1为本发明的基于晶闸管结构的TVS器件结构示意图；
图2为本发明的基于晶闸管结构的TVS器件结构解析图；
图3为本发明的基于晶闸管结构的TVS器件的原理图；
图4为本发明的基于晶闸管结构的TVS器件完成背面磷区掺杂后的结构示意图；
图5为本发明的基于晶闸管结构的TVS器件完成电压调制区掺杂后的结构示意图；
图6为本发明的基于晶闸管结构的TVS器件完成正背面P型区掺杂后的结构示意图；
图7为本发明的基于晶闸管结构的TVS器件完成N型发射区掺杂后的结构示意图；
图8为本发明的基于晶闸管结构的TVS器件完成接触孔光刻后的结构示意图；
图9为本发明的基于晶闸管结构的TVS器件完成金属光刻后的结构示意图；
图10为传统双向晶闸管结构TVS结构示意图；
图11为传统双向晶闸管结构TVS I-V特性曲线示意图；
图12为传统单向晶闸管结构TVS结构示意图；
图13为传统单向晶闸管结构TVS I-V特性曲线示意图。
图中：1、N型半导体衬底；2、N型掺杂区一；3、N型电压调制区；4、P型掺杂阱；5、P型掺杂区；6、N型掺杂区二；7、绝缘氧化层；8、金属区一；9、金属区二。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1所示，本发明为一种基于晶闸管结构的TVS器件，该晶闸管结构的TVS器件为一个单向TVS器件，包括N型半导体衬底1；
位于N型半导体衬底1下侧两边的N型掺杂区一2；
位于N型半导体衬底1下侧中间区域的P型掺杂区5；
位于N型半导体衬底1内的N型电压调制区3；
位于N型电压调制区3以及N型半导体衬底1上侧之间的P型掺杂阱4；
以及位于P型掺杂阱4内的N型掺杂区二6。
如图2所示，P型掺杂阱4与N型半导体衬底1和N型掺杂区一2形成正向导通二极管，P型掺杂区5、N型半导体衬底1、P型掺杂阱4、N型掺杂区二6构成纵向晶闸管结构，N型电压调制区3与P型掺杂阱4形成一个齐纳二极管；
其中，在N型半导体衬底1上侧表面的设置有绝缘氧化层7，在N型半导体衬底1上侧表面还设置有金属区一8，在N型半导体衬底1下侧表面还设置有金属区二9；
金属区一8在N型半导体衬底1上侧表面上位于两侧的绝缘氧化层7之间，金属区一8形成单向TVS的阳极A，金属区二9形成单向的TVS的阴极K。
如图3所示，具体的，当阳极A相对于阴极K出现正向的浪涌电压时，二极管D1正向导通，泄放正向浪涌电流；
当阳极A相对于阴极K出现负向的浪涌电压时，齐纳二极管Z1发生击穿导通，击穿电流作为晶闸管中NPN三极管的基极电流，使得NPN三极管导通，进而使得晶闸管导通，泄放浪涌电流并把浪涌过电压钳位在一个较低的水平。
一种基于晶闸管结构的TVS器件的制造方法，方法包括：衬底准备、抛光、氧化、一次光刻、磷扩散及推结、电压调制区光刻、磷离子注入及推结、基区光刻、硼离子注入及推结、发射区光刻、磷离子注入及推结、引线孔光刻、铝蒸发、铝反刻、合金和背金；
该方法的具体步骤为：
一、衬底准备、抛光
N型硅单晶片，电阻率ρ：0.1-10Ω·cm，双面抛光至厚度110-160μm；
二、氧化
采用氢氧合成的工艺进行氧化工艺，温度T=1100±5℃，时间t=3.5h，二氧化硅氧化层厚度Tox≥1.5μm；
三、一次光刻
采用双面对准曝光方式，利用一次光刻区光刻版，经过匀胶、曝光、显影、腐蚀、去胶工步在硅片的上表面形成对准标记，在硅片下表面形成二极管阴极扩散区窗口；
四、磷扩散
1、磷预沉积：利用三氯氧磷作为扩散掺杂源，在硅片表面形成一定表面浓度的掺杂区，沉积温度1030℃-1130℃，时间60min-180min，通源量0.5L/min-1.5L/min，沉积方块电阻0.6Ω/□-1.6Ω/□；
2、推结:先用HF：去离子水=1:10的漂洗液漂掉硅片表面的磷硅玻璃，再进行推结，推结温度T=1250±5℃,时间t=2-8h，推结结深15-20μm,磷扩散完成后的结构如图4所示;
五、电压调制区光刻
利用电压调制区光刻版，经过匀胶、曝光、显影、腐蚀工步在硅片的上表面形成电压调制区窗口;
六、磷离子注入及推结
1、注入磷离子，注入剂量为8e14-2e15cm-2，能量80keV，带胶注入，注入后用等离子干法去胶方式去除光刻胶；
2、推结:温度T=1230±5℃,时间t=2h-5h，推结后在表面生长一层厚度5000-8000Å厚度的二氧化硅层,电压调制区离子注入推结完成后的结构如图5所示;
七、基区光刻
利用基区光刻版，经过匀胶、曝光、显影、腐蚀、去胶工步在硅片的上下两面形成P型基区窗口;
八、硼离子注入及推结
1、两面注入，注入剂量为5e14-1e15cm-2，能量80keV，注入角度7º；
2、推结:温度T=1200±5℃,时间t=60-120min，推结后在表面生长一层厚度3000-5000Å厚度的二氧化硅层,硼离子注入推结完成后的结构如图6所示。
九、发射区光刻
利用发射区光刻版，经过匀胶、曝光、显影、腐蚀、去胶工步在硅片的上表面形成N型磷掺杂区窗口;
十、磷离子注入及推结
磷离子注入剂量为1e15-5e15cm-2，能量60keV，推结温度T=1000±5℃,时间t=30～60min,磷离子注入推结完成后的结构如图7所示。
十一、引线孔光刻
利用引线孔光刻版，经过匀胶、曝光、显影、腐蚀、去胶工步在硅片的上下两面形成金属接触区窗口，如图8所示;
十二、铝蒸发
利用电子束蒸发方式，在硅片的两面蒸发铝层，正面厚度为45000±4500Å，背面厚度为20000±2000Å;
十三、铝反刻
利用金属区光刻版，经过匀胶、曝光、显影、金属腐蚀、去胶工步在硅片的上下两面形成金属接触区，铝反刻后的结构如图9所示;
十四、合金
采用真空合金工艺，温度450±5℃，时间t=30min;
十五、背金
在硅片背面蒸发钛镍银层，钛厚度为1000±200Å，镍厚度为5000±1000Å，银厚度为20000±2000Å。
以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。

Claims (8)

1.一种基于晶闸管结构的TVS器件，其特征在于，利用纵向晶闸管和纵向二极管构建纵向晶闸管结构的单向TVS器件；
还包括N型半导体衬底（1）；
所述N型半导体衬底（1）的下侧中间区域开设有P型掺杂区（5），所述N型半导体衬底（1）的下侧位于P型掺杂区（5）的两侧开设有N型掺杂区一（2）；
所述N型半导体衬底（1）内还设置有N型电压调制区（3），所述N型电压调制区（3）与N型半导体衬底（1）上侧之间形成P型掺杂阱（4）；
所述P型掺杂阱（4）内的设置有N型掺杂区二（6）；
所述P型掺杂区（5）、N型半导体衬底（1）、P型掺杂阱（4）与N型掺杂区二（6）之间构成纵向晶闸管结构。
2.根据权利要求1所述的一种基于晶闸管结构的TVS器件,其特征在于，所述N型半导体衬底（1）上侧表面中间区域设置有金属区一（8），所述N型半导体衬底（1）下侧表面设置有金属区二（9）；
所述金属区一（8）形成单向TVS器件的阳极A；
所述金属区二（9）形成单向TVS器件的阴极K。
3.根据权利要求2所述的一种基于晶闸管结构的TVS器件,其特征在于，所述N型半导体衬底（1）上侧表面上且位于金属区一（8）的两侧设置有绝缘氧化层（7）。
4.根据权利要求1所述的一种基于晶闸管结构的TVS器件,其特征在于，所述P型掺杂阱（4）与N型半导体衬底（1）和N型掺杂区一（2）之间形成正向导通二极管。
5.根据权利要求1所述的一种基于晶闸管结构的TVS器件,其特征在于，所述N型电压调制区（3）与P型掺杂阱（4）之间形成一个齐纳二极管。
6.根据权利要求2所述的一种基于晶闸管结构的TVS器件,其特征在于，当阳极A相对于阴极K出现正向的浪涌电压时，二极管D1正向导通，泄放正向浪涌电流。
7.根据权利要求1所述的一种基于晶闸管结构的TVS器件,其特征在于，当阳极A相对于阴极K出现负向的浪涌电压时，齐纳二极管Z1发生击穿导通。
8.一种基于晶闸管结构的TVS器件的制造方法,其特征在于，其用于制造权利要求1-7任一项所述的基于晶闸管结构的TVS器件，工艺流程包括：衬底准备、抛光、氧化、一次光刻、磷扩散及推结、电压调制区光刻、磷离子注入及推结、基区光刻、硼离子注入及推结、发射区光刻、磷离子注入及推结、引线孔光刻、铝蒸发、铝反刻、合金和背金。
CN202211273525.3A 2022-10-18 2022-10-18 一种基于晶闸管结构的tvs器件及其制造方法 Active CN115346979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211273525.3A CN115346979B (zh) 2022-10-18 2022-10-18 一种基于晶闸管结构的tvs器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211273525.3A CN115346979B (zh) 2022-10-18 2022-10-18 一种基于晶闸管结构的tvs器件及其制造方法

Publications (2)

Publication Number Publication Date
CN115346979A CN115346979A (zh) 2022-11-15
CN115346979B true CN115346979B (zh) 2023-02-21

Family

ID=83957560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211273525.3A Active CN115346979B (zh) 2022-10-18 2022-10-18 一种基于晶闸管结构的tvs器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115346979B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369230B2 (ja) * 2001-11-07 2009-11-18 新電元工業株式会社 サージ防護半導体装置
CN104637997A (zh) * 2015-01-28 2015-05-20 电子科技大学 一种双模逆导门极换流晶闸管及其制备方法
CN107204361B (zh) * 2017-05-22 2019-10-08 富芯微电子有限公司 一种低电容双向tvs器件及其制造方法
CN107516670B (zh) * 2017-08-17 2019-12-10 电子科技大学 一种具有高电流上升率的栅控晶闸管
CN211125650U (zh) * 2019-07-01 2020-07-28 上海长园维安微电子有限公司 一种利用纵向三极管触发表面可控硅结构的tvs器件
CN110600467A (zh) * 2019-07-01 2019-12-20 上海长园维安微电子有限公司 一种利用纵向三极管触发表面可控硅结构的tvs器件
CN110459593B (zh) * 2019-08-01 2024-05-28 富芯微电子有限公司 一种低钳位电压单向tvs器件及其制造方法
CN110491873B (zh) * 2019-08-01 2024-03-01 富芯微电子有限公司 一种基于晶闸管结构的浪涌保护阵列及制造方法
CN210272368U (zh) * 2019-08-01 2020-04-07 富芯微电子有限公司 一种低钳位电压单向tvs器件
CN114284263A (zh) * 2021-12-24 2022-04-05 富芯微电子有限公司 一种三路tvs保护器件及其制造方法

Also Published As

Publication number Publication date
CN115346979A (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
US8350289B2 (en) Semiconductor device
JPH05347413A (ja) 半導体装置の製造方法
CN114975602A (zh) 一种高可靠性的igbt芯片及其制作方法
CN115295613B (zh) 一种快恢复二极管结构及其制造方法
US20240347620A1 (en) Rc-igbt device and preparation method thereof
JP2011100762A (ja) 半導体装置の製造方法
WO2024037276A1 (zh) 一种深缓冲层高密度沟槽的igbt器件及其制备方法
KR900005123B1 (ko) 바이폴라 트랜지스터의 제조방법
US11705510B2 (en) Gate-turn-off thyristor and manufacturing method thereof
CN114203550A (zh) 一种瞬态抑制二极管及其制造方法
CN115346979B (zh) 一种基于晶闸管结构的tvs器件及其制造方法
CN109256423B (zh) 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法
CN103107189B (zh) Igbt背面结构及制备方法
JP2002231968A (ja) 半導体装置およびその製造方法
CN107302020A (zh) 一种沟槽栅rc‑igbt及其制备方法
CN214848631U (zh) 低压带栅单向可控硅静电防护器件
CN107578998B (zh) Igbt芯片制造方法及igbt芯片
CN114373749A (zh) 一种消除负阻效应的横向rc-igbt器件结构
JP2003218354A (ja) 半導体装置およびその製造方法
CN107579120B (zh) 功率二极管的制备方法和功率二极管
CN111952364B (zh) 一种逆导型绝缘栅双极型晶体管及其制备方法
US20240363743A1 (en) Igbt device and preparation method thereof
CN109449204B (zh) 晶闸管及其制备方法
CN118610207A (zh) 一种过压浪涌保护器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant