CN109449204B - 晶闸管及其制备方法 - Google Patents
晶闸管及其制备方法 Download PDFInfo
- Publication number
- CN109449204B CN109449204B CN201811276694.6A CN201811276694A CN109449204B CN 109449204 B CN109449204 B CN 109449204B CN 201811276694 A CN201811276694 A CN 201811276694A CN 109449204 B CN109449204 B CN 109449204B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- thyristor
- implantation
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 85
- 239000007924 injection Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 238000002513 implantation Methods 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 238000001312 dry etching Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002808 molecular sieve Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- URGAHOPLAPQHLN-UHFFFAOYSA-N sodium aluminosilicate Chemical compound [Na+].[Al+3].[O-][Si]([O-])=O.[O-][Si]([O-])=O URGAHOPLAPQHLN-UHFFFAOYSA-N 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种晶闸管包括第一导电类型的衬底，形成在衬底上的第二导电类型的埋层，形成在埋层的上表面的第二导电类型的外延层，形成在外延层的上表面的第一导电类型的第一注入区，位于第一注入区内的第二导电类型的第二注入区，自衬底的下表面间隔延伸至衬底内的第一导电类型的多个第三注入区，位于第一注入区与所述第二注入区之间的交界处的氧化层，自第一注入区的上表面延伸至第一注入区开设位于氧化层的外侧的沟槽，沟槽内填充有第一导电类型的多晶硅层，位于第一注入区及所述多晶硅层的上表面的门极金属层。本发明还提供一种晶闸管的制备方法，降低了晶闸管的正向压降和导通损耗，提高了晶闸管的工作效率和可靠性。
Description
技术领域
本发明涉及半导体器件的设计制造领域，尤其涉及一种晶闸管及其制备方法。
背景技术
晶闸管是一种包含PNPN四层或更多半导体层的三端可控开关器件，其三端分别为阳极、阴极和门极，通过控制门极，可以使晶闸管由截止状态转变为导通状态，也可以由导通状态转变为截止状态。它可以用很小的电流就控制很大的电流，从而使半导体器件从弱电扩展到强电领域。因此晶闸管被广泛的应用于可控整流、交流调压、无触点电子开关、逆变及变频等电子电路中，是典型的小电流控制大电流的设备。
随着电力电子技术领域的发展，晶闸管的技术指标要求有：正向压降、反向击穿电压和关断损耗，目前采用传统结构和工艺的晶闸管往往只具有高的反向击穿电压，而在关断时间较长，关断过程的损耗大，导致了整个电路系统功耗的增加，甚至无法在高频下正常工作。
发明内容
有鉴于此，本发明提供一种降低正向压降、降低关断损耗和提高工作效率的晶闸管，来解决上述存在的技术问题，一方面，本发明采用以下技术方案来实现。
一种晶闸管，其包括：
第一导电类型的衬底；
形成在所述衬底上的第二导电类型的埋层；
形成在所述埋层的上表面的第二导电类型的外延层；
形成在所述外延层的上表面的第一导电类型的第一注入区；
位于所述第一注入区内的第二导电类型的第二注入区；
自所述衬底的下表面间隔延伸至所述衬底的第一导电类型的多个第三注入区；
位于所述第一注入区与所述第二注入区之间的交界处的氧化层，自所述第一注入区的上表面延伸至所述第一注入区开设位于所述氧化层的外侧的沟槽，所述沟槽内填充有第一导电类型的多晶硅层；
位于所述第一注入区及所述多晶硅层的上表面的门极金属层。
本发明通过提供一种晶闸管的有益效果为：在所述衬底上形成埋层，在所述埋层的上表面形成外延层，所述埋层与所述外延层之间形成高低结，降低了所述晶闸管的导通电阻，所述埋层可以作为缓冲层，使所述外延层的厚度小于传统晶闸管的外延层的厚度，从而降低了所述晶闸管的正向压降。所述多晶硅层位于所述第一注入区及所述门极金属层之间，减小了所述门极金属层与所述第一注入区的接触电阻，当在所述门极金属层上加入电压时，电流通过所述多晶硅层直接进入所述第一注入区内进行传导，使所述晶闸管的响应速度加快，降低了导通损耗，提高了所述晶闸管的导通速率，所述多晶硅层与所述门极金属层接触具有易控制的制备工艺的特点，提高了所述晶闸管的制备工艺的稳定性，也增强了所述晶闸管的参数稳定性。位于所述第一注入区与所述第二注入区之间的交界处形成氧化层，所述氧化层用于隔离所述多晶硅层与所述第二注入区，防止了异常电压从所述晶闸管的表面击穿损坏，提高了所述晶闸管的工作性能和可靠性。
另一方面，本发明还提供一种晶闸管的制备方法，其包括以下工艺步骤：
S401：提供一个第一导电类型的衬底，在所述衬底上形成第二导电类型的埋层；
S402：在所述埋层的上表面形成第二导电类型的外延层；
S403：先在所述外延层的上表面注入第一导电类型的离子形成第一注入区，接着在所述第一注入区内光刻注入第二导电类型的离子形成第二注入区，自所述衬底的下表面形成间隔延伸至所述衬底内的第一导电类型的多个第三注入区；
S404：在所述第一注入区与所述第二注入区之间的交界处形成氧化层；
S405：自所述第一注入区的上表面延伸至所述第一注入区开设位于所述氧化层的外侧的沟槽，所述沟槽内填充有第一导电类型的多晶硅层；
S406：去除原生氧化层，在所述第一注入区及所述多晶硅层的上表面形成门极金属层。
在本发明中，所述埋层位于所述衬底与所述外延层之间作为缓冲层，所述埋层与所述外延层形成高低结，降低了所述晶闸管的正向压降，降低了所述晶闸管的导通损耗。所述多晶硅层位于所述第一注入区与所述门极金属层之间，降低了所述门极金属层与所述第一注入区的接触电阻，当所述晶闸管接入电路时，在所述门极金属层上施加正向电压脉冲，电流通过所述多晶硅层直接进入所述第一注入区内进行传导，使所述晶闸管的响应速度加快并应用于高频环境，提高了所述晶闸管的导通速率，也降低了所述晶闸管的导通损耗。在制备所述晶闸管的工艺中，所述多晶硅层的工艺易控制，提高了所述晶闸管的制备工艺的稳定性。由于所述门极金属层与所述第一注入区的接触电阻减小，所述门极金属层与所述第一注入区的接触面积可以减小，增大所述第二注入区的结面积，提升所述晶闸管的电流能力。所述氧化层位于所述门极金属层与所述第二注入区之间，隔离了所述多晶硅层与所述第二注入区直接连通，有效防止了异常大电压对所述晶闸管的表面击穿损坏，进一步提高了所述晶闸管的可靠性和稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明晶闸管的结构示意图；
图2至图10为本发明晶闸管的制备过程图；
图11为本发明晶闸管的制备流程图；
图12为本发明晶闸管的等效电路图。
图中：晶闸管1；衬底10；埋层20；外延层30；第一注入区31；第二注入区32；第三注入区33；氧化层34；沟槽35；多晶硅层36；门极金属层40；阴极金属层41；阳极金属层42；门极50；阴极60；阳极70；第一二极管80；第二二极管90。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
参阅图1，一方面，本发明提供一种晶闸管1，采用以下技术方案来实现。
一种晶闸管1，其包括：
第一导电类型的衬底10；
形成在所述衬底10上的第二导电类型的埋层20；
形成在所述埋层20的上表面的第二导电类型的外延层30；
形成在所述外延层30的上表面的第一导电类型的第一注入区31；
位于所述第一注入区31内的第二导电类型的第二注入区32；
自所述衬底10的下表面间隔延伸至所述衬底10的第一导电类型的多个第三注入区33；
位于所述第一注入区31与所述第二注入区32之间的交界处的氧化层34，自所述第一注入区31的上表面延伸至所述第一注入区31开设位于所述氧化层34的外侧的沟槽35，所述沟槽35内填充有第一导电类型的多晶硅层36；
位于所述第一注入区31及所述多晶硅层36的上表面的门极金属层40。
本发明通过在所述衬底10上形成埋层20，在所述埋层20的上表面形成外延层30，所述埋层20与所述外延层30之间形成高低结，降低了所述晶闸管1的导通电阻，所述埋层20可以作为缓冲层，使所述外延层30的厚度小于传统晶闸管1的外延层20的厚度，从而降低了所述晶闸管1的正向压降。所述多晶硅层36位于所述第一注入区31及所述门极金属层40之间，减小了所述门极金属层40与所述第一注入区31的接触电阻，当在所述门极金属层40上加入电压时，电流通过所述多晶硅层36直接进入所述第一注入区31内进行传导，使所述晶闸管1的响应速度加快，降低了导通损耗，提高了所述晶闸管1的导通速率，所述多晶硅层36与所述门极金属层40接触具有易控制的制备工艺的特点，提高了所述晶闸管1的制备工艺的稳定性，也增强了所述晶闸管1的参数稳定性。位于所述第一注入区31与所述第二注入区32之间的交界处形成氧化层34，所述氧化层34用于隔离所述多晶硅层36与所述第二注入区32，防止了异常电压从所述晶闸管1的表面击穿损坏，提高了所述晶闸管1的工作性能和可靠性。
进一步地，在垂直于所述衬底10的上表面的方向上，所述多晶硅层36的投影区域包含在所述门极金属层40的投影区域内。在本实施方式中，所述多晶硅层36位于所述第一注入区31内，所述多晶硅层36与所述门极金属层40接触，在所述门极金属层40加入正向电压脉冲后，电流直接经过所述多晶硅层36并传导至所述第一注入区31，所述晶闸管1为PNPN结构，可以看作由一个PNP晶体管和一个NPN晶体管互连形成。所述第一注入区31位于所述晶闸管1的门极金属层40的下表面，所述第一注入区31既是PNP晶体管的集电区，也是NPN晶体管的基区，所述多晶硅层36降低了所述门极金属层40与所述第一注入区31的接触电阻，降低了所述晶闸管1的正向压降，后续在所述门极金属层40上施加正向电压脉冲时，所述晶闸管1的响应速度加快，降低了所述晶闸管1的导通损耗，也提高了所述晶闸管1的工作性能。
进一步地，所述晶闸管1还包括形成在所述衬底10的下表面及所述第三注入区33上的阳极金属层42、形成在所述第二注入区32的上表面的阴极金属层41，所述氧化层34与所述门极金属层40及所述阴极金属层41邻接。在本实施方式中，当所述晶闸管1接入正向电压时，即在所述阴极金属层41施加负电压和所述阳极金属层42施加正电压，此时所述晶闸管1未导通，仅在所述门极金属层40上施加触发电流的情况下，所述晶闸管1才能导通，之后所述门极金属层41失去控制作用；当所述阳极金属层42的电位低于所述阴极金属层41的电位时，所述晶闸管1由导通状态到关断状态，因此，所述门极金属层40在一定程度上可以控制所述晶闸管1的导通和关断状态。
参阅图2～图11，本发明还提供一种晶闸管1的制备方法，其包括以下工艺步骤：
S401：提供一个第一导电类型的衬底10，在所述衬底10上形成第二导电类型的埋层20；
参阅图2，具体的，提供一个第一导电类型的衬底10，所述衬底10的材料可以是硅或锗，在本实施方式中，选用高纯度硅作为衬底10的材料，所述衬底的电阻率为0.002～0.01欧姆*厘米，所述衬底10的厚度在220～260微米的范围内，如此，便于实现，且可以降低制造成本。在本实施方式中，形成所述埋层20的具体过程为：在所述衬底10上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成光刻胶层(图未示)，之后采用具有所述埋层20图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述埋层20图形的光刻胶层。以具有所述埋层20图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述埋层20的图形开口(图未示)。然后以具有所述埋层20图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述衬底10区域，进而在衬底10的上表面形成所述埋层20，所述此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。之后注入第二导电类型的磷元素，注入的剂量为5E15，注入的能量为100KeV(千电子伏特)，形成位于所述衬底10的上表面的埋层20，所述埋层20与所述衬底10的导电类型不同，在后续所述晶闸管1导通时，所述埋层20可以作为缓冲层，降低所述晶闸管1的导通压降，增强了所述晶闸管1的工作频率。
S402：在所述埋层20的上表面形成第二导电类型的外延层30；
参阅图3，具体的，在所述埋层20上采用化学气相沉积生长方法形成第二导电类型的外延层20。在本实施方式中，所述外延层30的电阻率为150～200欧姆*厘米，所述外延层30的厚度在15～15微米的范围内，形成所述外延层30的具体过程为：使用高频感应炉加热，将所述衬底10置于碳化硅、玻璃态石墨或热分解石墨的高纯石墨加热体上，然后放进石英反应器中。此外，也有采用红外辐照加热的。为了制备优质的外延层，需要保证原料的纯度。对于硅外延生长，氢气需要用钯管或分子筛等加以净化，使露点在-7℃以下，还要有严密的系统，最后的到满足要求的外延层。所述外延层30与所述埋层20形成高低结，所述高低结为势垒高度较低且不处于耗尽状态，因此在所述高低结的结处无高阻区，当有电流产生式，所述高低结将有一定的电场加速电子的运动，具有良好的欧姆接触，可以有效降低所述外延层30与所述埋层20的串联电阻，从而降低所述晶闸管1的正向压降。
S403：先在所述外延层30的上表面注入第一导电类型的离子形成第一注入区31，接着在所述第一注入区31内光刻注入第二导电类型的离子形成第二注入区32，在所述衬底10的下表面形成延伸至所述衬底10的第一导电类型的多个第三注入区33；
参阅图4、图5及图6，具体的，先在所述外延层30的上表面形成第一注入区31，之后对所述衬底10进行清洗，再进入炉管进行高温推进，推进后用缓冲氧化物刻蚀剂将表面产生的氧化层去除，所述第一注入区31的注入元素为硼，注入剂量为4E14～6E14，注入能量为80～100KeV，高温推进的热过程为：在1150℃的条件下，在氮气和少量氧气的环境中进行180分钟热扩散，并生长出100～200纳米的氧化层，所述缓冲氧化物刻蚀剂中氢氟酸水溶液与氟化铵水溶液的体积比为1:10，形成的所述第一注入区31的结深为6～8微米。形成所述第一注入区31之后，在所述第一注入区31内形成第二注入区32，在所述衬底10的下表面形成延伸至所述衬底10的第一导电类型的多个第三注入区33。在本实施方式中，在所述第一注入区31内注入第二导电类型的离子形成第二注入区32，注入的第二导电类型的元素为磷或砷，注入剂量为5.5E15，注入的能量为120KeV，之后进入炉管在950℃条件下，持续20～30分钟，形成的所述第二注入区32的表面积占所述第一注入区31的表面积的60％～80％。其中，形成所述第二注入区32的具体过程为：在所述第一注入区31上形成刻蚀阻挡层，然后在刻蚀阻挡层上形成光刻胶层，之后采用具有所述第二注入区32图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述第二注入区32图形的光刻胶层。以具有所述第二注入区32图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述第二注入区32的图形开口。然后以具有所述第二注入区32图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述第一注入区31的区域，进而在所述第一注入区31内形成所述第二注入区32，此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。
此外，形成所述第二注入区32之后，在所述衬底10的下表面延伸至所述衬底10形成第一导电类型的多个第三注入区33。在本实施方式中，所述第三注入区33的注入元素为正二价的硼离子，注入能量为80KeV，注入剂量为1E16～2E16，采用干法刻蚀形成所述第三注入区33，多个所述第三注入区33间隔排列在所述衬底10内，所述第三注入区33的浓度大于所述衬底10的浓度，降低了所述衬底10的下表面与所述阳极金属层42的接触电阻，降低了所述晶闸管1的正向压降，提高了所述晶闸管1的工作性能。
S404：在所述第一注入区31与所述第二注入区32之间的交界处形成氧化层34；
参阅图7，具体的，在所述第一注入区31与所述第二注入区32之间的交界处采用热氧化法形成氧化层34。在本实施方式中，所述氧化层34为二氧化硅，所述氧化层34的厚度为0.6～0.8微米，在平行于所述衬底10的上表面的方向上，所述氧化层34的水平宽度为4～6微米，在后续所述晶闸管1导通时，所述氧化层34隔离所述多晶硅层36与所述第二注入区32直接连通，有效防止了异常大电压将所述晶闸管1的表面击穿损坏，从而提高了所述晶闸管1的可靠性。
S405：自所述第一注入区31的上表面延伸至所述第一注入区31开设位于所述氧化层34的外侧的沟槽35，所述沟槽35内填充有第一导电类型的多晶硅层36；
参阅图8，具体的，在所述氧化层34的外侧采用干发刻蚀对所述第一注入区31进行光刻形成沟槽35，在本实施方式中，所述沟槽35的深度为4～5微米，所述沟槽35的宽度为1.2～1.8微米，所述多晶硅层36的掺杂源为乙硼烷，形成所述沟槽35的具体过程为：在所述衬底10上形成刻蚀阻挡层，然后在刻蚀阻挡层上形成光刻胶层，之后采用具有所述沟槽35图形的掩膜版对所述光刻胶层进行曝光，再进行显影，得到具有所述沟槽35图形的光刻胶层。以具有所述沟槽35图形的光刻胶层为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述沟槽35的图形开口。然后以具有所述沟槽35图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述第一注入区31的区域，进而在所述第一注入区31内形成所述沟槽35，所述此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层，之后向所述沟槽35内填充第一导电类型的多晶硅层36，所述多晶硅层36的电阻率为0.006～0.01欧姆*厘米。在所述氧化层34的外侧形成位于所述第一注入区内31的沟槽35，向所述沟槽35内填充第一导电类型的多晶硅层36，降低了所述第一注入区31与所述金属层40的接触电阻，从而降低所述晶闸管1的门极的正向导通压降，由于所述晶闸管1的门极侧的接触电阻降低，在实际制备工艺中可以减小所述晶闸管1的门极侧金属与硅的接触面积，将节约出来的面积可以全部用于制备所述晶闸管1的阴极侧的第二导电类型的第二注入区32，随着所述晶闸管1的阴极侧的PN结面积的增大，提升了所述晶闸管1的整体的电流能力，也降低了制备成本。
S406：先在所述衬底10的下表面形成阳极金属层42，接着在所述衬底10的上表面进行清洗，去除原生氧化层，进行磁控溅射形成门极金属层40和阴极金属层41，最后得到晶闸管1。
参阅图9及图10，具体的，先在所述衬底10的下表面采用磁控溅射技术，接着快速热退火形成阳极金属层42，之后清洗所述衬底10的上表面，并清除所述衬底10的上表面的原生氧化层，采用磁控溅射技术在所述第二注入区32的上表面形成阴极金属层41，在所述第一注入区31及所述多晶硅层36的上表面形成门极金属层40。在本实施方式中，所述第一金属区41、所述第二金属区42及所述金属层40的材料可以相同，也可以不同，为了便于制备工艺，优选铝、钛铝等材料中的一种，需要说明的是，优选先在所述衬底10的下表面制备形成所述阳极金属层42，有助于提高所述晶闸管1的制备效率。
参阅图12，在本实施方式中，第一导电类型为P型，第二导电类型为N型，所述衬底10的导电类型为P型，所述埋层20及所述外延层30的导电类型均为N型，所述衬底10与所述埋层20及所述外延层30形成PN结相当于第一二极管80位于所述阳极金属层42的上表面，所述第一注入区31的导电类型为P型，所述第二注入区32的导电类型为N型，所述第一注入区31与所述第二注入区32形成PN结相当于第二二极管90位于所述阴极金属层41的下表面，所述门极金属层40为所述晶闸管1的门极50，所述阴极金属层41为所述晶闸管1的阴极60，所述阳极金属层42为所述晶闸管1的阳极70。当所述晶闸管1承受反向电压时，即在所述阴极60施加正电压和所述阳极70施加负电压，不论所述门极50是否有触发电流，所述晶闸管1均不会导通；当所述晶闸管1承受正向电压时，即在所述阴极60施加负电压和所述阳极70施加正电压，仅在所述门极50有触发电流的情况下所述晶闸管1才能导通，在所述晶闸管导1通后，所述门极50就失去控制作用，若将所述晶闸管1关断，只能使所述晶闸管1的电流降到接近于零的某一数值以下或点击反向。
在本发明通过提供一种晶体管1，所述埋层20位于所述衬底10与所述外延层30之间作为缓冲层，所述埋层20与所述外延层30形成高低结，降低了所述晶闸管1的正向压降，降低了所述晶闸管1的导通损耗。所述多晶硅层36位于所述第一注入区31与所述门极金属层40之间，降低了所述门极金属层40与所述第一注入区31的接触电阻，当所述晶闸管1接入电路时，在所述门极金属层40上施加正向电压脉冲，电流通过所述多晶硅层36直接进入所述第一注入区31内进行传导，使所述晶闸管1的响应速度加快并应用于高频环境，提高了所述晶闸管1的导通速率，也降低了所述晶闸管1的导通损耗。在制备所述晶闸管1的工艺中，所述多晶硅层36的工艺易控制，提高了所述晶闸管1的制备工艺的稳定性。自所述衬底10的下表面间隔延伸至所述衬底10的第一导电类型的多个第三注入区33，所述第三注入区33降低了所述衬底10的体电阻，也降低了所述晶闸管1的正向压降。由于所述门极金属层40与所述第一注入区31的接触电阻减小，所述门极金属层40与所述第一注入区31的接触面积可以减小，增大所述第二注入区32的结面积，提升所述晶闸管1的电流能力。所述氧化层34位于所述门极金属层40与所述第二注入区32之间，隔离了所述多晶硅层36与所述第二注入区32直接连通，有效防止了异常大电压对所述晶闸管1的表面击穿损坏，进一步提高了所述晶闸管1的可靠性和稳定性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。本发明虽然已经作为较佳的实施例公布如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，均仍属于本发明技术方案保护的范围。
Claims (10)
1.一种晶闸管，其特征在于，其包括：
第一导电类型的衬底；
形成在所述衬底上的第二导电类型的埋层；
形成在所述埋层的上表面的第二导电类型的外延层；
形成在所述外延层的上表面的第一导电类型的第一注入区；
位于所述第一注入区内的第二导电类型的第二注入区；
自所述衬底的下表面间隔延伸至所述衬底内的第一导电类型的多个第三注入区；
位于所述第一注入区与所述第二注入区之间的交界处的氧化层，自所述第一注入区的上表面延伸至所述第一注入区开设位于所述氧化层的外侧的沟槽，所述沟槽内填充有第一导电类型的多晶硅层；
位于所述第一注入区及所述多晶硅层的上表面的门极金属层。
2.根据权利要求1所述的晶闸管，其特征在于：在垂直于所述衬底的上表面的方向上，所述多晶硅层的投影区域包含在所述门极金属层的投影区域内。
3.根据权利要求1所述的晶闸管，其特征在于：所述晶闸管还包括形成在所述衬底的下表面及所述第三注入区上的阳极金属层、形成在所述第二注入区的上表面的阴极金属层，所述氧化层与所述门极金属层及所述阴极金属层邻接。
4.一种如权利要求1所述的晶闸管的制备方法，其特征在于，包括以下工艺步骤：
S401：提供一个第一导电类型的衬底，在所述衬底上形成第二导电类型的埋层；
S402：在所述埋层的上表面形成第二导电类型的外延层；
S403：先在所述外延层的上表面注入第一导电类型的离子形成第一注入区，接着在所述第一注入区内光刻注入第二导电类型的离子形成第二注入区，自所述衬底的下表面形成间隔延伸至所述衬底内的第一导电类型的多个第三注入区；
S404：在所述第一注入区与所述第二注入区之间的交界处形成氧化层；
S405：自所述第一注入区的上表面延伸至所述第一注入区开设位于所述氧化层的外侧的沟槽，所述沟槽内填充有第一导电类型的多晶硅层；
S406：去除原生氧化层，在所述第一注入区及所述多晶硅层的上表面形成门极金属层。
5.根据权利要求4所述的晶闸管的制备方法，其特征在于：所述步骤S401中，所述衬底的电阻率为0.002～0.01欧姆*厘米，所述衬底的厚度在20～260微米之间，所述第二导电类
型的元素为磷，注入剂量为5E15每平方厘米，注入能量为100KeV。
6.根据权利要求4所述的晶闸管的制备方法，其特征在于：所述步骤S402中，所述外延层的电阻率为150～200欧姆*厘米，所述外延层的厚度为15～25微米。
7.根据权利要求4所述的晶闸管的制备方法，其特征在于：所述步骤S403中，所述第一导电类型的注入元素为硼，注入剂量为4E14～6E14每平方厘米，注入能量为80～100KeV，所述第一注入区的结深为6～8微米；所述第二导电类型的注入元素为磷或砷，注入剂量为5.5E15每平方厘米，注入能量为120KeV，所述第二注入区的面积占所述第一注入区的表面积的60％～80％；所述第三注入区的注入元素为正二价硼，注入剂量为1E16～2E16每平方厘米，注入能量为80KeV。
8.根据权利要求4所述的晶闸管的制备方法，其特征在于：所述步骤S404中，采用局部氧化工艺，所述氧化层的厚度为0.6～0.8微米，所述氧化层的水平宽度为4～6微米。
9.根据权利要求4所述的晶闸管的制备方法，其特征在于：所述步骤S405中，所述沟槽的深度为4～5微米，所述沟槽的水平宽度为1.2～1.8微米，所述多晶硅层的电阻率为0.006～0.01欧姆*厘米。
10.根据权利要求4所述的晶闸管的制备方法，其特征在于：所述步骤S406中，先在所述衬底的下表面及所述第三注入区上形成阳极金属层，接着在所述衬底的上表面进行清洗，去除原生氧化层，进行磁控溅射形成门极金属层和阴极金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811276694.6A CN109449204B (zh) | 2018-10-30 | 2018-10-30 | 晶闸管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811276694.6A CN109449204B (zh) | 2018-10-30 | 2018-10-30 | 晶闸管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109449204A CN109449204A (zh) | 2019-03-08 |
| CN109449204B true CN109449204B (zh) | 2021-12-07 |
Family
ID=65549268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811276694.6A Active CN109449204B (zh) | 2018-10-30 | 2018-10-30 | 晶闸管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109449204B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787816B1 (en) * | 2000-09-01 | 2004-09-07 | Rensselaer Polytechnic Institute | Thyristor having one or more doped layers |
| CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
| CN103956381A (zh) * | 2014-05-07 | 2014-07-30 | 电子科技大学 | 一种mos栅控晶闸管 |
| CN104465738A (zh) * | 2013-09-23 | 2015-03-25 | 无锡市宏矽电子有限公司 | 一种单向高压可控硅 |
| CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
| CN108242465A (zh) * | 2016-12-23 | 2018-07-03 | 株洲中车时代电气股份有限公司 | 一种门极换流晶闸管及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8835975B1 (en) * | 2013-05-10 | 2014-09-16 | Ixys Corporation | Ultra-fast breakover diode |
-
2018
- 2018-10-30 CN CN201811276694.6A patent/CN109449204B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787816B1 (en) * | 2000-09-01 | 2004-09-07 | Rensselaer Polytechnic Institute | Thyristor having one or more doped layers |
| CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
| CN104465738A (zh) * | 2013-09-23 | 2015-03-25 | 无锡市宏矽电子有限公司 | 一种单向高压可控硅 |
| CN103956381A (zh) * | 2014-05-07 | 2014-07-30 | 电子科技大学 | 一种mos栅控晶闸管 |
| CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
| CN108242465A (zh) * | 2016-12-23 | 2018-07-03 | 株洲中车时代电气股份有限公司 | 一种门极换流晶闸管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109449204A (zh) | 2019-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282753B2 (en) | Vertical conducting power semiconducting devices made by deep reactive ion etching | |
| US6040600A (en) | Trenched high breakdown voltage semiconductor device | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN213340375U (zh) | 功率器件 | |
| CN115020479B (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| CN109449204B (zh) | 晶闸管及其制备方法 | |
| CN113964197B (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| US20220231148A1 (en) | Method for manufacturing a power transistor, and power transistor | |
| CN108598153B (zh) | 软恢复功率半导体二极管及其制备方法 | |
| CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN107578998B (zh) | Igbt芯片制造方法及igbt芯片 | |
| CN113571578A (zh) | 一种带载流子存储层的igbt结构及其制造方法 | |
| CN220672588U (zh) | 碳化硅功率场效应晶体管 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| CN102931228A (zh) | 逆导igbt器件及制造方法 | |
| CN114784109B (zh) | 一种平面栅SiC MOSFET及其制作方法 | |
| CN111564486B (zh) | 具有横向电场夹断结构的功率半导体器件及其制造方法 | |
| CN114171386A (zh) | 一种载流子存储槽栅双极型晶体管结构的工艺优化方法 | |
| CN116779445A (zh) | 一种碳化硅场效应晶体管及其制备方法 | |
| CN117747651A (zh) | 一种具有沟槽分离栅igbt的结构及制备方法 | |
| CN116913949A (zh) | 一种抗总剂量辐照的vdmos终端结构的制作方法 | |
| CN113540226A (zh) | 一种带载流子存储层的沟槽式igbt结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211119 Address after: Room 329, No. 659, MaoYuan Road, Fengxian District, Shanghai 201400 Applicant after: SHANGHAI LINGXI SEMICONDUCTOR CO.,LTD. Address before: 518000 1st floor, No.8, South Village, Hongbao Road, Guiyuan street, Luohu District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN JINXINCHENG PAPER PRODUCTS Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |