CN207381398U - 一种单向npn穿通型超低压tvs结构 - Google Patents
一种单向npn穿通型超低压tvs结构 Download PDFInfo
- Publication number
- CN207381398U CN207381398U CN201721510507.7U CN201721510507U CN207381398U CN 207381398 U CN207381398 U CN 207381398U CN 201721510507 U CN201721510507 U CN 201721510507U CN 207381398 U CN207381398 U CN 207381398U
- Authority
- CN
- China
- Prior art keywords
- substrate
- epitaxial layer
- areas
- front metal
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
随着半导体IC制造工艺最小线宽的不断降低，半导体IC的工作电压也变得越来越低，工作电压从最初的5V降低到3.3V，再从3.3V降低到2.5V，这就需要作为过压保护的TVS击穿电压也要相应的降低，以便更好地保护半导体IC，当二极管TVS击穿电压低于5V后，齐纳击穿的隧道效应会导致击穿曲线软化，漏电增大至1E‑5A的水平，漏电增大会导致功耗增大，发热量增大等等一系列问题，此实用新型的单向NPN穿通型TVS既能做到击穿电压低于5V，同时又能保证优秀的击穿曲线，且漏电低至1E‑9A的水平。
Description
技术领域
本实用新型属于一种TVS结构及其制备方法，此TVS适用于保护超低工作电压的半导体IC。
背景技术
随着半导体IC的集成度不断提升，半导体制造工艺最小线宽的不断降低，半导体IC能承载的最大功率变得更低，这就需要半导体IC工作电压变得比原来要低，才能有效降低半导体IC承载的功率。近些年，半导体IC的工作电压从5V降低到了3.3V，后来又从3.3V降低到了2.5V，这就需要作为过压保护的TVS击穿电压也要相应的降低，以便更好地保护半导体IC，当二极管TVS击穿电压低于5V后，齐纳击穿的隧道效应会导致击穿曲线软化，漏电增大至1E-5A的水平，漏电增大会导致功耗增大，发热量增大等等一系列问题，此实用新型的单向NPN穿通型TVS既能做到击穿电压低于5V，同时又能保证优秀的击穿曲线，且漏电低至1E-9A的水平。
发明内容
1、一种单向NPN穿通型超低压TVS结构，其结构包括：NPN区301、NP区302、DN隔离区303以及DN连通区304。
A、NPN区301结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，钝化层部分打开，其中，DP与衬底相连，SN与正面金属相连且通过正面金属与NP区302的SN相连。
B、NP区302结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN和SP，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，DP与衬底相连，SN与正面金属相连，且SN通过正面金属与NPN区301的SN相连，SP与正面金属相连，且SP通过正面金属与DN连通区304的SN相连，NP区302内的SN与SP不相连。
C、DN隔离区303结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连。
D、DN连通区304结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连，SN与正面金属相连，且通过正面金属与NP区302的SP相连。
附图说明
图1是此实用新型单向NPN穿通型超低压TVS的等效电路图；
图2是此实用新型单向NPN穿通型超低压TVS的工艺截面图；
图3是此实用新型单向NPN穿通型超低压TVS的区域划分图。
编号说明
101：TVS的雪崩二极管；
102：TVS的串联整流二极管；
103：TVS的并联整流二极管；
104：TVS芯片的正面电极；
105：TVS芯片的背面电极；
211：衬底，本实用新型衬底为N型低阻单晶硅；
212：外延层，本实用新型外延为P型单晶硅；
221：DN，隔离以及连接衬底211的通道；
231：SP ，作用是与正面金属271形成欧姆接触；
241：DP，TVS击穿时的穿通区，雪崩二极管101P区，串联整流二极管102的P区，以及并联整流二极管103的P区；
251：SN，TVS雪崩二极管101的N区，以及DN221和正面金属271的欧姆接触区；
261：SiO2层，作用是隔离外延层212与正面金属271层，使其之间绝缘；
271：正面金属，用做二极管之间的布线及TVS的正面电极104，暴露在外的部分用做正面电极104；
281：钝化层，作用是提高器件可靠性，通常使用SiO2层+ SiN层；
291：背面金属 ，用做TVS芯片的背面电极105，金属材料及厚度根据封装要求制备；
301：TVS的NPN区，雪崩二极管101和串联整流二极管102所在区域；
302：TVS的NP区，并联整流二极管103所在区域；
303：TVS的DN隔离区，PN节隔离区域；
304：TVS的DN连通区，实现并联整流二极管103的P区和衬底连接。
具体实施方式
1．衬底211的准备及外延层212的制备，在N型低阻单晶硅上，生长P型高阻单晶硅层。衬底的浓度、外延的浓度及厚度对TVS电参数有重要影响；
2．DN221制备，通过POCL3工艺掺杂，高温扩散至DN与衬底211连通，作用是隔离及连接衬底。由于DN不是关键工艺，所以做在工艺流程的前部分，可以避免DN的热过程对关键工艺照成过多的热影响，导致工艺难以控制；
3．SP231制备，离子注入大剂量P型杂质，通常注入B元素。SP和DN金属相连，作用是引出电极至芯片背面，只要做到欧姆接触即可；
4．DP241制备，离子注入P型杂质，高温退火。DP是雪崩二极管101的P区，同时是串联整流二极管102的P区，也是TVS击穿时的穿通区域，以及并联整流二极管103的P区，作为关键工艺，直接影响到TVS的击穿电压，同时也影响串联整流二极管102和并联整流二极管103的击穿电压、电容、漏电等关键电参数；
5．SN251制备，通过POCL3工艺掺杂P元素，高温退火。除了引线功能之外，SN的结深直接关系到NPN基区的宽度，SN的浓度直接关系到TVS的击穿电压；
6．引线孔制备，SiO2层261淀积，光刻，SiO2刻蚀；
7．正面金属271制备，金属层淀积，光刻，金属层刻蚀，去胶，用做正面电极104及二极管之间的布线；
8．钝化层281制备，SiO2淀积，SiN淀积，光刻， SiN刻蚀，SiO2刻蚀，去胶；
9．背面减薄及背面金属291化，根据封装要求进行背面减薄及背面金属化，背面金属291作为TVS芯片的背面电极105。
通过上述实施例阐述了本实用新型，同时也可以采用其它实施例实现本实用新型。本实用新型不局限于上述具体实施例，因此本实用新型有所附权利要求范围限定。
Claims (1)
1.一种单向NPN穿通型超低压TVS结构，其结构包括：NPN区301、NP区302、DN隔离区303以及DN连通区304，
A、NPN区301结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，钝化层部分打开，其中，DP与衬底相连，SN与正面金属相连且通过正面金属与NP区302的SN相连；
B、NP区302结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DP，DP里面包含SN和SP，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，DP与衬底相连，SN与正面金属相连，且SN通过正面金属与NPN区301的SN相连，SP与正面金属相连，且SP通过正面金属与DN连通区304的SN相连，NP区302内的SN与SP不相连；
C、DN隔离区303结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连；
D、DN连通区304结构包括：背面金属上面是衬底，衬底上面是外延层，衬底和外延层里面包含DN，DN里面包含SN，外延层上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中DN与衬底相连，SN与正面金属相连，且通过正面金属与NP区302的SP相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721510507.7U CN207381398U (zh) | 2017-11-14 | 2017-11-14 | 一种单向npn穿通型超低压tvs结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721510507.7U CN207381398U (zh) | 2017-11-14 | 2017-11-14 | 一种单向npn穿通型超低压tvs结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207381398U true CN207381398U (zh) | 2018-05-18 |
Family
ID=62333157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721510507.7U Active CN207381398U (zh) | 2017-11-14 | 2017-11-14 | 一种单向npn穿通型超低压tvs结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207381398U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108899312A (zh) * | 2018-05-17 | 2018-11-27 | 上海芯石半导体股份有限公司 | 一种单向npn穿通型超低压tvs结构及其制备方法 |
-
2017
- 2017-11-14 CN CN201721510507.7U patent/CN207381398U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108899312A (zh) * | 2018-05-17 | 2018-11-27 | 上海芯石半导体股份有限公司 | 一种单向npn穿通型超低压tvs结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11600615B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| CN103972303B (zh) | 二极管、esd保护电路及其制造方法 | |
| CN103384063B (zh) | 一种浪涌保护电路及其制造方法 | |
| CN104218077B (zh) | Esd晶体管 | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN106057781B (zh) | 静电放电保护器件的制造方法 | |
| US10483257B2 (en) | Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| US20230163123A1 (en) | Protection Devices with Trigger Devices and Methods of Formation Thereof | |
| CN105489657B (zh) | 一种单向低压tvs器件及其制造方法 | |
| CN107256883B (zh) | 一种两路双向tvs二极管及其制作方法 | |
| CN110518063B (zh) | 集成esd保护的沟槽mosfet及制造方法 | |
| CN207381398U (zh) | 一种单向npn穿通型超低压tvs结构 | |
| CN107369680A (zh) | 一种具有深槽隔离结构的tvs及其制造方法 | |
| KR101570483B1 (ko) | 과도전압 보호용 다이오드 소자를 내장하는 전력 반도체 장치 및 그 제조방법 | |
| CN107919355B (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| CN104733544A (zh) | Tvs器件及工艺方法 | |
| CN111446239A (zh) | 一种低电容低钳位电压瞬态电压抑制器及其制造方法 | |
| CN108899312A (zh) | 一种单向npn穿通型超低压tvs结构及其制备方法 | |
| CN101621198B (zh) | 一种有效的静电放电保护电路 | |
| CN106229349B (zh) | 一种超低电容低压半导体放电管芯片及其制造方法 | |
| CN207381399U (zh) | 一种双向npn穿通型超低压tvs结构 | |
| CN109449153A (zh) | 一种功率器件防护芯片及其制造方法 | |
| CN210167361U (zh) | 集成esd保护的沟槽mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |