CN110518063B - 集成esd保护的沟槽mosfet及制造方法 - Google Patents
集成esd保护的沟槽mosfet及制造方法 Download PDFInfo
- Publication number
- CN110518063B CN110518063B CN201910941576.0A CN201910941576A CN110518063B CN 110518063 B CN110518063 B CN 110518063B CN 201910941576 A CN201910941576 A CN 201910941576A CN 110518063 B CN110518063 B CN 110518063B
- Authority
- CN
- China
- Prior art keywords
- doped region
- groove
- type doped
- mosfet
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 26
- 239000002344 surface layer Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 abstract description 29
- 210000000746 body region Anatomy 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种更优越的集成ESD保护的沟槽MOSFET及其制造方法，其集成ESD保护的沟槽MOSFET，在MOSFET的栅极和源极之间，包含有正、反向PN结串联组成的稳压二极管，所述稳压二极管的一端连接MOSFET的栅极，另一端连接MOSFET的源极；在MOSFET的栅极和漏极之间，包含有正、反向PN结串联组成的稳压二极管，所述稳压二极管的一端连接MOSFET的栅极，另一端连接MOSFET的漏极；其集成ESD保护的沟槽MOSFET制造方法中其内部集成的稳压二极管的P型掺杂区和MOSFET的P型体区在工艺上可同步形成，稳压二极管的N型掺杂区和MOSFET的N型源区在工艺上可同步形成，从而实现更低的制造成本。
Description
技术领域
本发明涉及半导体器件制造技术领域，尤其涉及一种集成ESD保护的沟槽MOSFET及制造方法。
背景技术
MOSFET芯片按照结构分类，包括平面MOSFET和沟槽MOSFET两个大类，其中沟槽MOSFET由于其电流密度更高，在中低压MOSFET中占主导地位；MOSFET芯片按照导电方式分类，包括N型MOSFET和P型MOSFET，其中N型MOSFET由于其电流密度更高，因此更广泛使用。MOSFET芯片都包含源极、栅极和漏极共3个端口，通常的，源极和栅极在芯片的正面，漏极在芯片的背面。
MOSFET芯片的栅极和源、漏极之间存在一层薄薄的栅氧化层，其在受到外来的意外高电压冲击时，会被击穿损坏并不可恢复。因此在一些实际应用中，对MOSFET芯片的栅极提供静电放电(ESD)的保护是必要的。通常的做法是，在MOSFET芯片的栅极和源极之间并联一组稳压二极管，此稳压二极管的反向击穿电压低于栅氧化层的可承受电压，当静电放电(ESD)产生的电压高于所述稳压二极管的反向击穿电压时，所述稳压二极管发生击穿，电压被稳压二极管钳制，静电能量从稳压二极管泄放，避免了栅氧化层受到破坏，从而实现了对栅氧化层的保护作用。实践应用案例中，为了降低电路板的尺寸及物料成本，通常将提供ESD保护功能的稳压二极管集成于MOSFET芯片中，称之为集成ESD保护的MOSFET芯片。
案号为US8004009B2的美国专利《Trench MOSFETS with Zener Diode》，公开了一种在芯片内部集成了提供ESD保护功能的稳压二极管的沟槽MOSFET及其制造方法，包括元胞区(Cell)、栅极(Gate)引出区、以及集成于它们之间的稳压二极管，此稳压二极管置于一层厚的氧化层上表面，由多个置于多晶硅中的PN结串联在一起形成(即多晶硅二极管)，源极金属(Source Metal)将元胞和稳压二极管的一端连接在一起，栅极金属(Gate Metal)将栅极和稳压二极管的另一端连接在一起。现有技术中的其它方案，也都和以上公开号的方案类似或相近，都是采取在厚氧化层的上表面布置多晶硅二极管从而实现提供ESD保护功能的稳压二极管。
具体的，关于现有技术中的集成ESD保护的沟槽MOSFET，其对应的等效电路图参见图1所示，漏极和源极之间的二极管为MOSFET芯片必有的体内寄生二极管，栅极和源极之间为集成的、提供ESD保护功能的稳压二极管，所述稳压二极管由正、反向PN结串联组成，当栅极接收到外来的正向ESD静电，则反向的PN结发生击穿、正向的PN结被导通，能量通过正、反向PN结串联组成的稳压二极管泄放；当栅极接收到外来的反向ESD静电，则正向的PN结发生击穿、反向的PN结被导通，能量仍然通过正、反向PN结串联组成的稳压二极管泄放，也就是说，所述正、反向PN结串联组成的稳压二极管始终可担当起泄放能量、钳制电压的作用，从而保护MOSFET的栅氧化层不被静电破坏。
关于现有技术，存在以下不足：
1、为制作厚氧化层和多晶硅二极管，工艺流程比较复杂，工艺成本较高。
2、由于存在厚氧化层和多晶硅二极管，导致芯片表面的台阶落差较大，增大了工艺难度，工艺稳定性较差。
3、稳压二极管采用的是多晶硅二极管，而多晶硅是由一定尺寸的硅晶粒组成的，其稳定性、一致性比单晶硅较差，所以用多晶硅制作的稳压二极管，其ESD保护能力的稳定性也较差。
4、稳压二极管位于栅极和源极之间、而不是置于栅极和漏极之间，所以栅极和漏极之间的ESD能量只能通过所述稳压二极管、和MOSFET的体内寄生二极管组成的串联回路泄放，也即栅极和漏极之间的ESD能量泄放通道比栅极和源极之间的ESD能量泄放通道多一个体内寄生二极管，从而增加了能量泄放通道的钳位电压和阻抗，所以，通常会导致栅极和漏极之间的ESD保护能力比栅极和源极之间的ESD保护能力较差。
发明内容
鉴于现有技术的局限性，本发明的目的在于克服现有技术的不足，适应现实需要，公开一种更优越的集成ESD保护的沟槽MOSFET及其制造方法，本发明方案的ESD保护能力更佳、更稳定，工艺更简单，工艺稳定性更好，制造成本更低。
为了实现本发明的目的，本发明所采用的技术方案为：
公开一种集成ESD保护的沟槽MOSFET，在MOSFET的栅极和源极之间，包含有正、反向PN结串联组成的稳压二极管，所述稳压二极管的一端连接MOSFET的栅极，另一端连接MOSFET的源极；在MOSFET的栅极和漏极之间，包含有正、反向PN结串联组成的稳压二极管，所述稳压二极管的一端连接MOSFET的栅极，另一端连接MOSFET的漏极。
优选的，本发明所述技术方案中，所述稳压二极管均为体硅二极管。
优选的，本发明所述技术方案中，所述稳压二极管位于MOSFET栅极的下方和栅极的周围区域；在所述稳压二极管和MOSFET元胞区之间包含有至少两个沟槽，至少两个所述沟槽至少包含用以形成MOSFET终端区场限环的第一沟槽、及用以隔离开所述稳压二极管和MOSFET终端区的第二沟槽。
优选的，本发明所述技术方案中，所述MOSFET为N型沟槽MOSFET或P型沟槽MOSFET。
优选的，本发明所述技术方案中，当MOSFET为N型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管为N/P/N-结构；当MOSFET为P型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管为P/N/P-结构。
优选的，本发明所述技术方案中，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管N/P/N-的N型掺杂区和MOSFET的N型源区的掺杂浓度相同；当MOSFET芯片为P型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管P/N/P-的P型掺杂区和MOSFET的P型源区的掺杂浓度相同。
优选的，本发明所述技术方案中，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管N/P/N-的P型掺杂区和MOSFET的P型体区的掺杂浓度相同；当MOSFET芯片为P型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管P/N/P-的N型掺杂区和MOSFET的N型体区的掺杂浓度相同。
优选的，本发明所述技术方案中，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管N/P/N-的N-型掺杂区即MOSFET的N型外延层；当MOSFET芯片为P型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管P/N/P-的P-型掺杂区即MOSFET的P型外延层。
优选的，本发明所述技术方案中，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和源极之间的稳压二极管为N/P/N结构；
优选的，本发明所述技术方案中，当MOSFET芯片为P型沟槽MOSFET时，所述栅极和源极之间的稳压二极管为P/N/P结构。
优选的，本发明所述技术方案中，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和源极之间的稳压二极管N/P/N的N型掺杂区和MOSFET的N型源区的掺杂浓度相同；当MOSFET芯片为P型沟槽MOSFET时，所述栅极和源极之间的稳压二极管P/N/P的P型掺杂区和MOSFET的P型源区的掺杂浓度相同。
优选的，本发明所述技术方案中，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和源极之间的稳压二极管N/P/N的P型掺杂区和MOSFET的P型体区的掺杂浓度相同；当MOSFET芯片为P型沟槽MOSFET时，所述栅极和源极之间的稳压二极管P/N/P的N型掺杂区和MOSFET的N型体区的掺杂浓度相同。
进一步的，本发明还公开一种集成ESD保护的沟槽MOSFET制造方法，它包括如下步骤：
S1、在重掺杂的N型硅衬底的上表面形成轻掺杂的N型外延层；
S2、在N型外延层的上表面形成硬掩模；
S3、去除掉设定区域的硬掩模、去除光刻胶；
S4、以保留的硬掩模为阻挡层，在所述N型外延层的表层形成第一沟槽、第二沟槽、第三沟槽；
S5、去除掉所述硬掩模，在所述第一沟槽、第二沟槽、第三沟槽的表面、及N型外延层的上表面生长栅氧化层；而后在栅氧化层表面生长多晶硅，所述多晶硅将所述第一沟槽、第二沟槽、第三沟槽填满；
S6、去除掉所述第一沟槽、第二沟槽、第三沟槽之外的多晶硅，只保留所述第一沟槽、第二沟槽、第三沟槽内的多晶硅；
S7、在所述N型外延层的表层形成P型掺杂区；
S8、在所述第一P型掺杂区的表层形成第一N型掺杂区，在所述第三P型掺杂区的表层的设定区域形成第二N型掺杂区和第三N型掺杂区；
S9、形成介质层、第一引线孔、第二引线孔、第三引线孔、第一金属互连线、第二金属互连线；其中，所述第一引线孔位于所述第一N型掺杂区的上方，所述第二引线孔位于所述第二N型掺杂区的上方，所述第三引线孔位于所述第三N型掺杂区的上方；
优选的，本发明所述技术方案中，所述第一金属互连线为MOSFET的栅极金属并通过所述第二引线孔将第二N型掺杂区连接至栅极；
优选的，本发明所述技术方案中，所述第二金属互连线为MOSFET的源极金属并通过所述第一引线孔和所述第三引线孔将第一N型掺杂区和第三N型掺杂区连接至源极。
优选的，本发明所述技术方案中，步骤S2中，所述硬掩模的材质为氧化硅或氮化硅、或氧化硅和氮化硅形成的叠加层；所述硬掩模3的厚度为200-600nm。
优选的，本发明所述技术方案中，步骤S3中，所述第一沟槽由至少两个沟槽组成，所述第二沟槽至少包含一个沟槽，所述第三沟槽至少包含一个沟槽；所述第一沟槽、第二沟槽、第三沟槽的深度为0.6-3.0um。
优选的，本发明所述技术方案中，步骤S5中，所述栅氧化层的厚度为15-120nm。
优选的，本发明所述技术方案中，步骤S6中，多晶硅的上表面所处高度不高于栅氧化层的上表面。
优选的，本发明所述技术方案中，步骤S7中，所述P型掺杂区包括第一P型掺杂区、第二P型掺杂区、第三P型掺杂区；所述第一P型掺杂区位于第一沟槽的各沟槽之间区域内，所述第二P型掺杂区位于第一沟槽和第三沟槽之间的区域内且被第二沟槽分离为至少两段；所述第三P型掺杂区位于第三沟槽的外围区域内。
优选的，本发明所述技术方案中，步骤S8中，所述第三N型掺杂区为环形的围绕一圈或若干圈的N型掺杂区，第二N型掺杂区位于环形的N型掺杂区被围绕的中心区域。
本发明的有益效果在于：
1、本发明之集成ESD保护的沟槽MOSFET，其内部集成的稳压二级管为体硅二极管，而不是多晶硅二极管，因此稳压二极管的ESD泄放特性比较稳定，ESD保护能力更稳定。
2、本发明之结构，没有采用厚氧化层和多晶硅二极管，芯片表面的结构比较平整，没有高台阶落差，工艺难度较低、工艺稳定性更好、制造成本更低。
3、本发明在栅极和源极之间，以及在栅极和漏极之间，都集成了稳压二极管，栅极和漏极之间的ESD能量泄放不需要经过MOSFET的体内寄生二极管，可以更快速的泄放ESD能量，因此ESD保护能力更佳。
4、本发明之内部集成的稳压二极管的P型掺杂区和MOSFET的P型体区在工艺上可同步形成，稳压二极管的N型掺杂区和MOSFET的N型源区在工艺上可同步形成，从而实现更低的制造成本。
附图说明
图1为现有技术中的集成ESD保护的沟槽MOSFET等效电路示意图；
图2为本发明之集成ESD保护的沟槽MOSFET内部剖面结构示意图；
图3为本发明之集成ESD保护的沟槽MOSFET等效电路示意图；
图4为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S1对应结构示意图；
图5为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S2对应结构示意图；
图6为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S3对应结构示意图；
图7为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S4对应结构示意图；
图8为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S5对应结构示意图；
图9为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S6对应结构示意图；
图10为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S7对应结构示意图；
图11为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S8对应结构示意图；
图12为本发明之集成ESD保护的沟槽MOSFET制造方法中其步骤S9对应结构示意图。
图中：
1为N型衬底(对于N型沟槽MOSFET)；
1为P型衬底(对于P型沟槽MOSFET)；
2为N型外延层(对于N型沟槽MOSFET)；
2为P型外延层(对于P型沟槽MOSFET)；
3为硬掩模；
4.1为第一沟槽、4.2为第二沟槽、4.3为第三沟槽；
5为栅氧化层；
6为多晶硅；
对于N型沟槽MOSFET而言：
7.1、7.2、7.3分别为第一P型掺杂区(P型体区)、第二P型掺杂区、第三P型掺杂区；
8.1、8.2、8.3分别为第一N型掺杂区(N型源区)、第二N型掺杂区、第三N型掺杂区；
对于P型沟槽MOSFET而言：
7.1、7.2、7.3分别为第一N型掺杂区(N型体区)、第二N型掺杂区、第三N型掺杂区；
8.1、8.2、8.3分别为第一P型掺杂区(P型源区)、第二P型掺杂区、第三P型掺杂区；
9为介质层；
10.1、10.2、10.3分别为第一引线孔、第二引线孔、第三引线孔；
11.1、11.2分别为第一金属互连线、第二金属互连线；
12为漏极金属。
具体实施方式
下面结合附图和实施例对本发明进一步说明：
实施例1：一种集成ESD保护的沟槽MOSFET，参见图2，图3。
本发明的集成ESD保护的沟槽MOSFET，可参见图2，在MOSFET的栅极和源极之间，包含有正、反向PN结串联组成的稳压二极管，所述稳压二极管的一端连接MOSFET的栅极，另一端连接MOSFET的源极；在MOSFET的栅极和漏极之间，包含有正、反向PN结串联组成的稳压二极管，所述稳压二极管的一端连接MOSFET的栅极，另一端连接MOSFET的漏极；所述稳压二极管都是体硅二极管，其等效的电路图如图3所示。
如图2所示，所述稳压二极管位于MOSFET栅极的下方和栅极的周围区域，在所述稳压二极管和MOSFET元胞区之间，包含有若干个沟槽，所述若干个沟槽至少包含两个沟槽：分别为：用以形成MOSFET终端区场限环(图示中的7.2)的沟槽(图示中的4.2)，和用以隔离开所述稳压二极管和MOSFET终端区的沟槽(图示中的4.3)。
本发明的集成ESD保护的沟槽MOSFET其适用于N型沟槽MOSFET和P型沟槽MOSFET，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管为N/P/N-结构；当MOSFET芯片为P型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管为P/N/P-结构。
进一步的，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管N/P/N-的N型掺杂区(即N/P/N-中的N，图示中的8.2)和MOSFET的N型源区(图示中的8.1)的掺杂浓度相同(N型掺杂区和N型源区即可同步形成，可降低工艺成本)。
而当MOSFET芯片为P型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管P/N/P-的P型掺杂区(即P/N/P-中的P，图示中的8.2)和MOSFET的P型源区(图示中的8.1)的掺杂浓度相同(P型掺杂区和P型源区即可同步形成，可降低工艺成本)。
进一步的，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管N/P/N-的P型掺杂区(即N/P/N-中的P，图示中的7.3)和MOSFET的P型体区(图示中的7.1)的掺杂浓度相同(即可同步形成，可降低工艺成本)。
而当MOSFET芯片为P型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管P/N/P-的N型掺杂区(即P/N/P-中的N，图示中的7.3)和MOSFET的N型体区(图示中的7.1)的掺杂浓度相同(即可同步形成，可降低工艺成本)。
进一步的，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管N/P/N-的N-型掺杂区(即N/P/N-中的N-)即MOSFET的N型外延层(图示中的2)；而当MOSFET芯片为P型沟槽MOSFET时，所述栅极和漏极之间的稳压二极管P/N/P-的P-型掺杂区(即P/N/P-中的P-)即MOSFET的P型外延层(图示中的2)。
进一步的，本发明的集成ESD保护的沟槽MOSFET其适用于N型沟槽MOSFET和P型沟槽MOSFET，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和源极之间的稳压二极管为N/P/N结构；而当MOSFET芯片为P型沟槽MOSFET时，所述栅极和源极之间的稳压二极管为P/N/P结构。
进一步的，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和源极之间的稳压二极管N/P/N的N型掺杂区(即N/P/N中的N，图示中的8.2和8.3)和MOSFET的N型源区(图示中的8.1)的掺杂浓度相同(即可同步形成，可降低工艺成本)。
而当MOSFET芯片为P型沟槽MOSFET时，所述栅极和源极之间的稳压二极管P/N/P的P型掺杂区(即P/N/P中的P，图示中的8.2和8.3)和MOSFET的P型源区(图示中的8.1)的掺杂浓度相同(即可同步形成，可降低工艺成本)。
进一步的，当MOSFET芯片为N型沟槽MOSFET时，所述栅极和源极之间的稳压二极管N/P/N的P型掺杂区(即N/P/N中的P，图示中的7.3)和MOSFET的P型体区(图示中的7.1)的掺杂浓度相同(即可同步形成，可降低工艺成本)。
而当MOSFET芯片为P型沟槽MOSFET时，所述栅极和源极之间的稳压二极管P/N/P的N型掺杂区(即P/N/P中的N，图示中的7.3)和MOSFET的N型体区(图示中的7.1)的掺杂浓度相同(即可同步形成，可降低工艺成本)。
如图3所示，图3即为本发明的集成ESD保护的沟槽MOSFET对应的等效电路图。
实施例2，参见图4至图12，一种集成ESD保护的沟槽MOSFET的制造方法，用于制造实施例1所述的的集成ESD保护的沟槽MOSFET，而实施例1所述的的集成ESD保护的沟槽MOSFET适用于N型沟槽MOSFET和P型沟槽MOSFET，为便于理解和说明，本实施例以N型沟槽MOSFET的制造方法为例进行说明，具体来说它包括如下步骤：
S1、在重掺杂的N型硅衬底1的上表面，形成轻掺杂的N型外延层2，参见图4。
S2、在N型外延层2的上表面形成硬掩模3，所述硬掩模3的材质为氧化硅或氮化硅、或氧化硅和氮化硅形成的叠加层，所述硬掩模3的厚度为200-600nm，参见图5。
S3、采用光刻、刻蚀的工艺方法，去除掉设定区域的硬掩模(即保留设定区域的硬掩模)，然后去除光刻胶，参见图6。
S4、以保留的硬掩模3为阻挡层，采用刻蚀的工艺方法，在所述N型外延层2的表层形成第一沟槽4.1、第二沟槽4.2、第三沟槽4.3；所述第一沟槽4.1由若干个(大于或等于两个)沟槽组成，所述第二沟槽4.2至少包含一个沟槽，所述第三沟槽4.3至少包含一个沟槽；所述第一沟槽4.1、第二沟槽4.2、第三沟槽4.3的深度为0.6-3.0um，参见图7。
S5、去除掉所述硬掩模3，然后采用高温氧化的工艺方法，在所述第一沟槽4.1，第二沟槽4.2和第三沟槽4.3的表面生长栅氧化层5，所述栅氧化层5的厚度为15-120nm，由于高温氧化工艺是没有区域选择性的，所以在所述N型外延层2的上表面也同时生长了栅氧化层；而后采用化学气相淀积的工艺方法，在栅氧化层的表面生长多晶硅6，所述多晶硅6将所述第一沟槽4.1、第二沟槽4.2、第三沟槽4.3填满，参见图8。
S6、采用化学机械研磨(CMP)或干法刻蚀的工艺方法，去除掉所述第一沟槽4.1、第二沟槽4.2、第三沟槽4.3之外的多晶硅，只保留所述第一沟槽4.1、第二沟槽4.2、第三沟槽4.3中的多晶硅；保留的多晶硅的上表面不高于栅氧化层5的上表面，参见图9。
S7、采用离子注入、退火的工艺方法，在所述N型外延层2的表层形成P型掺杂区，包括第一P型掺杂区7.1、第二P型掺杂区7.2、第三P型掺杂区7.3；所述第一P型掺杂区7.1位于第一沟槽4.1的各沟槽之间区域，所述第二P型掺杂区7.2位于第一沟槽4.1和第三沟槽4.3之间区域且被第二沟槽4.2分离为若干段(大于或等于两段)；所述第三P型掺杂区7.3位于第三沟槽4.3的外围区域。
如上所述，第一P型掺杂区7.1、第二P型掺杂区7.2、第三P型掺杂区7.3采用同一步离子注入、退火工艺形成，不需要采取光刻工艺分区域、分别离子注入形成，参见图10。
S8、采用光刻、离子注入、退火的工艺方法，在所述第一P型掺杂区7.1的表层形成第一N型掺杂区8.1，在所述第三P型掺杂区7.3的表层的设定区域形成第二N型掺杂区8.2和第三N型掺杂区8.3；
如上所述，第一N型掺杂区8.1、第二N型掺杂区8.2和第三N型掺杂区8.3采用同一步光刻、离子注入、退火工艺形成，不需要采取多次光刻工艺分区域、分别离子注入形成；
如上所述，第三N型掺杂区8.3为环形的围绕一圈或若干圈的N型掺杂区，第二N型掺杂区8.2位于为环形的N型掺杂区被围绕的中心区域，参见图11。
S9、采用淀积、光刻、刻蚀等工艺方法形成介质层9，第一引线孔10.1、第二引线孔10.2、第三引线孔10.3、第一金属互连线11.1、第二金属互连线11.2。
其中，所述第一引线孔10.1位于所述第一N型掺杂区8.1的上方，所述第二引线孔10.2位于所述第二N型掺杂区8.2的上方，所述第三引线孔10.3位于所述第三N型掺杂区8.3的上方。
其中，所述第一金属互连线11.1为MOSFET的栅极金属并通过所述第二引线孔10.2将第二N型掺杂区8.2连接至栅极。
其中，所述第二金属互连线11.2为MOSFET的源极金属并通过所述第一引线孔10.1和所述第三引线孔10.3将第一N型掺杂区8.1和第三N型掺杂区8.3连接至源极，参见图12。
至此，本案之集成ESD保护的沟槽MOSFET的主体结构全部完成，后续工艺步骤包括背面减薄、背面金属化(形成漏极金属12)等制作步骤，都属于本行业内常规的工艺步骤，在此不再赘述。
如图12所示，其所述第一P型掺杂区7.1即构成MOSFET的P型体区，所述第一N型掺杂区8.1即构成MOSFET的N型源区，所述P型体区7.1、N型源区8.1和所述第一沟槽4.1组构成MOSFET的元胞区。
其所述第二P型掺杂区7.2即构成MOSFET终端区场限环，所述场限环7.2和所述第二沟槽4.2组构成MOSFET的终端区。
进一步的，本发明的集成ESD保护的沟槽MOSFET中所述第二N型掺杂区8.2、第三P型掺杂区7.3和第三N型掺杂区8.3组构成的NPN结构为栅极和源极之间的稳压二极管，所述稳压二极管的一端(第二N型掺杂区8.2)连接至栅极11.1，所述稳压二极管的另一端(第三N型掺杂区8.3)连接至源极11.2；所述稳压二极管的NPN结构即正、反向PN结串联结构，由上文所述，即可实现栅极和源极之间的ESD能量泄放。
进一步的，本发明的集成ESD保护的沟槽MOSFET中所述第二N型掺杂区8.2，第三P型掺杂区7.3和轻掺杂的N型外延层2组构成的NPN-结构为栅极和漏极之间的稳压二极管，所述稳压二极管的一端(第二N型掺杂区8.2)连接至栅极11.1，所述稳压二极管的另一端(N型外延层2)与MOSFET的N型衬底1是相连的也即与漏极是相连的；所述稳压二极管的NPN-结构即正、反向PN结串联结构，参考上文所述，可实现栅极和漏极之间的ESD能量泄放。
综上所述，本发明之集成ESD保护的沟槽MOSFET与现有技术相比具有如下优势：
本发明之集成ESD保护的沟槽MOSFET其内部集成的稳压二级管为体硅二极管，而不是多晶硅二极管，因此稳压二极管的ESD泄放特性比较稳定，ESD保护能力也就更稳定。
本发明之结构，没有采用厚氧化层和多晶硅二极管，芯片表面的结构比较平整，没有高台阶落差，工艺难度较低、工艺稳定性更好、制造成本更低。
本发明在栅极和源极之间，以及在栅极和漏极之间，都集成了稳压二极管，栅极和漏极之间的ESD能量泄放不需要经过MOSFET的体内寄生二极管，可以更快速的泄放ESD能量，因此ESD保护能力更佳。
本发明之内部集成的稳压二极管的P型掺杂区和MOSFET的P型体区在工艺上可同步形成，稳压二极管的N型掺杂区和MOSFET的N型源区在工艺上可同步形成，从而实现更低的制造成本。
本实施例在此必须提出的是，本发明之上述制造方法，是以N型沟槽MOSFET为实施例阐述的，但本发明同样也适用于P型沟槽MOSFET；所有的集成ESD保护的沟槽MOSFET及其制造方法，在不脱离本发明之主要宗旨情况下做的演变、衍生和延伸，都可以视为本发明之保护范围。
综上，本发明的实施例公布的是较佳的实施例，但并不局限于此，本领域的普通技术人员，极易根据上述实施例，领会本发明的精神，并做出不同的引申和变化，但只要不脱离本发明的精神，都在本发明的保护范围内。
Claims (7)
1.一种集成ESD保护的沟槽MOSFET制造方法，其特征在于：它包括如下步骤：
S1、在重掺杂的N型硅衬底的上表面形成轻掺杂的N型外延层；
S2、在N型外延层的上表面形成硬掩模；
S3、去除掉设定区域的硬掩模、去除光刻胶；
S4、以保留的硬掩模为阻挡层，在所述N型外延层的表层形成第一沟槽、第二沟槽、第三沟槽；
S5、去除掉所述硬掩模，在所述第一沟槽、第二沟槽、第三沟槽的表面、及N型外延层的上表面生长栅氧化层；而后在栅氧化层表面生长多晶硅，所述多晶硅将所述第一沟槽、第二沟槽、第三沟槽填满；
S6、去除掉所述第一沟槽、第二沟槽、第三沟槽之外的多晶硅，只保留所述第一沟槽、第二沟槽、第三沟槽内的多晶硅；
S7、在所述N型外延层的表层形成P型掺杂区；
S8、在第一P型掺杂区的表层形成第一N型掺杂区，在第三P型掺杂区的表层的设定区域形成第二N型掺杂区和第三N型掺杂区；
S9、形成介质层、第一引线孔、第二引线孔、第三引线孔、第一金属互连线、第二金属互连线；其中，所述第一引线孔位于所述第一N型掺杂区的上方，所述第二引线孔位于所述第二N型掺杂区的上方，所述第三引线孔位于所述第三N型掺杂区的上方；
所述第一金属互连线为MOSFET的栅极金属并通过所述第二引线孔将第二N型掺杂区连接至栅极；
所述第二金属互连线为MOSFET的源极金属并通过所述第一引线孔和所述第三引线孔将第一N型掺杂区和第三N型掺杂区连接至源极。
2.如权利要求1所述的集成ESD保护的沟槽MOSFET制造方法，其特征在于：步骤S2中，所述硬掩模的材质为氧化硅或氮化硅或氧化硅和氮化硅形成的叠加层；所述硬掩模的厚度为200-600nm。
3.如权利要求1所述的集成ESD保护的沟槽MOSFET制造方法，其特征在于：步骤S3中，所述第一沟槽由至少两个沟槽组成，所述第二沟槽至少包含一个沟槽，所述第三沟槽至少包含一个沟槽；所述第一沟槽、第二沟槽、第三沟槽的深度为0.6-3.0um。
4.如权利要求1所述的集成ESD保护的沟槽MOSFET制造方法，其特征在于：步骤S5中，所述栅氧化层的厚度为15-120nm。
5.如权利要求1所述的集成ESD保护的沟槽MOSFET制造方法，其特征在于：步骤S6中，多晶硅的上表面所处高度不高于栅氧化层的上表面。
6.如权利要求1所述的集成ESD保护的沟槽MOSFET制造方法，其特征在于：步骤S7中，所述P型掺杂区包括第一P型掺杂区、第二P型掺杂区、第三P型掺杂区；所述第一P型掺杂区位于第一沟槽的各沟槽之间区域内，所述第二P型掺杂区位于第一沟槽和第三沟槽之间的区域内且被第二沟槽分离为至少两段；所述第三P型掺杂区位于第三沟槽的外围区域内。
7.如权利要求1所述的集成ESD保护的沟槽MOSFET制造方法，其特征在于：步骤S8中，所述第三N型掺杂区为环形的围绕一圈或若干圈的N型掺杂区，第二N型掺杂区位于环形的N型掺杂区被围绕的中心区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910941576.0A CN110518063B (zh) | 2019-09-30 | 2019-09-30 | 集成esd保护的沟槽mosfet及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910941576.0A CN110518063B (zh) | 2019-09-30 | 2019-09-30 | 集成esd保护的沟槽mosfet及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110518063A CN110518063A (zh) | 2019-11-29 |
| CN110518063B true CN110518063B (zh) | 2024-05-28 |
Family
ID=68633189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910941576.0A Active CN110518063B (zh) | 2019-09-30 | 2019-09-30 | 集成esd保护的沟槽mosfet及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110518063B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11329155B2 (en) * | 2020-02-26 | 2022-05-10 | Nami MOS CO., LTD. | Trench MOSFETs integrated with clamped diodes having trench field plate termination to avoid breakdown voltage degradation |
| CN113497026B (zh) * | 2020-04-03 | 2023-11-07 | 无锡华润微电子有限公司 | 用于静电防护的soi栅极接地mos器件结构及其制造方法 |
| CN116454025B (zh) * | 2023-06-16 | 2023-09-12 | 深圳市美浦森半导体有限公司 | Mosfet芯片的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162966A (en) * | 1990-07-06 | 1992-11-10 | Fuji Electric Co., Ltd. | Semiconductor device having a surge protecting element |
| US5661322A (en) * | 1995-06-02 | 1997-08-26 | Siliconix Incorporated | Bidirectional blocking accumulation-mode trench power MOSFET |
| JP2002118258A (ja) * | 2000-10-10 | 2002-04-19 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔおよびそれを用いた保護回路装置 |
| JP2003264289A (ja) * | 2003-01-27 | 2003-09-19 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
| CN101819972A (zh) * | 2009-02-09 | 2010-09-01 | 万国半导体有限公司 | 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路 |
| CN102891143A (zh) * | 2012-10-12 | 2013-01-23 | 成都芯源系统有限公司 | 具有静电放电保护模块的半导体器件及其制造方法 |
| CN210167361U (zh) * | 2019-09-30 | 2020-03-20 | 深圳市芯电元科技有限公司 | 集成esd保护的沟槽mosfet |
-
2019
- 2019-09-30 CN CN201910941576.0A patent/CN110518063B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162966A (en) * | 1990-07-06 | 1992-11-10 | Fuji Electric Co., Ltd. | Semiconductor device having a surge protecting element |
| US5661322A (en) * | 1995-06-02 | 1997-08-26 | Siliconix Incorporated | Bidirectional blocking accumulation-mode trench power MOSFET |
| JP2002118258A (ja) * | 2000-10-10 | 2002-04-19 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔおよびそれを用いた保護回路装置 |
| JP2003264289A (ja) * | 2003-01-27 | 2003-09-19 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
| CN101819972A (zh) * | 2009-02-09 | 2010-09-01 | 万国半导体有限公司 | 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路 |
| CN102891143A (zh) * | 2012-10-12 | 2013-01-23 | 成都芯源系统有限公司 | 具有静电放电保护模块的半导体器件及其制造方法 |
| CN210167361U (zh) * | 2019-09-30 | 2020-03-20 | 深圳市芯电元科技有限公司 | 集成esd保护的沟槽mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110518063A (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11600615B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| EP2442359B1 (en) | Area-efficient high voltage bipolar ESD protection device | |
| CN110518063B (zh) | 集成esd保护的沟槽mosfet及制造方法 | |
| US10373944B2 (en) | ESD protection circuit with integral deep trench trigger diodes | |
| US9019667B2 (en) | Protection device and related fabrication methods | |
| US9330961B2 (en) | Stacked protection devices and related fabrication methods | |
| US20210407988A1 (en) | Methods of fabricating single-stack bipolar-based esd protection devices | |
| US10483257B2 (en) | Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection | |
| EP2827373B1 (en) | Protection device and related fabrication methods | |
| CN106158851B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN115377093A (zh) | 半导体保护器件 | |
| KR101570483B1 (ko) | 과도전압 보호용 다이오드 소자를 내장하는 전력 반도체 장치 및 그 제조방법 | |
| US9129806B2 (en) | Protection device and related fabrication methods | |
| US8982516B2 (en) | Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows | |
| CN210167361U (zh) | 集成esd保护的沟槽mosfet | |
| CN108565260B (zh) | 一种半导体器件 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| US11652098B2 (en) | Transistor structure for electrostatic protection and method for manufacturing same | |
| JPH06350031A (ja) | 集積化構造保護回路 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| TWI716994B (zh) | 低觸發電壓靜電放電防護元件 | |
| US20190074273A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111312709B (zh) | 一种大功率瞬态电压抑制器及其制造方法 | |
| CN214753762U (zh) | 一种半导体保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |