CN113809728A - 一种集成阻断型浪涌保护器件 - Google Patents

一种集成阻断型浪涌保护器件 Download PDF

Info

Publication number
CN113809728A
CN113809728A CN202111351503.XA CN202111351503A CN113809728A CN 113809728 A CN113809728 A CN 113809728A CN 202111351503 A CN202111351503 A CN 202111351503A CN 113809728 A CN113809728 A CN 113809728A
Authority
CN
China
Prior art keywords
doped region
region
control
triode
surge protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111351503.XA
Other languages
English (en)
Other versions
CN113809728B (zh
Inventor
郝壮壮
赵德益
蒋骞苑
吕海凤
李佳豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wei'an Semiconductor Co ltd
Original Assignee
Shanghai Wei'an Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei'an Semiconductor Co ltd filed Critical Shanghai Wei'an Semiconductor Co ltd
Priority to CN202111351503.XA priority Critical patent/CN113809728B/zh
Publication of CN113809728A publication Critical patent/CN113809728A/zh
Application granted granted Critical
Publication of CN113809728B publication Critical patent/CN113809728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成阻断型浪涌保护器件，属于半导体保护器件领域，包括：第一三极管器件包括：第一掺杂区以及形成于第一掺杂区中的第四掺杂区；第二掺杂区，通过第一导电沟道连接第一掺杂区；第一控制区，通过第一栅极隔离层连接第一导电沟道，第一控制区用于控制第一导电沟道关断或导通；第二三极管器件包括：第三掺杂区，短路连接于第二掺杂区；第二控制区，通过第一负载连接第一掺杂区，第二控制区用于控制第二导电沟道关断或导通；第五掺杂区，连接第一控制区，以及通过第二导电沟道连接第三掺杂区。本发明只在一个芯片上集成类似可重置保险丝的可变电阻电路，可重复性导通与阻断，实现对电路的浪涌保护。

Description

一种集成阻断型浪涌保护器件
技术领域
本发明涉及半导体保护器件领域，具体涉及一种集成阻断型浪涌保护器件。
背景技术
电源浪涌或瞬态过压定义为电子线路中出现显著超出设计值的电压，它主要由雷击、电力线搭接、电力线感应、或者地弹引起。当浪涌足够高，瞬态过压可能会对计算机、电话等电子设备造成严重的损害，严重者甚至会造成设备寿命的减少。目前市场上对于计算机和其它高速数据传输线路会选择阻断型浪涌保护器对后端负载进行保护。
阻断型浪涌保护器件（Blocking Surge Protector，BSP）是一项颠覆性技术，它提供了一种全新的浪涌保护方法。与传统的旁路瞬态保护器将能量从负载转移的工作原理不同，BSP与负载串联，从而能够对负载实现特定地保护单个负载。当达到触发阈值后， BSP会改变状态，然后使浪涌重定向经气体放电管等初级防护通路流过，从而阻断瞬态浪涌进入被保护设备。
传统的阻断型浪涌保护器由多个分离的器件（chip#1、chip#2、chip#3）通过合封的形式实现，如图1所示，这种多芯片合封的方式带来了器件体积大、封装成本高、散热慢的问题，因此针对以上问题，迫切需要设计出一种集成阻断型浪涌保护器件，以满足实际使用的需要。
发明内容
本发明的目的在于，提供一种集成阻断型浪涌保护器件，只在一个芯片上即可实现其阻断保护功能，从而满足市场日益增加的对小型化、低成本、低功耗的需求。
本发明所解决的技术问题可以采用以下技术方案来实现：本发明提供一种集成阻断型浪涌保护器件，包括：形成于半导体材料中的一第一三极管器件和一第二三极管器件；所述第一三极管器件包括：一具有第一导电类型的第一掺杂区（21），以及形成于所述第一掺杂区（21）中具有第二导电类型的第四掺杂区（24）；一第二掺杂区（22），形成于所述第四掺杂区（24）中，所述第二掺杂区（22）和所述第四掺杂区（24）的导电类型不同，且所述第二掺杂区（22）通过一第一导电沟道（28）连接所述第一掺杂区（21）；一第一控制区（26），所述第一控制区（26）通过一第一栅极隔离层（40）连接所述第一导电沟道（28），所述第一控制区（26）用于控制所述第一导电沟道（28）关断或导通；所述第二三极管器件包括：一第三掺杂区（23），所述第三掺杂区（23）与所述第二掺杂区（22）短路连接；一第二导电沟道（29）；一第二控制区（27），所述第二控制区（27）通过一第一负载（61）连接所述第一掺杂区（21），所述第二控制区（27）用于控制所述第二导电沟道（29）关断或导通；一第五掺杂区（25），通过所述第二导电沟道（29）连接所述第三掺杂区（23），且所述第五掺杂区（25）连接所述第一控制区（26）。
本发明所述的集成阻断型浪涌保护器件，还包括：形成于半导体材料中与所述第一三极管器件对称设置的一第三三极管器件，所述第三三极管器件包括：一第六掺杂区（21’），以及形成于所述第六掺杂区（21’）中的第九掺杂区（24’）；一第七掺杂区（22’），形成于所述第九掺杂区（24’）中，所述第七掺杂区（22’）通过一第三导电沟道（28’）连接所述第六掺杂区（21’）；一第三控制区（26’），所述第三控制区（26’）通过一第二栅极隔离层（40’）连接所述第三导电沟道（28’），所述第三控制区（26’）用于控制所述第三导电沟道（28’）关断或导通。
本发明所述的集成阻断型浪涌保护器件，还包括：形成于半导体材料中与所述第二三极管器件对称设置的一第四三极管器件，所述第四三极管器件包括：一第八掺杂区（23’），所述第八掺杂区（23’）与所述第七掺杂区（22’）短路连接；一第四导电沟道（29’）；一第四控制区（27’），所述第四控制区（27’）通过一第二负载（61’）连接所述第六掺杂区（21’），所述第四控制区（27’）用于控制所述第四导电沟道（29’）关断或导通；一第十掺杂区（25’），通过所述第四导电沟道（29’）连接所述第八掺杂区（23’），且第十掺杂区（25’）连接所述第三控制区（26’）。
本发明所述的集成阻断型浪涌保护器件，所述第二三极管器件位于所述第四掺杂区（24）内；所述第五掺杂区（25）通过所述第二导电沟道（29）连接所述第三掺杂区（23）。
本发明所述的集成阻断型浪涌保护器件，还包括：一第八掺杂区（23’），形成于所述第九掺杂区（24’）内，所述第八掺杂区（23’）与所述第七掺杂区（22’）短路连接；所述第三子掺杂区（23”）连接所述第二掺杂区（22）和所述所述第三控制区（26’）；所述第七掺杂区（22’）连接所述第五掺杂区（25）。
本发明所述的集成阻断型浪涌保护器件，还包括：一第一纵向隔离区（41），设置于所述第一掺杂区（21）中；两个第一横向隔离区（43），所述第一横向隔离区（43）自所述半导体材料的表面向下延伸至所述第一纵向隔离区（41）；所述第一纵向隔离区（41）和两个所述第一横向隔离区（43）围成一隔离第二掺杂区（30）；所述第二三极管器件的所述第五掺杂区（25）、第二控制区（27）和第二导电沟道（29）位于所述隔离第二掺杂区（30）内；所述第二三极管器件还包括：一第三子掺杂区（23”），形成于隔离第二掺杂区（30）内，所述第三子掺杂区（23”）连接所述第三掺杂区（23）。
本发明所述的集成阻断型浪涌保护器件，所述第一纵向隔离区（41）延伸至所述半导体材料的底部；或者所述第一纵向隔离区（41）通过一第二纵向隔离区（42）至所述半导体材料的底部。
本发明所述的集成阻断型浪涌保护器件，还包括：一第一横向隔离区（43），所述第一横向隔离区（43）纵向的自所述半导体材料向下延伸，并通过一第一纵向隔离区（41）至所述半导体材料的底部，所述第一三极管器件和所述第二三极管器件与所述第三三极管器件和所述第四三极管器件之间被第一横向隔离区（43）隔离。
本发明所述的集成阻断型浪涌保护器件，所述第一掺杂区（21）连接所述第六掺杂区（21’）；所述第二掺杂区（22）连接所述第七掺杂区（22’）；所述第三掺杂区（23）连接所述第八掺杂区（23’）；所述第十掺杂区（25’）连接所述第五掺杂区（25）。
本发明所述的集成阻断型浪涌保护器件，所述第一控制区（26）横向的自所述第四掺杂区（24）向背向所述第二三极管器件的方向延伸，并通过所述第一控制区（26）分隔所述第一掺杂区（21）；所述第一三极管器件中的所述第二掺杂区（22）形成于所述第二三极管器件与所述第一控制区（26）围成的所述第一掺杂区（21）内。
本发明所述的集成阻断型浪涌保护器件，所述第三控制区（26’）横向的自所述第九掺杂区（24’）向背向所述第四三极管器件的方向延伸，并通过所述第三控制区（26’）分隔所述第六掺杂区（21’）；所述第三三极管器件中的所述第七掺杂区（22’）形成于所述第四三极管器件与所述第三控制区（26’）围成的所述第六掺杂区（21’）内。
本发明所述的集成阻断型浪涌保护器件，还包括：一第一端口，所述第一端口连接所述第一掺杂区（21）；一第二端口，所述第二端口连接所述第五掺杂区（25）。
本发明所述的集成阻断型浪涌保护器件，所述第一掺杂区（21）连接所述第六掺杂区（21’）。
本发明所述的集成阻断型浪涌保护器件，还包括：一第一端口，所述第一端口连接所述第五掺杂区（25）；一第二端口，所述第二端口连接所述第十掺杂区（25’）。
本发明所述的集成阻断型浪涌保护器件，所述第五掺杂区（25）连接所述第十掺杂区（25’）。
本发明所述的集成阻断型浪涌保护器件，还包括：一第一端口，所述第一端口连接所述第一掺杂区（21）；一第二端口，所述第二端口连接所述第六掺杂区（21’）。
本发明技术方案的有益效果在于：本发明在一个芯片上集成类似可重置保险丝的可变电阻电路，可重复性导通与阻断，两个导电沟道在正常工作情况下均导通，整个电路呈现类似小电阻的导通状态，当进入正向浪涌后，第一控制区的电压下降、第二控制区的电压上升，相互反馈使得第一导电沟道、第二导电沟道关断，最终输入端到输出端形成高阻的阻断状态，从而阻止浪涌流向被保护系统，实现对电路的浪涌保护；同时只在一个芯片上就可实现其阻断保护功能，从而满足市场日益增加的对小型化、低成本、低功耗的需求。
附图说明
图1是现有技术中，传统的阻断型浪涌保护器的封装示意图；
图2是本发明的集成阻断型浪涌保护器件具体实施一的结构示意图；
图2a是本发明中具体实施一的工作电流示意图；
图2b是本发明中具体实施一的等效电路图；
图3是具体实施一中，一种双向设计具体实施二的结构示意图；
图3a是本发明中具体实施二的等效电路图；
图4是具体实施一中，另一种双向设计具体实施三的结构示意图；
图4a是本发明中具体实施三的等效电路图；
图5是本发明的集成阻断型浪涌保护器件具体实施四的结构示意图；
图5a是本发明中具体实施四的工作电流示意图；
图5b是本发明中具体实施四的等效电路图；
图6是具体实施四中，一种双向设计具体实施五的结构示意图；
图6a是本发明中具体实施五的等效电路图；
图7是具体实施四中，另一种双向设计具体实施六的结构示意图；
图8是本发明的集成阻断型浪涌保护器件具体实施七的结构示意图；
图8a是本发明中具体实施七的工作电流示意图；
图8b是本发明中具体实施七的等效电路图；
图9是具体实施七中，第一种双向设计具体实施八的结构示意图；
图10是具体实施七中，第二种双向设计具体实施九的结构示意图；
图10a是本发明中具体实施九的等效电路图；
图11是具体实施七中，第三种双向设计具体实施十的结构示意图；
图11a是本发明中具体实施十的等效电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
实施例一
参见图2，本申请的优选的实施方式中，基于现有技术中存在的上述问题，现提供一种集成阻断型浪涌保护器件，包括：形成于半导体材料中的一第一三极管器件和一第二三极管器件；第一三极管器件包括：一具有第一导电类型的第一掺杂区（21），以及形成于第一掺杂区（21）中具有第二导电类型的第四掺杂区（24）；一第二掺杂区（22），形成于第四掺杂区（24）中，第二掺杂区（22）和第四掺杂区（24）的导电类型不同，且第二掺杂区（22）通过一第一导电沟道（28）连接第一掺杂区（21），第一导电沟道形成于第四掺杂区（24）中；一第一控制区（26），第一控制区（26）通过一第一栅极隔离层（40）连接第一导电沟道（28），第一控制区（26）用于控制第一导电沟道（28）关断或导通，其中，第一控制区（26）可以是金属栅极或多晶硅栅极，它覆盖在第一栅极隔离层（40）上，第一栅极隔离层（40）可以是二氧化硅；第二三极管器件包括：一第三掺杂区（23），形成于第四掺杂区（24）内，第三掺杂区（23）与第二掺杂区（22）短路连接；一第二导电沟道（29）；一第二控制区（27），第二控制区（27）通过一第一负载（61）连接第一掺杂区（21），第二控制区（27）用于控制第二导电沟道（29）关断或导通；其中，该第一负载（61）可以是电阻，该电阻可以置于器件之外，通过外接的方式连至器件，也可以内置于器件中；一第五掺杂区（25），通过第二导电沟道（29）连接第三掺杂区（23），且第五掺杂区（25）连接第一控制区（26）。
优选的实施方式中，第二三极管器件位于第四掺杂区（24）内；第五掺杂区（25）通过第二导电沟道（29）连接第三掺杂区（23）。
具体的，第二三极管器件中的第三掺杂区（23）、第二导电沟道（29）、第二控制区（27）、第五掺杂区（25）均形成于第四掺杂区（24）内，且第二控制区（27）自半导体材料的表面延伸至第二导电沟道（29），第二控制区（27）和第二导电沟道（29）将第四掺杂区（24）分隔成两个区域，第五掺杂区（25）位于第四掺杂区（24）的背向所述第一三极管器件的一个区域。
优选的，第一导电类型可以为P型，也可以是N型，若第一导电类型为P型，则第二导电类型为N型；若第一导电类型为N型，则第二导电类型为P型（下文中以此为例）。
进一步的，第二控制区（27）为N型掺杂区；第一导电沟道（28）为N型掺杂区；第二导电沟道（29）为P型掺杂区。
本发明的集成阻断型浪涌保护器件，还包括：一第一端口（IO1），第一端口（IO1）连接第一掺杂区（21）；一第二端口（IO2），第二端口（IO2）连接第五掺杂区（25）。
具体的，第一端口（IO1）连接第一三极管器件，第二端口（IO2）连接第二三极管器件。
参见图2a为实施例一的等效电路图，第一三极管器件包括第一掺杂区（21）、第二掺杂区（22）、第一控制区（26），第二三极管器件包括第三掺杂区（23）、第五掺杂区（25）、第二控制区（27），第一三极管器件的第一掺杂区（21）连接第一端口（IO1），第一三极管器件的第二掺杂区（22）连接第一导电沟道（28），第二三极管器件的第三掺杂区（23）连接第一三极管器件的第二掺杂区（22），第二三极管器件的第五掺杂区（25）连接第二端口（IO2）和第一三极管器件的第一控制区（26），第二三极管器件的第二控制区（27）通过一负载（61）连接第一端口（IO1）。
参见图2b为实施例一的工作电流示意图，其中60表示电流，虚线表示60的流经途径。正常状态下，电流（60）从第一端口（IO1）流入第一掺杂区（21），再经由第一导电沟道（28）流入第二掺杂区（22）；第二掺杂区（22）与第三掺杂区（23）短路，因此电流继续流入第三掺杂区（23），然后流入第四掺杂区（24），再经由第二导电沟道29流入第四掺杂区（24），经过第五掺杂区（25），然后从第二端口（IO2）流出，此时电路呈现类似“短路”的小电阻状态。
当正向浪涌流入第一端口（IO1）后，浪涌大电流流经第四掺杂区（24）时会导致导致第一控制区（26）的电压下降，第一控制区（26）与第一导电沟道（28）之间N型掺杂区内的空间电荷区51（或反型层）逐渐扩大，第一导电沟道（28）逐渐关断；同时，第二控制区（27）的电压上升，第二控制区（27）与第四掺杂区（24）之间的空间电荷区（52）逐渐扩大，导致第二导电沟道（29）逐渐关断，两个导电沟道的关断互相形成正反馈，促使整个浪涌保护器件迅速转为高阻的关断状态，从而阻挡浪涌电流流向后续的被保护电路；负向浪涌进入器件的保护原理相似，在此不再赘述。
实施例二
参见图3，本申请的优选的实施方式中，实施例二是在实施例一的基础上进行的器件其中一种双向设计，集成阻断型浪涌保护器件除了包括实施例一中的第一三极管器件和第二三极管器件之外，还包括：形成于半导体材料中与第一三极管器件对称设置的一第三三极管器件，以及形成于半导体材料中与第二三极管器件对称设置的一第四三极管器件；第三三极管器件包括：一第六掺杂区（21’），以及形成于第六掺杂区（21’）中的第九掺杂区（24’）；一第七掺杂区（22’），形成于第九掺杂区（24’）中，第七掺杂区（22’）通过一第三导电沟道（28’）连接第六掺杂区（21’）；一第三控制区（26’），第三控制区（26’）通过一第二栅极隔离层（40’）连接第三导电沟道（28’），第三控制区（26’）用于控制第三导电沟道（28’）关断或导通；第四三极管器件包括：一第八掺杂区（23’），第八掺杂区（23’）与第七掺杂区（22’）短路连接；一第四导电沟道（29’）；一第四控制区（27’），第四控制区（27’）通过一第二负载（61’）连接第六掺杂区（21’），第四控制区（27’）用于控制第四导电沟道（29’）关断或导通；一第十掺杂区（25’），通过第四导电沟道（29’）连接第八掺杂区（23’），且第十掺杂区（25’）连接第三控制区（26’）。
具体的，实施例二中的第一三极管器件与第三三极管器件对称设计，第二三极管器件与第四三极管器件对称设计，优选的实施方式中，第一掺杂区（21）和第六掺杂区（21’）可共用同一个掺杂区，即四个三极管器件均形成于第一掺杂区（21）中。
本发明的集成阻断型浪涌保护器件，第一掺杂区（21）连接第六掺杂区（21’）。
本发明的集成阻断型浪涌保护器件，还包括：一第一端口（IO1），第一端口（IO1）连接第五掺杂区（25）；一第二端口（IO2），第二端口（IO2）连接第十掺杂区（25’）。
具体的，第一端口（IO1）连接第二三极管器件的第五掺杂区（25）和第一三极管器件的第一控制区（26），第二端口（IO2）连接第四三极管器件的第十掺杂区（25’）和第三三极管器件的第三控制区（26’）。
参见图3a为实施例二的等效电路图，其中，第二三极管器件的第五掺杂区（25）连接第一端口（IO1），第二三极管器件的第三掺杂区（23）连接第一三极管器件的第二掺杂区（22），第二三极管器件的第二控制区（27）通过一第一负载（61）连接第一掺杂区（21），第一三极管器件的第一控制区（26）连接第一端口（IO1）；第三三极管器件的第六掺杂区（21’）与第一三极管器件的第一掺杂区（21）共用，第三三极管器件的第三控制区（26’）连接第四三极管器件的第十掺杂区（25’），第四三极管器件的第八掺杂区（23’）连接第三三极管器件的第七掺杂区（22’），第四三极管器件的第四控制区（27’）通过第二负载（61’）连接第一掺杂区（21）。
器件进入浪涌后，四个导电沟道的关断互相形成正反馈，促使整个浪涌保护器件迅速转为高阻的关断状态，从而阻挡浪涌电流流向后续的被保护电路，具体不再赘述。
实施例三
参见图4，本申请的优选的实施方式中，实施例三是在实施例一的基础上进行的器件另一种双向设计，本实施例阻断集成阻断型浪涌保护器件包括除了实施例二中的第一三极管器件和第二三极管器件、以及对应的第三三极管器件和第四三极管器件，相比于实施例二中将两个端口设计到芯片不同的侧面，在本实施例三中，将第一端口和第二端口设计在器件的同一侧，降低了工艺制造难度。
在此基础上，实施例三的阻断集成阻断型浪涌保护器件中，还包括：
一第一横向隔离区（43），第一横向隔离区（43）纵向的自半导体材料向下延伸，并通过一第一纵向隔离区（41）至半导体材料的底部，第一三极管器件和第二三极管器件与第二三极管器件和第四三极管器件之间被第一横向隔离区（43）隔离。
具体的，第一横向隔离区（43）可以是P型掺杂区，也可以是填充二氧化硅或多晶硅中一种或多种的槽结构；第一纵向隔离区（41）可以是P型掺杂区，也可以是二氧化硅，第一纵向隔离区（41）可以覆盖第一掺杂区（21）和第六掺杂区（21’）的整个底面。
本发明的集成阻断型浪涌保护器件，第五掺杂区（25）连接第十掺杂区（25’）。
本发明的集成阻断型浪涌保护器件，还包括：一第一端口（IO1），第一端口（IO1）连接第一掺杂区（21）；一第二端口（IO2），第二端口（IO2）连接第六掺杂区（21’）。
参见图4a为实施例三的等效电路图，在实施例一的基础上，第四三极管器件的第十掺杂区（25’）连接第二三极管器件的第五掺杂区（25），第三三极管器件的第三控制区（26’）连接第四三极管器件的第十掺杂区（25’），第三三极管器件的第七掺杂区（22’）连接第四三极管器件的第八掺杂区（23’），第四三极管器件的第四控制区（27’）通过第二负载（61’）连接第三三极管器件的第六掺杂区（21’）。
当器件产生浪涌事件时，四个导电沟道的关断互相形成正反馈，呈现高阻的关断状态，实现浪涌保护，具体浪涌保护原理参见实施例一，在此不再赘述。
实施例四
参见图5，本申请的优选的实施方式中，实施例四是根据实施例一进行的另一种优化的设计，参见图5a为本实施例四的等效电路图。
本实施例四中的集成阻断型浪涌保护器件，还包括：一第一纵向隔离区（41），设置于第一掺杂区（21）中；两个第一横向隔离区（43），第一横向隔离区（43）自半导体材料的表面向下延伸至第一纵向隔离区（41）；第一纵向隔离区（41）和两个第一横向隔离区（43）围成一隔离第二掺杂区（30）；
第二三极管器件的第五掺杂区（25）、第二控制区（27）和第二导电沟道（29）位于隔离第二掺杂区（30）内；第二三极管器件还包括：一第三子掺杂区（23”），形成于隔离第二掺杂区（30）内，第三子掺杂区（23”）连接第三掺杂区（23）。
具体的，在实施例一的基础上，本实施例中包含第二导电沟道（29）的第四掺杂区（24）被第一纵向隔离区（41）和两个第一横向隔离区（43）隔离出来，即隔离第二掺杂区（30）。
参见图5b为本实施例四的工作电流示意图，正常状态下，电流（60）从第一端口（IO1）流入第一掺杂区（21），依次经过第一导电沟道（28）、第二掺杂区（22）、第三掺杂区（23）、第三子掺杂区（23”）、隔离第二掺杂区（30）、第二导电沟道29、隔离第二掺杂区（30），经过第五掺杂区（25）后从第二端口（IO2）流出，呈现类似“短路”的小电阻状态。
当器件产生浪涌事件时，四个导电沟道的关断互相形成正反馈，呈现高阻的关断状态，实现浪涌保护，具体浪涌保护原理参见实施例一，在此不再赘述。
进一步的，第一纵向隔离区（41）通常采用局部绝缘衬底上的硅技术（Silicon-On-Insulator，SOI），通过二氧化硅材质进行隔离。第一横向隔离区（43）通常为刻蚀槽，槽内部采用填充二氧化硅、多晶硅的一种或多种进行隔离。
采用这种隔离结构具有如下优点：1、隔离结构可以为第二导电沟道（29）提供更高的耐压能力，从而使得器件可以在高压应用中使用；2、隔离第二掺杂区（30）可以单独进行掺杂浓度的调节，从而可以调整第二导电沟道（29）的导通电阻和关断电压；3、第一纵向隔离区（41）的厚度可以调节第二导电沟道（29）的宽度，从而同样可以调整第二导电沟道（29）的导通电阻和关断电压。
实施例五
参见图6，本申请的优选的实施方式中，实施例五是在实施例四的基础上进行的一种双向器件设计，参见图6a为本实施例五的等效电路图，在实施例四的基础上，本实施例五中的阻断集成阻断型浪涌保护器件，还包括：形成于半导体材料中与第一三极管器件对称设置的一第三三极管器件，第三三极管器件包括：一第六掺杂区（21’），以及形成于第六掺杂区（21’）中的第九掺杂区（24’）；一第七掺杂区（22’），形成于第九掺杂区（24’）中，第七掺杂区（22’）通过一第三导电沟道（28’）连接第六掺杂区（21’）；一第三控制区（26’），第三控制区（26’）通过一第二栅极隔离层（40’）连接第三导电沟道（28’），第三控制区（26’）用于控制第三导电沟道（28’）关断或导通；还包括：一第八掺杂区（23’），形成于第九掺杂区（24’）内，第八掺杂区（23’）与第七掺杂区（22’）短路连接；第三子掺杂区（23”）连接第二掺杂区（22）和第三控制区（26’）；第七掺杂区（22’）连接第五掺杂区（25）。
进一步的，本发明的集成阻断型浪涌保护器件，第一纵向隔离区（41）延伸至半导体材料的底部。
本发明的集成阻断型浪涌保护器件，第五掺杂区（25）连接第十掺杂区（25’）。
本发明的集成阻断型浪涌保护器件，还包括：一第一端口（IO1），第一端口（IO1）连接第一掺杂区（21）；一第二端口（IO2），第二端口（IO2）连接第六掺杂区（21’）。
参见图6中的虚线为电流（60）的流向，正常状态下，电流（60）从第一端口（IO1）流入第一掺杂区（21），依次经过第一导电沟道（28）、第二掺杂区（22）、第三掺杂区（23）、第三子掺杂区（23”）、隔离第二掺杂区（30）、第二导电沟道（29）、隔离第二掺杂区（30）、第五掺杂区（25）、第七掺杂区（22’）、第三导电沟道（28’），经过第六掺杂区（21’）后从第二端口（IO2）流出，呈现类似“短路”的小电阻状态。
当器件产生浪涌事件时，第一导电沟道（28）和第二导电沟道（29）的关断互相形成正反馈，第二导电沟道（29）和第三导电沟道（28’）的关断互相形成正反馈，呈现高阻的关断状态，实现浪涌保护，具体浪涌保护原理参见实施例一，在此不再赘述。
实施例六
参见图7，本申请的优选的实施方式中，实施例六是在实施例四的基础上进行的另一种双向器件设计，本实施例六的等效电路图与实施例五相同，参见图6a，但在器件设计中将两个端口设计到芯片同一面，降低了工艺制造难度。
进一步的，本发明的集成阻断型浪涌保护器件，第一纵向隔离区（41）通过一第二纵向隔离区（42）至半导体材料的底部，第二纵向隔离区（42）覆盖半导体材料的整个底面。
其中，第二纵向隔离区（42）可以是P型掺杂区，采用这种设计方式，使得第二纵向隔离区（42）的厚度可以尽可能的减薄而不影响隔离效果，降低工艺制造难度与成本。
实施例七
参见图8，本申请的优选的实施方式中，实施例七是根据实施例一进行的另一种优化的设计，其等效电路图与实施例一类似，区别仅在于第一三极管不同，参见图8b，本实施例七相对于实施例一的所包含的结构大体一致，其区别主要体现在第一三极管的具体的布局设计不同。
本发明的集成阻断型浪涌保护器件，包括于第一掺杂区（21）中形成的第四掺杂区（24），第二控制区（27）形成于第四掺杂区（24）中，且自第四掺杂区（24）向下延伸并通过第二导电沟道（29）至第四掺杂区（24）的底部，第三掺杂区（23）和第五掺杂区（25）分别设置于第二控制区（27）的两侧，第二控制区（27）通过负载连接第一掺杂区（21）。
本发明的集成阻断型浪涌保护器件，第一控制区（26）横向的自第四掺杂区（24）向背向第二三极管器件的方向延伸，并通过第一控制区（26）分隔第一掺杂区（21）；第一三极管器件中的第二掺杂区（22）形成于第二三极管器件与第一控制区（26）围成的第一掺杂区（21）内。
具体的，相比于上述实施例一至六中将第一控制区（26）设置在半导体材料的表面，本实施例中的第一控制区（26）横向设置在半导体材料的内部，第一控制区（26）通过第一导电沟道（28）至半导体材料的侧面，将第一掺杂区（21）分隔成两部分，第二掺杂区（22）位于第四掺杂区（24）的外侧，且与第三掺杂区（23）短路连接，第一控制区（26）为P型掺杂区，并通过第四掺杂区（24）与第五掺杂区（25）相连接。其中，第一导电沟道（28）为N型掺杂区，第二导电沟道（29）为P型掺杂区。
本发明的集成阻断型浪涌保护器件，还包括：一第一端口，第一端口连接第一掺杂区（21）；一第二端口，第二端口连接第五掺杂区（25）。
参见图8a中的虚线为电流（60）的流向，正常状态下，电流（60）从第一端口（IO1）流入第一掺杂区（21），依次经过第一导电沟道（28）、第二掺杂区（22）、第三掺杂区（23）、第四掺杂区（24）、第二导电沟道（29），经过第五掺杂区（25）后从第二端口（IO2）流出，呈现类似“短路”的小电阻状态。
当第一端口（IO1）产生浪涌事件时，第一导电沟道（28）和第二导电沟道（29）的关断互相形成正反馈，呈现高阻的关断状态，实现浪涌保护，具体浪涌保护原理参见实施例一，在此不再赘述。
实施例八
参见图9，本申请的优选的实施方式中，实施例八是根据实施例七进行的第一种双向优化的设计，本发明的集成阻断型浪涌保护器件，第一三极管器件和第三三极管器件对称设计，第二三极管器件和第四三极管器件对称设计，其中，第一掺杂区（21）连接第六掺杂区（21’）；第二掺杂区（22）连接第七掺杂区（22’）；第三掺杂区（23）连接第八掺杂区（23’）；第十掺杂区（25’）连接第五掺杂区（25）。
本发明的集成阻断型浪涌保护器件，第三控制区（26’）横向的自第九掺杂区（24’）向背向第四三极管器件的方向延伸，并通过第三控制区（26’）分隔第六掺杂区（21’）；第三三极管器件中的第七掺杂区（22’）形成于第四三极管器件与第三控制区（26’）围成的第六掺杂区（21’）内。
优选的，参见图9，第一三极管器件和第三三极管器件可共用同一个导电沟道和第二掺杂区（22），即第一控制区（26）连接第一导电沟道（28），所述第三控制区（26’）也连接第一导电沟道（28）。
当器件产生浪涌事件时，第一控制区（26）的电压下降，第一控制区（26）与第一导电沟道（28）之间N型掺杂区内的空间电荷区51（或反型层）逐渐扩大，同样的，第三控制区（26’）的电压下降，第三控制区（26’）与第一导电沟道（28）之间N型掺杂区内的空间电荷区51（或反型层）逐渐扩大，第一导电沟道（28）逐渐关断；同时，第二控制区（27）的电压上升，第二控制区（27）与第四掺杂区（24）之间的空间电荷区（52）逐渐扩大，导致第二导电沟道（29）逐渐关断；同样的，第四控制区（27’）的电压上升，第四控制区（27’）与第九掺杂区（24’）之间的空间电荷区逐渐扩大，导致第四导电沟道（29’）逐渐关断，第一导电沟道（28）和第二导电沟道（29）的关断互相形成正反馈，第一导电沟道（28）和第二导电沟道（29’）的关断互相形成正反馈，呈现高阻的关断状态，实现浪涌保护，具体浪涌保护原理参见实施例一，在此不再赘述。
本实施例中将实施例七进行对称性设计，使得器件具备如下优点：优点一是：第一控制区（26）采用对称设计，可以更加精准的控制第一导电沟道（28），从而在工艺上，更有利于实现对器件阻断性能的精确调整；优点二是：第二导电沟道（29）采用对称性的设计，增加了电流流通路径，一方面增强了器件承受瞬态浪涌电流的能力，降低了局部烧毁的风险，另一方面显著降低了器件常态导通时的电阻。
实施例九
参见图10，本申请的优选的实施方式中，实施例九是根据实施例七进行的第二种双向优化的设计，且本实施例中与上述实施例二同样是将第一掺杂区（21）和第六掺杂区（21’）共用同一个掺杂区，即四个三极管器件均形成于第一掺杂区（21）中，其等效电路也与实施例二类似，参见图10a，区别仅在于第一三极管器件和第三三极管器件不同，在此不再赘述。
实施例十
参见图11，本申请的优选的实施方式中，实施例十是根据实施例七进行的第三种双向优化的设计，且本实施例中与上述实施例三的等效电路类似，参见图11a，区别同样仅在于第一三极管器件和第三三极管器件不同，在此不再赘述，本实施例的具体布局上相对于实施例八而言，本实施例相当于是在实施例八的基础上将第一导电沟道（28）和第二掺杂区（22）分开设计，并增加一第一横向隔离区（43），第一横向隔离区（43）纵向的自半导体材料向下延伸，并通过一第一纵向隔离区（41）至半导体材料的底部，以将第一三极管器件和第二三极管器件与对应对称的第二三极管器件和第四三极管器件进行隔离。具体的，第一横向隔离区（43）可以是P型掺杂区，也可以是填充二氧化硅或多晶硅中一种或多种的槽结构；第一纵向隔离区（41）可以是P型掺杂区，也可以是二氧化硅，第一纵向隔离区（41）可以覆盖第一掺杂区（21）和第六掺杂区（21’）的整个底面。
进一步的，本实施例中将两个端口设计到芯片同一面，降低了工艺制造难度。
参见图11中的虚线为电流（60）的流向，正常状态下，电流（60）从第一端口（IO1）流入第一掺杂区（21），依次经过第一导电沟道（28）、第二掺杂区（22）、第三掺杂区（23）、第四掺杂区（24）、第二导电沟道（29）、第五掺杂区（25）、第十掺杂区（25’）、第四导电沟道（29’）、第九掺杂区（24’）、第八掺杂区（23’）、第七掺杂区（22’）、第三导电沟道（28’），经过第六掺杂区（21’）后从第二端口（IO2）流出，呈现类似“短路”的小电阻状态。
当器件产生浪涌事件时，四个导电沟道的关断互相形成正反馈，呈现高阻的关断状态，实现浪涌保护，具体浪涌保护原理参见实施例一，在此不再赘述。
本发明技术方案的有益效果在于：本发明在一个芯片上集成类似可重置保险丝的可变电阻电路，可重复性导通与阻断，两个导电沟道在正常工作情况下均导通，整个电路呈现类似小电阻的导通状态，当进入正向浪涌后，第一控制区的电压下降、第二控制区的电压上升，相互反馈使得第一导电沟道、第二导电沟道关断，最终输入端到输出端形成高阻的阻断状态，从而阻止浪涌流向被保护系统，实现对电路的浪涌保护；同时只在一个芯片上就可实现其阻断保护功能，从而满足市场日益增加的对小型化、低成本、低功耗的需求。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (16)

1.一种集成阻断型浪涌保护器件，其特征在于，包括：形成于半导体材料中的一第一三极管器件和一第二三极管器件；所述第一三极管器件包括：一具有第一导电类型的第一掺杂区（21），以及形成于所述第一掺杂区（21）中具有第二导电类型的第四掺杂区（24）；一第二掺杂区（22），形成于所述第四掺杂区（24）中，所述第二掺杂区（22）和所述第四掺杂区（24）的导电类型不同，且所述第二掺杂区（22）通过一第一导电沟道（28）连接所述第一掺杂区（21）；一第一控制区（26），所述第一控制区（26）通过一第一栅极隔离层（40）连接所述第一导电沟道（28），所述第一控制区（26）用于控制所述第一导电沟道（28）关断或导通；所述第二三极管器件包括：一第三掺杂区（23），所述第三掺杂区（23）与所述第二掺杂区（22）短路连接；一第二导电沟道（29）；一第二控制区（27），所述第二控制区（27）通过一第一负载（61）连接所述第一掺杂区（21），所述第二控制区（27）用于控制所述第二导电沟道（29）关断或导通；一第五掺杂区（25），通过所述第二导电沟道（29）连接所述第三掺杂区（23），且所述第五掺杂区（25）连接所述第一控制区（26）。
2.根据权利要求1 所述的一种集成阻断型浪涌保护器件，其特征在于， 还包括：形成于半导体材料中与所述第一三极管器件对称设置的一第三三极管器件，所述第三三极管器件包括：一第六掺杂区（21’），以及形成于所述第六掺杂区（21’）中的第九掺杂区（24’）；一第七掺杂区（22’），形成于所述第九掺杂区（24’）中，所述第七掺杂区（22’）通过一第三导电沟道（28’）连接所述第六掺杂区（21’）；一第三控制区（26’），所述第三控制区（26’）通过一第二栅极隔离层（40’）连接所述第三导电沟道（28’），所述第三控制区（26’）用于控制所述第三导电沟道（28’）关断或导通。
3.根据权利要求2 所述的一种集成阻断型浪涌保护器件，其特征在于， 还包括：形成于半导体材料中与所述第二三极管器件对称设置的一第四三极管器件，所述第四三极管器件包括：一第八掺杂区（23’），所述第八掺杂区（23’）与所述第七掺杂区（22’）短路连接；一第四导电沟道（29’）；一第四控制区（27’），所述第四控制区（27’）通过一第二负载（61’）连接所述第六掺杂区（21’），所述第四控制区（27’）用于控制所述第四导电沟道（29’）关断或导通；一第十掺杂区（25’），通过所述第四导电沟道（29’）连接所述第八掺杂区（23’），且第十掺杂区（25’）连接所述第三控制区（26’）。
4.根据权利要求1 所述的一种集成阻断型浪涌保护器件，其特征在于，所述第二三极管器件位于所述第四掺杂区（24）内；所述第五掺杂区（25）通过所述第二导电沟道（29）连接所述第三掺杂区（23）。
5.根据权利要求2 所述的一种集成阻断型浪涌保护器件，其特征在于，还包括：一第八掺杂区（23’），形成于所述第九掺杂区（24’）内，所述第八掺杂区（23’）与所述第七掺杂区（22’）短路连接；所述第三子掺杂区（23”）连接所述第二掺杂区（22）和所述所述第三控制区（26’）；所述第七掺杂区（22’）连接所述第五掺杂区（25）。
6.根据权利要求1或5 所述的一种集成阻断型浪涌保护器件，其特征在于，还包括：一第一纵向隔离区（41），设置于所述第一掺杂区（21）中；两个第一横向隔离区（43），所述第一横向隔离区（43）自所述半导体材料的表面向下延伸至所述第一纵向隔离区（41）；所述第一纵向隔离区（41）和两个所述第一横向隔离区（43）围成一隔离第二掺杂区（30）；所述第二三极管器件的所述第五掺杂区（25）、第二控制区（27）和第二导电沟道（29）位于所述隔离第二掺杂区（30）内；所述第二三极管器件还包括：一第三子掺杂区（23”），形成于隔离第二掺杂区（30）内，所述第三子掺杂区（23”）连接所述第三掺杂区（23）。
7.根据权利要求6 所述的一种集成阻断型浪涌保护器件，其特征在于，所述第一纵向隔离区（41）延伸至所述半导体材料的底部；或者所述第一纵向隔离区（41）通过一第二纵向隔离区（42）至所述半导体材料的底部。
8.根据权利要求3 所述的一种集成阻断型浪涌保护器件，其特征在于，还包括：一第一横向隔离区（43），所述第一横向隔离区（43）纵向的自所述半导体材料向下延伸，并通过一第一纵向隔离区（41）至所述半导体材料的底部，所述第一三极管器件和所述第二三极管器件与所述第三三极管器件和所述第四三极管器件之间被第一横向隔离区（43）隔离。
9.根据权利要求3 所述的一种集成阻断型浪涌保护器件，其特征在于，所述第一掺杂区（21）连接所述第六掺杂区（21’）；所述第二掺杂区（22）连接所述第七掺杂区（22’）；所述第三掺杂区（23）连接所述第八掺杂区（23’）；所述第十掺杂区（25’）连接所述第五掺杂区（25）。
10.根据权利要求1或2 所述的一种集成阻断型浪涌保护器件，其特征在于，所述第一控制区（26）横向的自所述第四掺杂区（24）向背向所述第二三极管器件的方向延伸，并通过所述第一控制区（26）分隔所述第一掺杂区（21）；所述第一三极管器件中的所述第二掺杂区（22）形成于所述第二三极管器件与所述第一控制区（26）围成的所述第一掺杂区（21）内。
11.根据权利要求10 所述的一种集成阻断型浪涌保护器件，其特征在于，所述第三控制区（26’）横向的自所述第九掺杂区（24’）向背向所述第四三极管器件的方向延伸，并通过所述第三控制区（26’）分隔所述第六掺杂区（21’）；所述第三三极管器件中的所述第七掺杂区（22’）形成于所述第四三极管器件与所述第三控制区（26’）围成的所述第六掺杂区（21’）内。
12.根据权利要求1或2 所述的一种集成阻断型浪涌保护器件，其特征在于，还包括：一第一端口，所述第一端口连接所述第一掺杂区（21）；一第二端口，所述第二端口连接所述第五掺杂区（25）。
13.根据权利要求2 所述的一种集成阻断型浪涌保护器件，其特征在于，所述第一掺杂区（21）连接所述第六掺杂区（21’）。
14.根据权利要求12 所述的一种集成阻断型浪涌保护器件，其特征在于，还包括：一第一端口，所述第一端口连接所述第五掺杂区（25）；一第二端口，所述第二端口连接所述第十掺杂区（25’）。
15.根据权利要求2 所述的一种集成阻断型浪涌保护器件，其特征在于，所述第五掺杂区（25）连接所述第十掺杂区（25’）。
16.根据权利要求15 所述的一种集成阻断型浪涌保护器件，其特征在于，还包括：一第一端口，所述第一端口连接所述第一掺杂区（21）；一第二端口，所述第二端口连接所述第六掺杂区（21’）。
CN202111351503.XA 2021-11-16 2021-11-16 一种集成阻断型浪涌保护器件 Active CN113809728B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111351503.XA CN113809728B (zh) 2021-11-16 2021-11-16 一种集成阻断型浪涌保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111351503.XA CN113809728B (zh) 2021-11-16 2021-11-16 一种集成阻断型浪涌保护器件

Publications (2)

Publication Number Publication Date
CN113809728A true CN113809728A (zh) 2021-12-17
CN113809728B CN113809728B (zh) 2022-03-01

Family

ID=78898551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111351503.XA Active CN113809728B (zh) 2021-11-16 2021-11-16 一种集成阻断型浪涌保护器件

Country Status (1)

Country Link
CN (1) CN113809728B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116435976A (zh) * 2023-06-12 2023-07-14 上海维安半导体有限公司 一种耐压型浪涌保护器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772238A2 (en) * 1995-10-31 1997-05-07 Texas Instruments Incorporated Semiconductor device with protecting means
DE10001869A1 (de) * 2000-01-18 2001-07-26 Infineon Technologies Ag In beiden Richtungen sperrendes steuerbares Halbleiterschalt-element
CN101702509A (zh) * 2009-11-19 2010-05-05 上海长园维安微电子有限公司 阻断型浪涌保护器件
CN202067791U (zh) * 2011-03-30 2011-12-07 百圳君耀电子（深圳）有限公司 一种半导体抗浪涌保护器件的结构
CN103384063A (zh) * 2013-07-08 2013-11-06 电子科技大学 一种浪涌保护电路及其制造方法
US20140085757A1 (en) * 2012-09-21 2014-03-27 Enphase Energy, Inc. Surge blocking inductor
CN105932657A (zh) * 2016-06-30 2016-09-07 上海芯琦电子科技有限公司 低导通电阻阻断型浪涌保护器件
US20180166440A1 (en) * 2016-12-09 2018-06-14 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US20190043852A1 (en) * 2017-08-03 2019-02-07 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Monolithically integrated semiconductor switch, in particular a power circuit breaker
CN210778602U (zh) * 2019-12-23 2020-06-16 苏州晶讯科技股份有限公司 一种多端口低容电压浪涌保护芯片

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0772238A2 (en) * 1995-10-31 1997-05-07 Texas Instruments Incorporated Semiconductor device with protecting means
DE10001869A1 (de) * 2000-01-18 2001-07-26 Infineon Technologies Ag In beiden Richtungen sperrendes steuerbares Halbleiterschalt-element
CN101702509A (zh) * 2009-11-19 2010-05-05 上海长园维安微电子有限公司 阻断型浪涌保护器件
CN202067791U (zh) * 2011-03-30 2011-12-07 百圳君耀电子（深圳）有限公司 一种半导体抗浪涌保护器件的结构
US20140085757A1 (en) * 2012-09-21 2014-03-27 Enphase Energy, Inc. Surge blocking inductor
CN103384063A (zh) * 2013-07-08 2013-11-06 电子科技大学 一种浪涌保护电路及其制造方法
CN105932657A (zh) * 2016-06-30 2016-09-07 上海芯琦电子科技有限公司 低导通电阻阻断型浪涌保护器件
US20180166440A1 (en) * 2016-12-09 2018-06-14 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US20190043852A1 (en) * 2017-08-03 2019-02-07 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Monolithically integrated semiconductor switch, in particular a power circuit breaker
CN210778602U (zh) * 2019-12-23 2020-06-16 苏州晶讯科技股份有限公司 一种多端口低容电压浪涌保护芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116435976A (zh) * 2023-06-12 2023-07-14 上海维安半导体有限公司 一种耐压型浪涌保护器件
CN116435976B (zh) * 2023-06-12 2023-11-03 上海维安半导体有限公司 一种耐压型浪涌保护器件

Also Published As

Publication number Publication date
CN113809728B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI713189B (zh) 低電容瞬態電壓抑制器
US8686510B2 (en) ESD protection element and ESD protection device for use in an electrical circuit
CN101930974B (zh) 用于配置超低电压瞬态电压抑制器的底部源极n型金属氧化物半导体触发的齐纳箝位
US7916439B2 (en) Semiconductor switch arrangement and an electronic device
JP3485655B2 (ja) 複合型ｍｏｓｆｅｔ
KR20150071633A (ko) 입출력 구조물을 위한 수직 나노와이어 트랜지스터
CN101651152B (zh) 半导体器件
US5963409A (en) Input/output electrostatic discharge protection circuit for an integrated circuit (IC)
CN112151620B (zh) 一种具有esd防护结构的结型场效应管
JP4320038B2 (ja) 半導体集積回路
JP2004260139A (ja) 半導体装置
CN113809728B (zh) 一种集成阻断型浪涌保护器件
US20190229531A1 (en) Electrostatic discharge protection circuit for bypassing an ESD current
CN116387309A (zh) 一种适用于负载开关芯片的静电浪涌防护电路
JP2008244487A (ja) 複合型ｍｏｓｆｅｔ
CN101364596A (zh) 半导体器件
JP2004031980A (ja) 複合型ｍｏｓｆｅｔ
CN114695341A (zh) 具有高保持电压的低电容瞬态电压抑制器
US10811529B2 (en) Transistor device with gate resistor
US9386642B2 (en) Semiconductor device
KR101464334B1 (ko) 반도체 장치의 서지 및 정전기 보호 회로
JP7392237B2 (ja) 半導体集積回路
CN114678853B (zh) Cdm esd保护电路
CN117895449B (zh) 一种低钳位电压型双向静电保护电路及双向静电保护器件
US20220320074A1 (en) Electrostatic discharge protection circuit and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant