CN102130154B - 硅控整流器结构及其制造方法 - Google Patents
硅控整流器结构及其制造方法 Download PDFInfo
- Publication number
- CN102130154B CN102130154B CN 201010027324 CN201010027324A CN102130154B CN 102130154 B CN102130154 B CN 102130154B CN 201010027324 CN201010027324 CN 201010027324 CN 201010027324 A CN201010027324 A CN 201010027324A CN 102130154 B CN102130154 B CN 102130154B
- Authority
- CN
- China
- Prior art keywords
- type
- trap
- diffusion region
- germanium silicon
- light dope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 14
- 239000010703 silicon Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 14
- 230000005516 deep trap Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66121—Multilayer diodes, e.g. PNPN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种硅控整流器结构，包括N型深阱、P型阱、N型轻掺杂扩散区、掺P型杂质的锗硅，在N型深阱之上为P型阱，在P型阱之上为N型轻掺杂扩散区，在N型轻掺杂扩散区之上为掺P型杂质的锗硅，所述N型轻掺杂扩散区、掺P型杂质的锗硅通过金属线相短接，用于接高电位端，所述N型深阱的N型引出区、P型阱的P型引出区通过金属线相短接，用于接低电位端。本发明的硅控整流器结构，可以用于静电保护，且能基于常规锗硅工艺形成，不会增加制造成本。
Description
技术领域
本发明涉及半导体技术，特别涉及一种硅控整流器结构及其制造方法。
背景技术
静电对于电子产品的伤害一直是不易解决的问题。基于不同的工艺、要求，我们寻找/优化不同结构以达到静电保护的要求。
当今使用最多的静电保护结构多使用GGNMOS结构(Ground GateNMOS)。然而在使用锗硅材料的射频产品中，很多没有集成CMOS，基于成本考量，就大大限制了静电保护结构的使用。
硅控整流器(Silicon control Rectifier)如图1所示，可以将一组PN结构相连作为高电位端，另一组PN结构相连作为低电位端，以作为静电保护结构使用，其等效电路如图2所示。常见的硅控整流器结构如图3所示为横向结构，是在衬底上形成P阱和N阱，在所述P阱中形成一P掺杂区及一N掺杂区，在所述N阱中也形成一P掺杂区及一N掺杂区，所述P阱中形成的P掺杂区及N掺杂区作为一组PN结构相连作为低电位端，在所述N阱中形成的P掺杂区及N掺杂区作为一组PN结构相连作为高电位端。
发明内容
本发明要解决的技术问题是提供一种硅控整流器结构，可以用于静电保护，且能基于常规锗硅工艺形成，不会增加制造成本。
为解决上述技术问题，本发明的硅控整流器结构，在硅衬底上方形成，周围由场隔离区与其他器件隔离，其特征在于，包括N型深阱、P型阱、N型轻掺杂扩散区、掺P型杂质的锗硅，在N型深阱之上为P型阱，在P型阱之上为N型轻掺杂扩散区，在N型轻掺杂扩散区之上为掺P型杂质的锗硅，所述N型轻掺杂扩散区、掺P型杂质的锗硅通过金属线相短接，用于接高电位端，所述N型深阱的N型引出区、P型阱的P型引出区通过金属线相短接，用于接低电位端。
所述掺P型杂质的锗硅同所述N型轻掺杂扩散区之间形成异质结。
本发明的硅控整流器结构的制造方法，包括以下工艺步骤：
一.在硅衬底上形成N型深阱，并通过场氧将硅控整流器结构同其它器件隔离；
二.在所述N阱中定义并形成P型阱；
三.在所述P型阱的部分区域之上生成N型轻掺杂扩散区；
四.在所述N型轻掺杂扩散区之上生成介质层，在所述介质层之上生成多晶硅，然后通过同时定义该介质层和多晶硅的图形来定义该所述N型轻掺杂扩散区同掺P型杂质的锗硅的接触面；
五.在所述N型轻掺杂扩散区之上生成锗硅，并作P型掺杂，然后定义锗硅图形，并形成侧墙；
六.定义P型阱的P型引出区及N型深阱的N型引出区；
七.将所述N型轻掺杂扩散区、掺P型杂质的锗硅通过通孔引出金属线相连接，将所述N型深阱的N型引出区、P型阱的P型引出区通过通孔引出金属线相连接。
本发明的硅控整流器结构，是一种新型的纵向硅控整理器结构，这种结构可以用于静电保护，且可以基于常规锗硅工艺实现，不会增加常规锗硅工艺流程，所以本发明对于没有集成CMOS的锗硅产品提供了多一种的静电保护结构低成本解决方案。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是硅控整流器结构示意图；
图2是硅控整流器作为静电保护结构使用等效电路图；
图3是常见的横向结构的硅控整流器结构示意图；
图4是本发明的硅控整流器结构一实施方式示意图；
图5是本发明的硅控整流器结构的制造方法一实施方式工艺流程图。
具体实施方式
本发明的硅控整流器结构一实施方式如图4所示，在硅衬底上方形成，周围由场隔离区2与其他器件隔离；由N型深阱1、P型阱3、N型轻掺杂扩散区4、掺P型杂质的锗硅7纵向堆叠而成，在N型深阱中为P型阱3，在P型阱3之上为N型轻掺杂扩散区4，在N型轻掺杂扩散区4之上为掺P型杂质的锗硅7，所述N型轻掺杂扩散区4、掺P型杂质的锗硅7通过通孔11引出金属线12相短接，用于接高电位端，所述N型深阱1的N型引出区10、P型阱3的P型引出区9通过通孔11引出金属线12相短接，用于接低电位端。
所述掺P型杂质的锗硅7同所述N型轻掺杂扩散区4之间形成异质结。所述硅控整流器结构的等效电路如图2所示，可以作为静电保护结构使用。
本发明的硅控整流器结构，是一种新型的纵向硅控整理器结构，这种结构可以用于静电保护，且可以在常规锗硅工艺中实现。常规锗硅工艺的大致步骤及本发明的硅控整流器结构的工艺步骤如表1及图5所示，在常规锗硅工艺中存在多层多晶硅/锗硅，分别有N型或P型掺杂，所以本发明的硅控整流器结构可以基于常规锗硅工艺实现，且不会增加常规锗硅工艺流程。本发明对于锗硅产品，尤其是对于没有集成CMOS的锗硅产品提供了多一种的静电保护结构低成本解决方案。
表1：
| 常规SiGe工艺的大致步骤 | 本发明的硅控整流器结构的工艺步骤 |
| 深阱模块 | 定义场N型深阱区域1 |
| 有源区模块 | 定义场氧化物区域2 |
| 深沟道模块 | 有光阻保护 |
| 集电区引出模块 | 有光阻保护 |
| 逻辑阱模块 | 定义P型阱3 |
| 金属氧化物半导体栅极模块 | 无光阻保护，去除 |
| 金属氧化物半导体轻掺杂模块 | 定义N型轻掺杂扩散区4 |
| 氧化物侧墙模块(无光罩定义) | 非相关 |
| 本征基区定义模块(定义在异质结NPN中单晶锗硅生长区域，即基极—集电极接触面) | 定义N型轻掺杂扩散区4与掺P型杂质的单晶锗硅7的接触面 |
| 发射极窗口模块(定义发射极-基极接触面) | 有光阻保护 |
| 发射极多晶硅模块 | 无光阻保护，去除 |
| 基极锗硅模块 | 定义图形 |
| 氧化物侧墙模块(无光罩定义) | 形成侧墙保护8 |
| 源极/漏极掺杂模块 | 定义P型阱3的P型引出区9，及N型深阱1的N型引出区10 |
| 金属硅化物模块 | 非相关 |
| 后段金属连接模块 | 定义图形，用于连线 |
本发明的硅控整流器结构的制造方法包括以下工艺步骤：
一.在硅衬底上形成N型深阱1，并通过场氧2将硅控整流器结构同其它器件隔离；
二.在所述N型深阱1中定义并形成P型阱3；
三.在所述P型阱3的部分区域之上生成N型轻掺杂扩散区4；
四.在N型轻掺杂扩散区4之上生成介质层5，在所述介质层5之上生成多晶硅6，然后通过同时定义该介质层5和多晶硅6的图形来定义所述N型轻掺杂扩散区4同掺P型杂质的锗硅7的接触面；
四.在所述多晶硅6及所述接触面之上生成掺P型杂质的锗硅7，并作P型掺杂，然后定义锗硅图形，并形成侧墙8；
五.定义P型阱3的P型引出区9及N型深阱1的N型引出区10；
六.将所述N型轻掺杂扩散区4、掺P型杂质的锗硅7通过通孔11引出金属线12相连接，将所述N型深阱1的N型引出区10、P型阱3的P型引出区9通过通孔11引出金属线12相连接。
Claims (3)
1.一种硅控整流器结构，在硅衬底上方形成，周围由场隔离区与其他器件隔离，其特征在于，
包括N型深阱、P型阱、N型轻掺杂扩散区、掺P型杂质的锗硅，在N型深阱之上为P型阱，在P型阱之上为N型轻掺杂扩散区，在N型轻掺杂扩散区之上为掺P型杂质的锗硅，所述N型轻掺杂扩散区、掺P型杂质的锗硅通过金属线相短接，用于接高电位端，所述N型深阱的N型引出区、P型阱的P型引出区通过金属线相短接，用于接低电位端。
2.根据权利要求1所述的硅控整流器结构，其特征在于，所述掺P型杂质的锗硅同所述N型轻掺杂扩散区之间形成异质结。
3.一种硅控整流器结构的制造方法，其特征在于，包括以下工艺步骤：
一.在硅衬底上形成N型深阱，并通过场氧将硅控整流器结构同其它器件隔离；
二.在所述N阱中定义并形成P型阱；
三.在所述P型阱的部分区域之上生成N型轻掺杂扩散区；
四.在所述N型轻掺杂扩散区之上生成介质层，在所述介质层之上生成多晶硅，然后通过同时定义该介质层和多晶硅的图形来定义该所述N型轻掺杂扩散区同掺P型杂质的锗硅的接触面；
五.在所述N型轻掺杂扩散区之上生成锗硅，并作P型掺杂，然后定义锗硅图形，并在定义的锗硅图形两侧形成侧墙；
六.定义P型阱的P型引出区及N型深阱的N型引出区；
七.将所述N型轻掺杂扩散区、掺P型杂质的锗硅通过通孔引出金属线相连接，将所述N型深阱的N型引出区、P型阱的P型引出区通过通孔引出金属线相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027324 CN102130154B (zh) | 2010-01-20 | 2010-01-20 | 硅控整流器结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010027324 CN102130154B (zh) | 2010-01-20 | 2010-01-20 | 硅控整流器结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102130154A CN102130154A (zh) | 2011-07-20 |
| CN102130154B true CN102130154B (zh) | 2013-07-24 |
Family
ID=44268145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010027324 Active CN102130154B (zh) | 2010-01-20 | 2010-01-20 | 硅控整流器结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102130154B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI609487B (zh) * | 2016-12-30 | 2017-12-21 | 新唐科技股份有限公司 | 半導體裝置 |
| CN107180858B (zh) * | 2017-05-22 | 2019-10-29 | 富芯微电子有限公司 | 一种采用异质结结构的可控硅及其制造方法 |
| CN111627891B (zh) * | 2020-06-05 | 2023-03-31 | 中芯集成电路（宁波）有限公司 | 半导体结构及芯片的封装方法 |
-
2010
- 2010-01-20 CN CN 201010027324 patent/CN102130154B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102130154A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8598678B2 (en) | Parasitic vertical PNP bipolar transistor and its fabrication method in BiCMOS process | |
| US8378457B2 (en) | Silicon-germanium heterojunction bipolar transistor | |
| US9553145B2 (en) | Lateral bipolar junction transistors on a silicon-on-insulator substrate with a thin device layer thickness | |
| CN110649016B (zh) | 无回滞效应硅控整流器型esd保护结构及其实现方法 | |
| US20120032233A1 (en) | Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same | |
| CN105932023A (zh) | 瞬态电压抑制器 | |
| CN102110709A (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| US20150179754A1 (en) | Manufacturing method of semiconductor structure | |
| CN103811485B (zh) | Esd保护电路 | |
| US9190501B2 (en) | Semiconductor devices including a lateral bipolar structure with high current gains | |
| CN102130154B (zh) | 硅控整流器结构及其制造方法 | |
| CN102412274B (zh) | 锗硅hbt工艺中垂直寄生型pnp器件及制造方法 | |
| CN204088329U (zh) | 双向触发二极管芯片 | |
| US8592870B2 (en) | Pseudo buried layer and manufacturing method of the same, deep hole contact and bipolar transistor | |
| US20080224266A1 (en) | Lateral bipolar transistor | |
| CN211605156U (zh) | 一种静电放电保护器件 | |
| CN102130155A (zh) | 硅控整流器结构及其制造方法 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN102738141B (zh) | 半导体结构及其制造方法与操作方法 | |
| US7795102B1 (en) | ESD high frequency diodes | |
| CN205595333U (zh) | 单通道瞬态电压抑制器 | |
| CN103107186A (zh) | 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法 | |
| US8581339B2 (en) | Structure of NPN-BJT for improving punch through between collector and emitter | |
| CN107482003B (zh) | 晶体管的版图结构、晶体管及其制造方法 | |
| US20130113078A1 (en) | Polysilicon-insulator-silicon capacitor in a sige hbt process and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140110 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |