CN103887240B - 一种逆导型igbt器件的制备方法 - Google Patents
一种逆导型igbt器件的制备方法 Download PDFInfo
- Publication number
- CN103887240B CN103887240B CN201210559699.6A CN201210559699A CN103887240B CN 103887240 B CN103887240 B CN 103887240B CN 201210559699 A CN201210559699 A CN 201210559699A CN 103887240 B CN103887240 B CN 103887240B
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- igbt
- preparation
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims abstract description 28
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000011084 recovery Methods 0.000 claims abstract description 18
- 238000000407 epitaxy Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 8
- 239000011888 foil Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种逆导型IGBT器件的制备方法，首先提供一半导体衬底，通过外延工艺及离子注入及退火工艺于所述半导体衬底表面形成重掺杂P型区及重掺杂N型区，以制备出IGBT的集电极和快速恢复二极管的阴极；然后于上述结构表面外延N型漂移区；接着基于所述N型漂移区进行IGBT制备的正面工艺；然后去除所述半导体衬底；最后对所述IGBT的集电极和快速恢复二极管的阴极进行金属化。本发明通过采用外延技术和离子注入工艺，在不需要大量投资背面薄片工艺设备地前提下，实现了IGBT/FRD的芯片级集成，大大地降低了器件的面积，提高了良品率，并且大大地降低了工艺成本。本发明与常规的MOS工艺兼容，适用于工业生产。
Description
技术领域
本发明涉及一种半导体器件的制备方法，特别是涉及一种逆导型IGBT器件的制备方法。
背景技术
IGBT器件由一个MOS晶体管和一个PNP双极晶体管组成，也可看作是由一个VDMOS（Vertical double diffused MOSFET，垂直双扩散MOS晶体管）和一个二极管组成。IGBT器件实现了MOSFET和BJT的优化组合，实现了低能耗、高压、高速的特性。这种器件广泛地应用于工业、交通、能源等领域，业已经成为一种不可替代的电力电子器件。
因为IGBT器件通常工作与感性负载环境，电流不能突变，所以在关断以后必须有快速恢复二极管（FRD）进行续流。否则反向功耗太大，容易将IGBT烧毁。所以在IGBT应用时必须搭配快速恢复二极管。
通常的做法是分别制作IGBT和FRD，然后在封装的时候将两个器件封装在一起。如图1所示，左边是IGBT,右边是FRD。这样做，一方面面积会比较大，导致IGBT的工作电流不能过大，另外一方面，IGBT和FRD的良品率都会影响到最终产品的良品率。
最近，已经有一些公司发明了将FRD集成在IGBT芯片中，从而避免了上述提到的2种弊端。这种集成方法为，在IGBT器件正面工艺完成之后对芯片进行减薄，然后通过背面光刻定义N+区，再通过普遍注入P+来形成快速恢复二极管区域和IGBT集电极区域。
这样的工艺虽然实现了IGBT和FRD在芯片级别的集成，但是工艺却非常复杂，特别是需要到薄片的背面光刻，背面注入等，碎片的几率很大，工艺成本也非常高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种逆导型IGBT器件的制备方法，用于解决现有技术中IGBT和FRD集成存在面积过大或由于工艺过于复杂导致成品率低、工艺成本过高等问题。
为实现上述目的及其他相关目的，本发明提供一种逆导型IGBT器件的制备方法，所述制备方法至少包括以下步骤：
1）提供一半导体衬底，通过外延工艺及离子注入及退火工艺于所述半导体衬底表面形成重掺杂P型区及重掺杂N型区，以制备出IGBT的集电极和快速恢复二极管的阴极；
2）于上述结构表面外延N型漂移区；
3）基于所述N型漂移区进行IGBT制备的正面工艺；
4）去除所述半导体衬底；
5）对所述IGBT的集电极和快速恢复二极管的阴极进行金属化。
作为本发明的逆导型IGBT器件的制备方法的一种优选方案，步骤3）包括以下步骤：
3-1）通过离子注入及退火工艺于所述N型漂移区中形成P阱；
3-2）于所述N型漂移区表面形成氧化层，于氧化层表面形成多晶硅层，并通过光刻工艺制备出IGBT的栅极；
3-3）通过离子注入及退火工艺于所述栅极两侧的P阱中形成重掺杂N型源区；
3-4）于上述结构表面形成介质层，并刻蚀所述接触孔以在与所述N型源区对应的区域形成接触孔；
3-5）通过离子注入及退火工艺于所述接触孔下方的N型源区及P阱中形成重掺杂的P型接触区；
3-6）于所述接触孔中及所述介质层表面沉积金属，以制备出IGBT的发射极。
作为本发明的逆导型IGBT器件的制备方法的一种优选方案，步骤1）中包括步骤：
提供一半导体衬底，于所述半导体衬底表面外延重掺杂P型层，通过N型离子注入并退火于所述重掺杂P型层中形成重掺杂P型区及重掺杂N型区；或
提供一半导体衬底，于所述半导体衬底表面外延重掺杂N型层，通过P型离子注入并退火于所述重掺杂N型层中形成重掺杂P型区及重掺杂N型区。
作为本发明的逆导型IGBT器件的制备方法的一种优选方案，步骤1）中，退火温度为900~1200℃，退火时间为30~900分钟。
作为本发明的逆导型IGBT器件的制备方法的一种优选方案，所述的重掺杂P型区的掺杂浓度为1×1012～1×1016原子每立方厘米。
作为本发明的逆导型IGBT器件的制备方法的一种优选方案，所述的重掺杂N型区的掺杂浓度为1×1017～1×1019原子每立方厘米。
作为本发明的逆导型IGBT器件的制备方法的一种优选方案，所述的重掺杂P型区及所述重掺杂N型区的厚度为3~50微米。
作为本发明的逆导型IGBT器件的制备方法的一种优选方案，所述N型漂移区的厚度为50~200微米。
作为本发明的逆导型IGBT器件的制备方法的一种优选方案，所述N型漂移区的电阻率为20~200欧姆·厘米。
如上所述，本发明提供一种逆导型IGBT器件的制备方法，首先提供一半导体衬底，通过外延工艺及离子注入及退火工艺于所述半导体衬底表面形成重掺杂P型区及重掺杂N型区，以制备出IGBT的集电极和快速恢复二极管的阴极；于上述结构表面外延N型漂移区；基于所述N型漂移区进行IGBT制备的正面工艺；去除所述半导体衬底；对所述IGBT的集电极和快速恢复二极管的阴极进行金属化。本发明通过采用外延技术和离子注入工艺，在不需要大量投资背面薄片工艺设备地前提下，实现了IGBT/FRD的芯片级集成，大大地降低了器件的面积，提高了良品率，并且大大地降低了工艺成本。本发明与常规的MOS工艺兼容，适用于工业生产。
附图说明
图1显示为现有技术中的逆导型IGBT器件的结构示意图。
图2~4显示为本发明的逆导型IGBT器件的制备方法步骤1）所呈现的结构示意图。
图5显示为本发明的逆导型IGBT器件的制备方法步骤2）所呈现的结构示意图。
图6~13显示为本发明的逆导型IGBT器件的制备方法步骤3）所呈现的结构示意图。
图14显示为本发明的逆导型IGBT器件的制备方法步骤4）所呈现的结构示意图。
图15显示为本发明的逆导型IGBT器件的制备方法步骤5）所呈现的结构示意图。
元件标号说明
101 半导体衬底
102 重掺杂P型区
103 重掺杂N型区
104 N型漂移区
105 P阱
106 氧化层
107 多晶硅层
108 N型源区
109 介质层
110 接触孔
111 P型接触区
112 金属上电极
113 金属下电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2~图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种逆导型IGBT器件的制备方法，所述制备方法至少包括以下步骤：如图2~图4所示，首先进行步骤1），提供一半导体衬底101，通过外延工艺及离子注入及退火工艺于所述半导体衬底101表面形成重掺杂P型区102及重掺杂N型区103，以制备出IGBT的集电极和快速恢复二极管的阴极；
在本实施例中，首先提供一半导体衬底101，所述半导体衬底101优选为Si衬底，当然也可以使用如SOI等其他类型的衬底，然后于所述半导体衬底101表面外延重掺杂P型层，所述重掺杂P型层为具有硼(B)、二氟化硼(BF2+)等含有硼元素的杂质掺杂的外延Si层，厚度为3~50微米，然后通过N型离子注入并于900~1200℃下，退火30~900分钟，以在所述重掺杂P型层中形成重掺杂P型区102及重掺杂N型区103，在本实施例中，所述N型离子为磷、砷等，其中，所述重掺杂P型区102作为IGBT的集电极，所述重掺杂N型去作为快速恢复二极管FRD的阴极。
在本实施例中，所述的重掺杂P型区102的掺杂浓度为1×1012～1×1016原子每立方厘米。所述的重掺杂N型区103的掺杂浓度为1×1017～1×1019原子每立方厘米。
在另一实施例中，该步骤可以是：先提供一半导体衬底101，所述半导体衬底101优选为Si衬底，当然也可以使用如SOI等其他类型的衬底，于所述半导体衬底101表面外延重掺杂N型层，厚度为3~50微米，所述重掺杂N型层为具有磷、砷等掺杂的外延Si层，然后通过P型离子注入并于900~1200℃下，退火30~900分钟，以在所述重掺杂N型层中形成重掺杂P型区102及重掺杂N型区103，具体地，所述P型离子为硼(B)、二氟化硼(BF2+)等含有硼元素的杂质，其中，所述重掺杂P型区102作为IGBT的集电极，所述重掺杂N型去作为快速恢复二极管FRD的阴极。
在该实施例中，所述的重掺杂P型区102的掺杂浓度为1×1012～1×1016原子每立方厘米。所述的重掺杂N型区103的掺杂浓度为1×1017～1×1019原子每立方厘米。
如图5所示，然后进行步骤2），于上述结构表面外延N型漂移区104。
在本实施例中，所述N型漂移区104为N型浅掺杂的外延Si层，所述N型漂移区104的厚度为50~200微米。所述N型漂移区104的电阻率为20~200欧姆·厘米。
如图6~图13所示，接着进行步骤3），基于所述N型漂移区104进行IGBT制备的正面工艺；
具体地，包括以下步骤：
如图6所示，首先进行步骤3-1），通过离子注入及退火工艺于所述N型漂移区104中形成P阱105。具体地，先制作于P阱105位置具有窗口的光刻掩膜，然后进行硼(B)的注入后退火，使离子扩散形成P阱105。
如图7~图8所示，然后进行步骤3-2），于所述N型漂移区104表面形成氧化层106，于氧化层106表面形成多晶硅层107，并通过光刻工艺制备出IGBT的栅极。在本实施例中，所述氧化层106为氧化硅层，可以通过热氧化或外延的方式形成。
如图9所示，接着进行不步骤3-3），通过离子注入及退火工艺于所述栅极两侧的P阱105中形成重掺杂N型源区108。
具体地，由于栅极的存在，可以直接以栅极为掩膜，直接对所述N型漂移区104进行N型离子注入并退火形成重掺杂N型源区108，注入的离子为磷或砷。
如图10~图11所示，然后进行步骤3-4），于上述结构表面形成介质层109，并刻蚀所述接触孔110以在与所述N型源区108对应的区域形成接触孔110。
具体地，通过沉积技术形成所述介质层109，然后采用光刻技术于对应的位置中刻出所述接触孔110。
如图12所示，接着进行步骤3-5），通过离子注入及退火工艺于所述接触孔110下方的N型源区108及P阱105中形成重掺杂的P型接触区111。
如图13所示，最后进行步骤3-6），于所述接触孔110中及所述介质层109表面沉积金属，以制备出IGBT的发射极。
具体地，先于所述接触孔110中沉积金属材料并退火，使其与所述P型接触区111形成欧姆接触，然后通过化学机械抛光法去除所述介质层109表面的金属，最后于所述介质层109表面沉积一层金属材料以连接所述接触孔110中的金属，形成金属上电极112。
如图14所示，然后进行步骤4），去除所述半导体衬底101。
在本实施例中，可以采用研磨或湿法腐蚀等技术去除所述半导体衬底101，露出所述IGBT的集电极和快速恢复二极管的阴极。
如图15所示，最后进行步骤5），对所述IGBT的集电极和快速恢复二极管的阴极进行金属化。
在本实施例中，首先于所述IGBT的集电极和快速恢复二极管的阴极的表面沉积一层金属材料，然后通过退火工艺形成欧姆接触，以形成金属下电极113。
综上所述，本发明提供一种逆导型IGBT器件的制备方法，首先提供一半导体衬底，通过外延工艺及离子注入及退火工艺于所述半导体衬底表面形成重掺杂P型区及重掺杂N型区，以制备出IGBT的集电极和快速恢复二极管的阴极；于上述结构表面外延N型漂移区；基于所述N型漂移区进行IGBT制备的正面工艺；去除所述半导体衬底；对所述IGBT的集电极和快速恢复二极管的阴极进行金属化。本发明通过采用外延技术和离子注入工艺，在不需要大量投资背面薄片工艺设备地前提下，实现了IGBT/FRD的芯片级集成，大大地降低了器件的面积，提高了良品率，并且大大地降低了工艺成本。本发明与常规的MOS工艺兼容，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种逆导型IGBT器件的制备方法，其特征在于，所述制备方法至少包括以下步骤：
1)提供一半导体衬底，通过外延工艺、离子注入及退火工艺于所述半导体衬底表面形成重掺杂P型区及重掺杂N型区，以制备出IGBT的集电极和快速恢复二极管的阴极；
2)于上述结构表面外延N型漂移区；
3)基于所述N型漂移区进行IGBT制备的正面工艺；
步骤3)包括以下步骤：
3-1)通过离子注入及退火工艺于所述N型漂移区中形成P阱；
3-2)于所述N型漂移区表面形成氧化层，于氧化层表面形成多晶硅层，并通过光刻工艺制备出IGBT的栅极；
3-3)通过离子注入及退火工艺于所述栅极两侧的P阱中形成重掺杂N型源区；
3-4)于上述结构表面形成介质层，并刻蚀以在与所述N型源区对应的区域形成接触孔；
3-5)通过离子注入及退火工艺于所述接触孔下方的N型源区及P阱中形成重掺杂的P型接触区；
3-6)于所述接触孔中及所述介质层表面沉积金属，以制备出IGBT的发射极；
4)去除所述半导体衬底；
5)对所述IGBT的集电极和快速恢复二极管的阴极进行金属化。
2.根据权利要求1所述的逆导型IGBT器件的制备方法，其特征在于：步骤1)中包括步骤：
提供一半导体衬底，于所述半导体衬底表面外延重掺杂P型层，通过N型离子注入并退火于所述重掺杂P型层中形成重掺杂P型区及重掺杂N型区；或
提供一半导体衬底，于所述半导体衬底表面外延重掺杂N型层，通过P型离子注入并退火于所述重掺杂N型层中形成重掺杂P型区及重掺杂N型区。
3.根据权利要求1所述的逆导型IGBT器件的制备方法，其特征在于：步骤1)中，退火温度为900～1200℃，退火时间为30～900分钟。
4.根据权利要求1所述的逆导型IGBT器件的制备方法，其特征在于：所述的重掺杂P型区的掺杂浓度为1×1012～1×1016原子每立方厘米。
5.根据权利要求1所述的逆导型IGBT器件的制备方法，其特征在于：所述的重掺杂N型区的掺杂浓度为1×1017～1×1019原子每立方厘米。
6.根据权利要求1所述的逆导型IGBT器件的制备方法，其特征在于：所述的重掺杂P型区及所述重掺杂N型区的厚度为3～50微米。
7.根据权利要求1所述的逆导型IGBT器件的制备方法，其特征在于：所述N型漂移区的厚度为50～200微米。
8.根据权利要求1所述的逆导型IGBT器件的制备方法，其特征在于：所述N型漂移区的电阻率为20～200欧姆·厘米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210559699.6A CN103887240B (zh) | 2012-12-20 | 2012-12-20 | 一种逆导型igbt器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210559699.6A CN103887240B (zh) | 2012-12-20 | 2012-12-20 | 一种逆导型igbt器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103887240A CN103887240A (zh) | 2014-06-25 |
| CN103887240B true CN103887240B (zh) | 2016-08-24 |
Family
ID=50956073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210559699.6A Active CN103887240B (zh) | 2012-12-20 | 2012-12-20 | 一种逆导型igbt器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887240B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990406A (zh) * | 2015-01-28 | 2016-10-05 | 南京励盛半导体科技有限公司 | 一种制造在外延硅片上功率器件的背面结构 |
| CN109427665A (zh) * | 2017-08-25 | 2019-03-05 | 比亚迪股份有限公司 | 半导体器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640186A (zh) * | 2009-07-20 | 2010-02-03 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管集成快恢复二极管制作方法 |
| CN101887913A (zh) * | 2010-06-04 | 2010-11-17 | 无锡新洁能功率半导体有限公司 | 一种具有改善型集电极结构的igbt |
| CN101946324A (zh) * | 2008-02-14 | 2011-01-12 | 丰田自动车株式会社 | 反向导通半导体元件的驱动方法和半导体装置以及供电装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8564097B2 (en) * | 2010-04-15 | 2013-10-22 | Sinopower Semiconductor, Inc. | Reverse conducting IGBT |
-
2012
- 2012-12-20 CN CN201210559699.6A patent/CN103887240B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101946324A (zh) * | 2008-02-14 | 2011-01-12 | 丰田自动车株式会社 | 反向导通半导体元件的驱动方法和半导体装置以及供电装置 |
| CN101640186A (zh) * | 2009-07-20 | 2010-02-03 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管集成快恢复二极管制作方法 |
| CN101887913A (zh) * | 2010-06-04 | 2010-11-17 | 无锡新洁能功率半导体有限公司 | 一种具有改善型集电极结构的igbt |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103887240A (zh) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105185825A (zh) | 一种改善半导体功率器件中的注入控制方法 | |
| CN102592998B (zh) | 一种基于SOI的纵向SiGe双极晶体管及其制备方法 | |
| CN102903633A (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN214848639U (zh) | 半导体器件的元胞结构及半导体器件 | |
| WO2012075905A1 (en) | Insulated gate bipolar transistor (igbt) and method for manufacturing the same | |
| CN101771088A (zh) | Pn结和肖特基结混合式二极管及其制备方法 | |
| CN103887240B (zh) | 一种逆导型igbt器件的制备方法 | |
| CN104900718B (zh) | 一种肖特基二极管及其制造方法 | |
| CN112820775A (zh) | 一种具有电子积累效应的soi-ldmos器件 | |
| CN102800589B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN104517832B (zh) | 功率二极管的制备方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN211605156U (zh) | 一种静电放电保护器件 | |
| US20210066288A1 (en) | Bipolar semiconductor device and method for manufacturing such a semiconductor device | |
| CN107546276A (zh) | 带有注入式背栅的集成jfet结构 | |
| CN113964197A (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 | |
| CN104617141A (zh) | 半导体器件及其制造方法 | |
| CN103107094B (zh) | 一种耗尽型功率场效应晶体管及其制备方法 | |
| CN104347398A (zh) | 一种igbt的制造方法 | |
| CN104103685A (zh) | 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法 | |
| CN116417507B (zh) | 一种集成肖特基接触的igbt器件结构及其制备方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210127 Address after: Room 810, 8 / F, building 1, 169 shengxia road and 1658 Zhangdong Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201210 Patentee after: Shanghai ruobast Semiconductor Co.,Ltd. Address before: Room 219, 560 shengxia Road, Pudong New Area, Shanghai, 201203 Patentee before: SHANGHAI BAOXIN SOURCE POWER SEMICONDUCTOR Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210427 Address after: 518052 building a, Tianxia International Center, No.8 Taoyuan Road, dawangshan community, Nantou street, Nanshan District, Shenzhen, Guangdong, 2008 Patentee after: China micro semiconductor (Shenzhen) Co.,Ltd. Address before: Room 810, 8 / F, building 1, 169 shengxia road and 1658 Zhangdong Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201210 Patentee before: Shanghai ruobast Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right |