CN106298763B - 一种半导体器件和电子装置 - Google Patents

一种半导体器件和电子装置 Download PDF

Info

Publication number
CN106298763B
CN106298763B CN201510245546.8A CN201510245546A CN106298763B CN 106298763 B CN106298763 B CN 106298763B CN 201510245546 A CN201510245546 A CN 201510245546A CN 106298763 B CN106298763 B CN 106298763B
Authority
CN
China
Prior art keywords
annular
injection region
scr
diode
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510245546.8A
Other languages
English (en)
Other versions
CN106298763A (zh
Inventor
钟雷
李宏伟
陈�光
王京京
程惠娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510245546.8A priority Critical patent/CN106298763B/zh
Publication of CN106298763A publication Critical patent/CN106298763A/zh
Application granted granted Critical
Publication of CN106298763B publication Critical patent/CN106298763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Abstract

本发明提供一种半导体器件和电子装置，涉及半导体技术领域。所述半导体器件包括：P型半导体衬底；一可控硅整流器，形成于所述P型半导体衬底上，所述可控硅整流器为环形；一二极管串，位于所述环形的可控硅整流器以内区域的所述P型半导体衬底上，与所述可控硅整流器彼此间隔，该二极管串包含若干个环形的二极管，其中位于外侧的环形的二极管包围其内侧的环形的二极管并互相间隔，且所述环形的二极管从外到内宽度逐渐减小。本发明的半导体器件为一种改进了的环形二极管辅助激发SCR器件，其具有高的触发电压以及相对较小的衬底面积消耗，因此该半导体器件可实现优异的ESD保护性能。

Description

一种半导体器件和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件和电子装置。
背景技术
在半导体技术领域中，静电放电(ESD)现象是对集成电路(IC)的一大威胁。随着半导体制程工艺尺寸的不断减小，ESD防护设计在纳米级的CMOS技术中变得越来越具有挑战性和难度。
SCR(可控硅整流器)器件由于其强的ESD鲁棒性(robustness)和在单位面积下具有最强的电流泄放能力被广泛应用于IC的片上静电放电(ESD)保护。当其被用作低工作功率源ICs时，SCR器件高的触发电压限制了其应用范围。因此一些先进技术例如二极管辅助触发SCR器件(DTSCR)被提出用来增强SCR器件的开启效率。然而常规的DTSCR器件仍然存在漏电流大和硅衬底面积消耗等问题。
图1A、图1B和图1C分别示出了现有的一种DTSCR器件的剖面示意图、平面布局图和等效电路图。图1A示出了一个外接了三个二极管的DTSCR器件，该DTSCR器件包括主SCR器件部分和一个用于辅助触发的二极管串,图中右边部分为主SCR器件部分，图中左边部分为三个P+/N阱二极管。SCR器件部分N阱中的P+/N阱以及右边的三个P+/N阱二极管则组成了这个DTSCR的二极管串触发电路。当SCR器件的阳极于一ESD事件时，二极管串开启，电流会从阳极进入，流过SCR中的N阱，同时触发SCR的电流路径。概括的来说就是，DTSCR的触发电压与二极管的数量成比例。为了使DTSCR器件的触发电压高于集成电路IC的工作电压，需要同时串联多于四个或者五个的二极管，而二极管的数量越多则相对的其消耗的硅衬底的面积越大，并且会产生负面的达林顿效应(Darlington effect)，达林顿效应发生于层叠的二极管串中。
由此可见，现有的二极管辅助触发SCR器件为了实现高的触发电压存在着消耗衬底面积过大和负面的达林顿效应的问题。因此，为解决上述技术问题，有必要提出一种新的半导体器件结构，以在相对较小的面积消耗下产生更高的触发电压。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例一提供一种半导体器件，包括：
P型半导体衬底；
一可控硅整流器，形成于所述P型半导体衬底上，所述可控硅整流器为环形；
一二极管串，位于所述环形的可控硅整流器以内区域的所述P型半导体衬底上，与所述可控硅整流器彼此间隔，该二极管串包含若干个环形的二极管，其中位于外侧的环形的二极管包围其内侧的环形的二极管并互相间隔，且所述环形的二极管从外到内宽度逐渐减小。
在一个示例中，所述可控硅整流器包括：
位于所述P型半导体衬底内的由内到外或由外到内相邻接的环形的第一P阱和环形的第一N阱；
位于所述第一P阱内的由内到外或由外到内相邻排布的环形的第一N+注入区和环形的第一P+注入区，以及位于所述第一N阱内的由内到外或由外到内相邻排布的环形的第二N+注入区和环形的第二P+注入区，
其中所述第一N+注入区和第一P+注入区作为所述可控硅整流器的阴极，所述第二P+注入区作为所述可控硅整流器的阳极。
进一步，还包括位于所述第一N阱内的环形的第三P+注入区。
进一步，所述第三P+注入区和所述第二P+注入区作为所述可控硅整流器的阳极。
进一步，每个所述环形的二极管至少包括：
位于所述P型半导体衬底内的环形的第二N阱；
位于所述第二N阱内的由内到外或由外到内依次排布的环形的第三N+注入区、环形的所述第四P+注入区和环形的第四N+注入区。
进一步，环形的所述可控硅整流器为方环形。
进一步，每个所述环形的二极管的所述第三N+注入区为矩形环，所述矩形环的一个边与所述方环的一个边平行，所述第四N+注入区的形状为所述第三N+注入区旋转90°后所获得的矩形环，所述第三N+注入区的两个边和所述第四N+注入区的两个边垂直相交，所述第四P+注入区为由四个方条组成的不相连的方环，每个所述方条分别位于所述第三N+注入区和所述第四N+注入区相交的区域内，该相交的区域位于所述垂直相交的所述第三N+注入区的两个边和所述第四N+注入区的两个边的外侧。
进一步，位于所述可控硅整流器所包围区域的中心的二极管的N+注入区或P+注入区为实心形状。
进一步，所述实心形状为方形。
进一步，所述可控硅整流器和所述环形的二极管的形状为方环形、圆环形或椭圆环型。
进一步，所述N+注入区和所述P+注入区与其相邻的N+注入区和P+注入区之间设置有隔离结构。
本发明实施例二还提供一种电子装置，所述电子装置包含前述的半导体器件以及与所述半导体器件相连接的电子组件。
综上所述，本发明的半导体器件为一种改进了的环形二极管辅助激发SCR器件，其具有高的触发电压以及相对较小的衬底面积消耗，因此该半导体器件可实现优异的ESD保护性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出了现有的一种二极管辅助触发SCR器件(DTSCR)的横截面示意图；
图1B示出了对应图1A中DTSCR器件的俯视结构图；
图1C示出了对应图1A中DTSCR器件的等效电路图；
图2示出了本发明一个具体实施方式中的半导体器件的俯视结构图；
图3示出了本发明一个具体实施方式中的半导体器件的与现有技术中的DTSCR器件的TLP测试的一种对比图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图2来具体描述本发明的一个实施例的半导体器件。其中，图2示出了本发明一个具体实施方式中的半导体器件的俯视结构图。
本发明实施例的半导体器件包括P型半导体衬底。所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。该半导体衬底被掺杂有P型掺杂离子后构成P型半导体衬底。
还包括一可控硅整流器，形成于所述P型半导体衬底上，所述可控硅整流器为环形。
所述可控硅整流器至少包括：位于所述P型半导体衬底内的由内到外或由外到内相邻接的环形的第一P阱和环形的第一N阱；位于所述第一P阱内的由内到外或由外到内相邻排布的环形的第一N+注入区和环形的第一P+注入区，以及位于所述第一N阱内的由内到外或由外到内相邻排布的环形的第二N+注入区和环形的第二P+注入区，其中所述第一N+注入区和第一P+注入区作为所述可控硅整流器的阴极，所述第二P+注入区作为所述可控硅整流器的阳极。进一步，还包括位于所述第一N阱内的环形的第三P+注入区，所述第三P+注入区和所述第二P+注入区作为所述可控硅整流器的阳极。
在一个示例中，如图2所示，位于外侧的第一P+注入区211和第一N+注入区221，以及第二P+注入区212、第二N+注入区222和第三P+注入区213作为一可控硅整流器的组成部分，其均为方环形，第一P+注入区211和第一N+注入区221由外到内依次排布位于最外侧，其均位于所述P型半导体衬底内的环形的第一P阱(未示出)内，第二P+注入区212、第二N+注入区222和第三P+注入区213由外到内依次排布位于第一N+注入区221的内侧，且与第一N+注入区221间隔，其均位于所述P型半导体衬底内的环形的第一N阱(未示出)内。
本发明实施例的半导体器件包括一二极管串，位于所述环形的可控硅整流器以内区域的所述P型半导体衬底上，与所述可控硅整流器彼此间隔，该二极管串包含若干个环形的二极管，其中位于外侧的环形的二极管包围其内侧的环形的二极管并互相间隔，且所述环形的二极管从外到内宽度逐渐减小。该二极管串用作可控硅整流器的辅助触发电路，该二极管串包含的二极管的数量可以为1个、2个、3个、4个、5个、6个等，在此不作具体限制，可根据实际的器件需求选择合适的数量。
示例性地，二极管串中的每个所述环形的二极管至少包括：位于所述P型半导体衬底内的环形的第二N阱；位于所述第二N阱内的由内到外或由外到内依次排布的环形的第三N+注入区、环形的所述第四P+注入区和环形的第四N+注入区。
在一个示例中，如图2所示，环形的可控硅整流器为方环形，每个环形的二极管的第三N+注入区223为矩形环，该矩形环的一个边与方环形的可控硅整流器的一个边平行，第四N+注入区224的形状为所述第三N+注入区223旋转90°后所获得的矩形环，所述第三N+注入区223的两个边和所述第四N+注入区224的两个边垂直相交，所述第四P+注入区214为由四个方条组成的不相连的方环，每个所述方条分别位于所述第三N+注入区223和所述第四N+注入区224相交的区域内，该相交的区域位于垂直相交的所述第三N+注入区223的两个边和所述第四N+注入区224的两个边的外侧。
进一步地，位于可控硅整流器所包围区域的中心的二极管的N+注入区或P+注入区为实心形状。所述实心形状为方形。如图2所示，N+注入区225为方形。上述形状仅是示例性地，还可以为任何其他适宜的形状，如圆形，椭圆形或多边形等。位于中心的该二极管其包括形成于P型半导体衬底内的中心区域的N阱(未示出)，该N阱也可以为实心形状，如方形、圆形、椭圆形或多边形等。
进一步地，本发明实施例的半导体器件其所述可控硅整流器和所述环形的二极管的形状可以为方环形、圆环形或椭圆环型等。
进一步地，在前述本发明实施例涉及的半导体器件中的N+注入区和P+注入区与其相邻的N+注入区和P+注入区之间还可设置有隔离结构。该隔离结构可以为浅沟槽隔离结构等。
将本发明的半导体器件置于28nm节点CMOS技术下，并通过TLP测试进行验证，与现有技术的普通的具有相同二极管数量的DTSCR器件(如图1所示)的TLP测试数据进行对比，如图3所示，本发明实施例中的环形的半导体器件，也即环形二极管辅助激发SCR器件在具有与现有技术相同的二极管的前提下，可实现同样高甚至更高的触发电压，同时其消耗的衬底面积明显的减小。
综上所述，本发明的半导体器件为一种改进了的环形二极管辅助激发SCR器件，其具有高的触发电压以及相对较小的衬底面积消耗，因此该半导体器件可实现优异的ESD保护性能。
实施例二
本发明还提供一种电子装置，该电子装置包括实施例一中所述的半导体器件以及与所述半导体器件相连接的电子组件。
由于包括的半导体器件具有高的触发电压以及相对较小的衬底面积消耗，该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件，包括：
P型半导体衬底；
一可控硅整流器，形成于所述P型半导体衬底上，所述可控硅整流器为环形；
一二极管串，位于所述环形的可控硅整流器以内区域的所述P型半导体衬底上，与所述可控硅整流器彼此间隔，该二极管串包含若干个环形的二极管，其中位于外侧的环形的二极管包围其内侧的环形的二极管并互相间隔，且所述环形的二极管从外到内宽度逐渐减小，每个所述环形的二极管至少包括：
位于所述P型半导体衬底内的环形的第二N阱；
位于所述第二N阱内的由内到外或由外到内依次排布的环形的第三N+注入区、环形的第四P+注入区和环形的第四N+注入区。
2.根据权利要求1所述的半导体器件，其特征在于，所述可控硅整流器包括：
位于所述P型半导体衬底内的由内到外或由外到内相邻接的环形的第一P阱和环形的第一N阱；
位于所述第一P阱内的由内到外或由外到内相邻排布的环形的第一N+注入区和环形的第一P+注入区，以及位于所述第一N阱内的由内到外或由外到内相邻排布的环形的第二N+注入区和环形的第二P+注入区，
其中所述第一N+注入区和第一P+注入区作为所述可控硅整流器的阴极，所述第二P+注入区作为所述可控硅整流器的阳极。
3.根据权利要求2所述的半导体器件，其特征在于，还包括位于所述第一N阱内的环形的第三P+注入区。
4.根据权利要求3所述的半导体器件，其特征在于，所述第三P+注入区和所述第二P+注入区作为所述可控硅整流器的阳极。
5.根据权利要求1所述的半导体器件，其特征在于，环形的所述可控硅整流器为方环形。
6.根据权利要求5所述的半导体器件，其特征在于，每个所述环形的二极管的所述第三N+注入区为矩形环，所述矩形环的一个边与所述方环的一个边平行，所述第四N+注入区的形状为所述第三N+注入区旋转90°后所获得的矩形环，所述第三N+注入区的两个边和所述第四N+注入区的两个边垂直相交，所述第四P+注入区为由四个方条组成的不相连的方环，每个所述方条分别位于所述第三N+注入区和所述第四N+注入区相交的区域内，该相交的区域位于所述垂直相交的所述第三N+注入区的两个边和所述第四N+注入区的两个边的外侧。
7.根据权利要求6所述的半导体器件，其特征在于，位于所述可控硅整流器所包围区域的中心的二极管的N+注入区或P+注入区为实心形状。
8.根据权利要求7所述的半导体器件，其特征在于，所述实心形状为方形。
9.根据权利要求1所述的半导体器件，其特征在于，所述可控硅整流器和所述环形的二极管的形状为方环形、圆环形或椭圆环型。
10.根据权利要求2或3所述的半导体器件，其特征在于，N+注入区和P+注入区与其相邻的N+注入区和P+注入区之间设置有隔离结构。
11.一种电子装置，其特征在于，所述电子装置包含权利要求1至10之一所述的半导体器件以及与所述半导体器件相连接的电子组件。
CN201510245546.8A 2015-05-14 2015-05-14 一种半导体器件和电子装置 Active CN106298763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510245546.8A CN106298763B (zh) 2015-05-14 2015-05-14 一种半导体器件和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510245546.8A CN106298763B (zh) 2015-05-14 2015-05-14 一种半导体器件和电子装置

Publications (2)

Publication Number Publication Date
CN106298763A CN106298763A (zh) 2017-01-04
CN106298763B true CN106298763B (zh) 2019-05-21

Family

ID=57632301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510245546.8A Active CN106298763B (zh) 2015-05-14 2015-05-14 一种半导体器件和电子装置

Country Status (1)

Country Link
CN (1) CN106298763B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661530B (zh) * 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
CN110867482B (zh) * 2018-08-28 2023-09-26 中芯国际集成电路制造(上海)有限公司 一种用于ic芯片的esd保护器件及电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159263A (zh) * 2006-06-29 2008-04-09 沙诺夫公司 箝位电路的静电放电保护
CN103325783A (zh) * 2012-03-22 2013-09-25 英飞凌科技股份有限公司 半导体芯片和半导体布置
CN103839941A (zh) * 2012-11-20 2014-06-04 美国亚德诺半导体公司 具有集成保护结构的结隔离阻断电压装置及其形成方法
CN203659860U (zh) * 2013-12-13 2014-06-18 江南大学 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285458B2 (en) * 2004-02-11 2007-10-23 Chartered Semiconductor Manufacturing Ltd. Method for forming an ESD protection circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159263A (zh) * 2006-06-29 2008-04-09 沙诺夫公司 箝位电路的静电放电保护
CN103325783A (zh) * 2012-03-22 2013-09-25 英飞凌科技股份有限公司 半导体芯片和半导体布置
CN103839941A (zh) * 2012-11-20 2014-06-04 美国亚德诺半导体公司 具有集成保护结构的结隔离阻断电压装置及其形成方法
CN203659860U (zh) * 2013-12-13 2014-06-18 江南大学 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件

Also Published As

Publication number Publication date
CN106298763A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106298764B (zh) 一种半导体器件和电子装置
CN106328644B (zh) 一种半导体器件和电子装置
CN105990331B (zh) 一种静电放电保护结构和电子装置
US8237193B2 (en) Lateral transient voltage suppressor for low-voltage applications
US8169000B2 (en) Lateral transient voltage suppressor with ultra low capacitance
CN106158959B (zh) 一种半导体器件和电子装置
CN102290419A (zh) 一种基于齐纳二极管的瞬态电压抑制器
CN101017818A (zh) 一种增大静电电流有效流通面积的esd防护电路
CN106298763B (zh) 一种半导体器件和电子装置
CN104409454A (zh) 一种nldmos防静电保护管
US20150340481A1 (en) Latch-up robust scr-based devices
CN110867482B (zh) 一种用于ic芯片的esd保护器件及电子装置
CN201041806Y (zh) 一种增大静电电流有效流通面积的esd防护器件
US8778743B2 (en) Latch-up robust PNP-triggered SCR-based devices
US9871031B2 (en) Semiconductor device and an electronic apparatus
CN106158942B (zh) 一种半导体器件和电子装置
CN108269800A (zh) 用于高压器件的静电保护单元及其制作方法、电子装置
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN110518008A (zh) 一种esd保护器件及其制作方法、电子装置
CN101047180A (zh) 一种分散静电泄放电流的静电放电防护器件
Zhou et al. New DDSCR structure with high holding voltage for robust ESD applications
Zhu et al. Design of a novel high holding voltage LVTSCR with embedded clamping diode
Zhang et al. An improved GGNMOS triggered SCR for high holding voltage ESD protection applications
Song et al. Enhanced gated-diode-triggered silicon-controlled rectifier for robust electrostatic discharge (ESD) protection applications
US10002861B2 (en) ESD protection structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant