CN106158959B - 一种半导体器件和电子装置 - Google Patents
一种半导体器件和电子装置 Download PDFInfo
- Publication number
- CN106158959B CN106158959B CN201510176990.9A CN201510176990A CN106158959B CN 106158959 B CN106158959 B CN 106158959B CN 201510176990 A CN201510176990 A CN 201510176990A CN 106158959 B CN106158959 B CN 106158959B
- Authority
- CN
- China
- Prior art keywords
- trap
- diffusion region
- semiconductor devices
- well
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000009792 diffusion process Methods 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims description 15
- 238000012423 maintenance Methods 0.000 abstract description 8
- 238000010276 construction Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 230000036039 immunity Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011469 building brick Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件和电子装置，涉及半导体技术领域。该半导体器件包括：P型衬底；第一N阱和第二N阱，彼此间隔位于所述P型衬底内；P阱，位于所述第一N阱和所述第二N阱之间的所述P型衬底内，且所述P阱与所述第一N阱和所述第二N阱相接触；第一P+扩散区和第二P+扩散区，分别位于所述第一N阱内和所述第二N阱内；第一N+扩散区和第二N+扩散区，分别位于所述P阱与所述第一N阱的交界区域和所述P阱与所述第二N阱的交界区域。本发明的半导体器件为一种双方向SCR器件，其具有高的维持电压和强鲁棒性，可提供更好的ESD防护性能。它也可以用来作为层叠结构，以满足不同的触发电压和灵活地维持电压。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件和电子装置。
背景技术
基于BCD(Bipolar-CMOS-DMOS)工艺的高压集成电路被广泛应用于功率管理器件，例如显示驱动、汽车电子、工业控制等。然而，随着半导体功率集成工艺的快速发展，在工程应用实践中，高压功率集成电路遭受静电放电(electro-static Discharge，简称ESD)的危害越来越严重，因此，设计既具有高可靠性、强鲁棒性、强抗闩锁能力，又具有高效能比的高压ESD保护器件，是整个电路系统设计中的一大技术难点。
为了防止CMOS集成电路产品因ESD而造成失效，CMOS集成电路产品通常必须使用具有高性能、高耐受力的ESD保护器件。目前已有多种ESD保护器件被提出，如二极管、栅极接地的NMOS管(GGNMOS)、可控硅整流器(SCR：Silicon Controlled Rectifier)及横向双扩散MOS管(LDMOS：Lateral Double Diffused MOSFET)等，其中常采用LDMOS在智能功率IC的输出端口既用作功率驱动管，又用作ESD自防护器件。然而，实践证明，LDMOS器件的ESD保护性能较差，寄生三极管的不均匀触发和基底push-out效应导致的高压ESD脉冲很容易破坏LDMOS器件的静电保护效率，另外，通常LDMOS(横向扩散金属场效应管)器件存在开启电流不均匀的问题，因此静电保护能力一般比较低。而对于高压工艺来说，静电保护器件不仅需要满足耐压要大于电源电压的要求，其静电触发电压还需要小于被保护器件的损坏电压才可以，故一些常用于普通CMOS工艺的ESD保护器件对于BCD工艺并不适用。
以传统的SCR器件为例，如图1所示，其因在单位面积下具有最强的电流泄放能力和静电防护能力而被设计者广泛应用，但其具有很低的维持电压，不容易达到电源电压值以上，因此存在较大的闩锁隐患，容易造成IC芯片无法正常工作，甚至损毁。传统方法常常以牺牲SCR器件的静电防护能力为代价，来换取其较强的抗闩锁能力，但是在高压电路中，仍很难达到抗闩锁的设计要求，使得SCR器件很难应用于高压电路的ESD防护设计中。
在最近几年，有人提出将SCR内嵌LDMOS构成LDMOS-SCR结构的器件，如图2所示，用于高压ESD保护，与普通LDMOS器件相比，虽然LDMOS-SCR器件的ESD鲁棒性显著提高，但维持电压或者维持电流仍然较低，器件容易进入闩锁状态。
因此，有必要提出一种新的半导体器件，以保证静电防护结构即具有较强的静电防护能力，又具有很强的抗闩锁能力，能够满足高压ESD防护设计需求。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例一提供一种半导体器件，包括：
P型衬底；
第一N阱和第二N阱，彼此间隔位于所述P型衬底内；
P阱，位于所述第一N阱和所述第二N阱之间的所述P型衬底内，且所述P阱与所述第一N阱和所述第二N阱相接触；
第一P+扩散区和第二P+扩散区，分别位于所述第一N阱内和所述第二N阱内；
第一N+扩散区和第二N+扩散区，分别位于所述P阱与所述第一N阱的交界区域和所述P阱与所述第二N阱的交界区域。
进一步，所述第一P+扩散区和所述第一N+扩散区为SCR器件的阳极，所述第二P+扩散区和所述第二N+扩散区为SCR器件的阴极。
进一步，所述第一P+扩散区和所述第一N+扩散区为SCR器件的阴极，所述第二P+扩散区和所述第二N+扩散区为SCR器件的阳极。
进一步，第一P+扩散区和所述第一N+扩散区之间设置有隔离结构，所述第一N+扩散区和所述第二N+扩散区之间设置有隔离结构，所述第二N+扩散区和第二P+扩散区之间设置有隔离结构。
进一步，所述隔离结构为浅沟槽隔离结构。
进一步，所述第一N阱和第二N阱均为中压N阱。
进一步，所述P阱为中压P阱。
本发明实施例二还提供一种电子装置，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括：
P型衬底；
第一N阱和第二N阱，彼此间隔位于所述P型衬底内；
P阱，位于所述第一N阱和所述第二N阱之间的所述P型衬底内，且所述P阱与所述第一N阱和所述第二N阱相接触；
第一P+扩散区和第二P+扩散区，分别位于所述第一N阱内和所述第二N阱内；
第一N+扩散区和第二N+扩散区，分别位于所述P阱与所述第一N阱的交界区域和所述P阱与所述第二N阱的交界区域。
综上所述，本发明的半导体器件为一种双方向SCR器件，其具有高的维持电压和强鲁棒性，可提供更好的ESD防护性能。它也可以用来作为层叠结构，以满足不同的触发电压和灵活地维持电压。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有的一种SCR静电放电防护结构的剖面示意图；
图2示出了现有的一种LDMOS-SCR静电放电防护结构的剖面示意图；
图3示出了本发明的一种半导体器件的剖面示意图；
图4示出了本发明一个实施例的一种半导体器件与现有技术中的SCR器件、GGNMOS器件、LDMOS器件、LDMOS-SCR器件的TLP测试的一种对比图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图3来具体描述本发明的一个实施例的半导体器件。其中，图3为本发明的一个实施例的一种半导体器件的剖视图。
如图3所示，本发明实施例的半导体器件包括P型衬底300，以及彼此间隔位于P型衬底300内的N阱301和N阱302，还包括位于N阱301和N阱302之间的P型衬底300内的P阱303，且P阱303与N阱301和N阱302相接触。
在一个示例中，所述N阱301和N阱302均为中压N阱，所述P阱303为中压P阱。
还包括P+扩散区304和P+扩散区305，其中，P+扩散区304位于所述N阱301内，P+扩散区305位于所述N阱302内。
还包括N+扩散区306和N+扩散区307，其中，N+扩散区306位于P阱303与N阱301的交界区域，N+扩散区307位于P阱与所述N阱302的交界区域。
在一个示例中，P+扩散区304和N+扩散区306之间设置有隔离结构308，N+扩散区306和N+扩散区307之间设置有隔离结构308，P+扩散区305和N+扩散区307之间设置有隔离结构308。可选地，所述隔离结构308为浅沟槽隔离结构。
上述半导体器件为一种双方向SCR器件，该SCR器件是对称的，其阳极和阴极可以互换。
例如，P+扩散区304和N+扩散区306为SCR器件的阳极，P+扩散区305和N+扩散区307为SCR器件的阴极，或者，P+扩散区304和N+扩散区306为SCR器件的阴极，P+扩散区305和N+扩散区307为SCR器件的阳极。
以图3所示的半导体器件结构为例，P+扩散区304和N+扩散区306为SCR器件的阳极，P+扩散区305和N+扩散区307为SCR器件的阴极，当本发明的双方向SCR器件的阳极受到正向的ESD压力时，作为阳极的N+扩散区306与P阱303组成的结分解(break down)。然后，由作为阳极的N+扩散区306、P阱303和作为阴极N+扩散区307构成的寄生双极NPN晶体管开启，当寄生双极NPN晶体管开启后，由作为阳极的P+扩散区305、N阱302和P阱303构成的寄生双极PNP晶体管也开启。NPN晶体管和PNP晶体管在正反馈模型下工作并且最终形成一个低电阻路径，该低电阻路径可以泄放ESD电流。如果本实施例的双方向SCR器件的阳极受到负的ESD压力，器件的ESD电流泄放方式与上述方式相同，在此不作赘述。
通过0.18μm高压BCD技术制作出本实施例的双向SCR器件，并利用TLP测试进行了验证，将本发明实施例的双方向SCR器件与现有技术中的SCR器件、GGNMOS器件、LDMOS器件、LDMOS-SCR器件的TLP测试结果进行对比，如图4所示。由TLP测试结构可以看出本发明实施例的半导体器件可以具有高的维持电压和强的ESD鲁棒性。
综上所示，本发明的半导体器件为一种双方向SCR器件，其具有高的维持电压和强鲁棒性，可提供更好的ESD防护性能。它也可以用来作为层叠结构，以满足不同的触发电压和灵活地维持电压。
实施例二
本发明还提供一种电子装置，该电子装置包括实施例一中所述的半导体器件以及与所述半导体器件相连接的电子组件。
其中所述半导体器件包括：P型衬底；第一N阱和第二N阱，彼此间隔位于所述P型衬底内；P阱，位于所述第一N阱和所述第二N阱之间的所述P型衬底内，且所述P阱与所述第一N阱和所述第二N阱相接触；第一P+扩散区和第二P+扩散区，分别位于所述第一N阱内和所述第二N阱内；第一N+扩散区和第二N+扩散区，分别位于所述P阱与所述第一N阱的交界区域和所述P阱与所述第二N阱的交界区域。
由于包括的半导体器件具有更好的ESD防护性能，该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种半导体器件，包括：
P型衬底；
第一N阱和第二N阱，彼此间隔位于所述P型衬底内；
P阱，位于所述第一N阱和所述第二N阱之间的所述P型衬底内，且所述P阱与所述第一N阱和所述第二N阱相接触；
第一P+扩散区和第二P+扩散区，分别位于所述第一N阱内和所述第二N阱内；
第一N+扩散区和第二N+扩散区，分别位于所述P阱与所述第一N阱的交界区域和所述P阱与所述第二N阱的交界区域，其中，所述第一P+扩散区和所述第一N+扩散区为所述半导体器件的阳极，所述第二P+扩散区和所述第二N+扩散区为所述半导体器件的阴极，或者，所述第一P+扩散区和所述第一N+扩散区为所述半导体器件的阴极，所述第二P+扩散区和所述第二N+扩散区为所述半导体器件的阳极。
2.如权利要求1所述的半导体器件，其特征在于，所述第一P+扩散区和所述第一N+扩散区为SCR器件的阳极，所述第二P+扩散区和所述第二N+扩散区为SCR器件的阴极。
3.如权利要求1所述的半导体器件，其特征在于，所述第一P+扩散区和所述第一N+扩散区为SCR器件的阴极，所述第二P+扩散区和所述第二N+扩散区为SCR器件的阳极。
4.如权利要求1所述的半导体器件，其特征在于，第一P+扩散区和所述第一N+扩散区之间设置有隔离结构，所述第一N+扩散区和所述第二N+扩散区之间设置有隔离结构，所述第二N+扩散区和第二P+扩散区之间设置有隔离结构。
5.如权利要求4所述的半导体器件，其特征在于，所述隔离结构为浅沟槽隔离结构。
6.如权利要求1所述的半导体器件，其特征在于，所述第一N阱和第二N阱均为中压N阱。
7.如权利要求1所述的半导体器件，其特征在于，所述P阱为中压P阱。
8.一种电子装置，其特征在于，包括半导体器件以及与所述半导体器件相连接的电子组件，其中所述半导体器件包括：
P型衬底；
第一N阱和第二N阱，彼此间隔位于所述P型衬底内；
P阱，位于所述第一N阱和所述第二N阱之间的所述P型衬底内，且所述P阱与所述第一N阱和所述第二N阱相接触；
第一P+扩散区和第二P+扩散区，分别位于所述第一N阱内和所述第二N阱内；
第一N+扩散区和第二N+扩散区，分别位于所述P阱与所述第一N阱的交界区域和所述P阱与所述第二N阱的交界区域，其中，所述第一P+扩散区和所述第一N+扩散区为所述半导体器件的阳极，所述第二P+扩散区和所述第二N+扩散区为所述半导体器件的阴极，或者，所述第一P+扩散区和所述第一N+扩散区为所述半导体器件的阴极，所述第二P+扩散区和所述第二N+扩散区为所述半导体器件的阳极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510176990.9A CN106158959B (zh) | 2015-04-15 | 2015-04-15 | 一种半导体器件和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510176990.9A CN106158959B (zh) | 2015-04-15 | 2015-04-15 | 一种半导体器件和电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158959A CN106158959A (zh) | 2016-11-23 |
| CN106158959B true CN106158959B (zh) | 2019-06-28 |
Family
ID=57337038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510176990.9A Active CN106158959B (zh) | 2015-04-15 | 2015-04-15 | 一种半导体器件和电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158959B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108022912A (zh) * | 2018-01-17 | 2018-05-11 | 上海长园维安微电子有限公司 | 一种新型低触发电压的双向scr半导体保护器件 |
| CN109103182B (zh) * | 2018-08-24 | 2022-03-29 | 电子科技大学 | 双向esd防护器件 |
| CN109962098A (zh) * | 2019-02-25 | 2019-07-02 | 中国科学院微电子研究所 | 双向可控硅静电放电保护结构及soi结构 |
| CN111627996B (zh) * | 2020-06-08 | 2023-05-23 | 无锡光磊电子科技有限公司 | 一种采用电压驱动的可控硅 |
| CN113421924B (zh) * | 2021-05-21 | 2024-01-09 | 西安理工大学 | 一种二极管触发的双向scr器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047180A (zh) * | 2007-04-19 | 2007-10-03 | 浙江大学 | 一种分散静电泄放电流的静电放电防护器件 |
| CN102034858A (zh) * | 2010-10-28 | 2011-04-27 | 浙江大学 | 一种用于射频集成电路静电放电防护的双向可控硅 |
| CN102054860A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200816878A (en) * | 2006-09-27 | 2008-04-01 | Silicon Motion Inc | Electrostatic discharge (ESD) protection device |
-
2015
- 2015-04-15 CN CN201510176990.9A patent/CN106158959B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047180A (zh) * | 2007-04-19 | 2007-10-03 | 浙江大学 | 一种分散静电泄放电流的静电放电防护器件 |
| CN102054860A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
| CN102034858A (zh) * | 2010-10-28 | 2011-04-27 | 浙江大学 | 一种用于射频集成电路静电放电防护的双向可控硅 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158959A (zh) | 2016-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298764B (zh) | 一种半导体器件和电子装置 | |
| CN106328644B (zh) | 一种半导体器件和电子装置 | |
| CN105990331B (zh) | 一种静电放电保护结构和电子装置 | |
| CN106158959B (zh) | 一种半导体器件和电子装置 | |
| US20160056146A1 (en) | Electrostatic Discharge (ESD) Silicon Controlled Rectifier (SCR) with Lateral Gated Section | |
| CN102034858A (zh) | 一种用于射频集成电路静电放电防护的双向可控硅 | |
| CN100470803C (zh) | 一种增大静电电流有效流通面积的esd防护电路 | |
| US9406667B2 (en) | Latch-up immunity nLDMOS | |
| CN109166850A (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN104347621A (zh) | 一种多电源系、多封装形式的芯片静电放电保护方法 | |
| US8860082B2 (en) | Transient voltage suppressor circuit, and diode device therefor and manufacturing method thereof | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN201041806Y (zh) | 一种增大静电电流有效流通面积的esd防护器件 | |
| CN106158942B (zh) | 一种半导体器件和电子装置 | |
| US9871031B2 (en) | Semiconductor device and an electronic apparatus | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| US20100038677A1 (en) | Semiconductor device for electrostatic discharge protection | |
| CN106298763B (zh) | 一种半导体器件和电子装置 | |
| US20140049313A1 (en) | Latch-up robust pnp-triggered scr-based devices | |
| CN100525000C (zh) | 器件充电模式静电放电保护结构 | |
| US9748220B1 (en) | Gate-bounded silicon controlled rectifier | |
| CN104143549B (zh) | 一种静电释放保护电路版图及集成电路 | |
| CN108269800A (zh) | 用于高压器件的静电保护单元及其制作方法、电子装置 | |
| CN101047180A (zh) | 一种分散静电泄放电流的静电放电防护器件 | |
| CN112563260B (zh) | 一种双向esd保护器件及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |