CN115020404B - 一种用于静电防护的对称双向可控硅整流器及防护系统 - Google Patents
一种用于静电防护的对称双向可控硅整流器及防护系统 Download PDFInfo
- Publication number
- CN115020404B CN115020404B CN202210855186.3A CN202210855186A CN115020404B CN 115020404 B CN115020404 B CN 115020404B CN 202210855186 A CN202210855186 A CN 202210855186A CN 115020404 B CN115020404 B CN 115020404B
- Authority
- CN
- China
- Prior art keywords
- well
- ring
- type
- module
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 96
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 72
- 239000010703 silicon Substances 0.000 title claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 35
- 230000003071 parasitic effect Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims description 27
- 125000000623 heterocyclic group Chemical group 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 238000005457 optimization Methods 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 10
- 230000003068 static effect Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000012423 maintenance Methods 0.000 description 28
- 238000005516 engineering process Methods 0.000 description 14
- 230000009286 beneficial effect Effects 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007488 abnormal function Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005316 response function Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
Abstract
本发明提供了一种用于静电防护的对称双向可控硅整流器及防护系统，包括：P型衬底P110、深N阱、P阱、N阱、P型有源区、N型有源区、第一N阱环N130、阳极、阴极，所述深N阱N120置于所述P型衬底P110和所述P阱之间；其中，所述阳极通过正极金属互连线(102)连接且置于整流器外侧，所述阴极通过负极金属互连线(101、103)连接且置于整流器外侧；第一N阱环N130跨接于深N阱N120上，第一N阱N150、第三N阱N190、第二N阱N170和第四N阱N210通过连接构成一个第二N阱环，第一P阱P140、第四P阱P200、第三P阱P180和第五P阱P220通过连接构成一个P阱环，本发明提出的新型版图布局，可以有效阻断各种寄生SCR通路，恢复整流器自身对称的I‑V特性。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种用于静电防护的对称双向可控硅整流器及防护系统。
背景技术
目前，目前，随着半导体工艺的发展，静电放电事件引起的芯片/印刷电路板损伤愈发严重，已经成为制约集成电路产品可靠性的主因之一。因此，为电子产品提供有效的片上静电放电防护，以及为芯片/印刷电路板电路提供可靠的片外防护，如瞬变电压抑制二极管(Transient Voltage Suppressor，简称TVS)，均是十分必要的。在众多ESD防护器件中，双向的可控硅整流器(DDSCR)是一种非常有效的静电防护结构，其在关闭状态下具有双向的阻塞能力，静态功耗低；开通状态下具有双向的静电荷泄放能力，且鲁棒性高，电压钳制特性良好，寄生电容较低。因此，目前双向的可控硅整流器已经在片上静电放电和瞬变电压抑制二极管中得到了广泛的研究与应用。
然而，在实际芯片中，器件的周围通常会设置有P型保护环，其通过金属线接地，以维持衬底电势的稳定。此时，当将上述双向的可控硅整流器应用于与接地相关的引脚防护时，如电源到金属线接地，或输入输出到金属线接地时，双向的可控硅整流器与其周围的P型保护环之间会形成寄生电流路径，其中，尤其是在反向偏置下形成的“寄生SCR电流通路”，会严重恶化双向的可控硅整流器的维持特性，产生出非对称的I-V特性，从而使器件的功能异常，集成到电子产品后可能会引发严重的门锁问题，烧毁电路。遗憾的是，现有的绝大多数有关双向的可控硅整流器维持特性的优化研究，均局限于双向的可控硅整流器器件内部，而忽视了P型保护环的影响。P型保护环的存在，会使得精心优化的双向的可控硅整流器维持特性变得无效。
发明内容
本发明提供一种用于静电防护的对称双向可控硅整流器及防护系统，用以解决以上的情况，本发明的目的在于针对双向可控硅整流器结构，提供一种新型的版图布局，以抑制实际集成应用时，器件周围P型保护环带来的寄生效应对双向可控硅整流器维持特性的恶化。相比现有的典型版图布局，本发明所提出的新型版图布局，可以有效阻断P型保护环与双向可控硅整流器之间的各种寄生SCR通路，从而屏蔽掉P型保护环对维持特性的干扰，恢复双向可控硅整流器自身对称的I-V特性，使其能够有效且可靠地进行静电防护工作，并且获得良好的闩锁免疫能力(包括对本发明自身内部潜在闩锁路径的抑制，以及对本发明与周围电路之间潜在闩锁路径的抑制)。此外，本发明所提出的新型版图布局，还具有良好的移植性，可应用于现有的绝大多数双向可控硅整流器结构。
一种用于静电防护的对称双向可控硅整流器，包括：P型衬底P110、深N阱、P阱、N阱、P型有源区、N型有源区、第一N阱环N130、阳极、阴极，所述深N阱N120置于所述P型衬底P110和所述P阱之间；
其中，所述阳极通过正极金属互连线102连接且置于整流器外侧，所述阴极通过负极金属互连线101、103连接且置于整流器外侧；
第一N阱环N130跨接于深N阱N120上，第一N阱N150、第三N阱N190、第二N阱N170和第四N阱N210通过连接构成一个第二N阱环，第一P阱P140、第四P阱P200、第三P阱P180和第五P阱P220通过连接构成一个P阱环。
作为本发明的一种实施例：所述第一N阱环N130跨接于深N阱N120上，第一N阱N150、第三N阱N190、第二N阱N170和第四N阱N210通过连接构成一个第二N阱环，第一P阱P140、第四P阱P200、第三P阱P180和第五P阱P220通过连接构成一个P阱环具体包括：
所述第一N阱环N130、P型保护环P+111与深N阱按照竖直方向，向外进行扩展，形成内置空间；
将第三N阱N190和第四N阱N210置于所述内置空间；其中，第三N阱N190和第四N阱N210宽度与第一N阱N150和第二N阱N170宽度相同，且所述宽度均为D1；
所述第一N阱N150、第三N阱N190、第二N阱N170和第四N阱N210按照顺时针方向进行连接，构成一个第二N阱环；
基于第一N阱环N130、P型保护环P+111与深N阱按照竖直方向，向外进行扩展，形成内置空间；
将P阱N200和P阱N220置于所述内置空间；
其中，P阱N200和P阱N220宽度与P阱N140和P阱N180宽度相同，且所述宽度均为D2；
所述第一P阱P140、第四P阱P200、第三P阱P180和第五P阱P220按照顺时针方向进行连接，构成一个P阱环。
作为本发明的一种实施例：所述N阱环和P阱环进行嵌套连接，在水平方向和垂直方向构成P-N-P-N-P-N连接结构；
其中，所述P-N-P-N-P-N连接结构对寄生SCR电流通路进行阻断。
作为本发明的一种实施例：所述包括：触发/分流模块，
第一触发/分流模块P+151、第二触发/分流模块P+152、第三触发/分流模块P+171和第四触发/分流模块P+172按照水平方向执行分流操作；
第五触发/分流模块P+191、第六触发/分流模块P+192、第七触发/分流模块P+201和第八触发/分流模块P+202按照竖直方向执行分流操作；
其中，所述第二触发/分流模块P+152、第六触发/分流模块P+192、第四触发/分流模块P+172和第八触发/分流模块P+202按照顺时针方向进行连接，构成一类P型重掺杂环；
所述第一触发/分流模块P+151、第五触发/分流模块P+191、第三触发/分流模块P+171和第七触发/分流模块P+201按照顺时针方向进行连接，构成二类P型重掺杂环；
所述一类P型重掺杂环、二类P型重掺杂环和P-N-P-N-P-N连接结构，对P型保护环执行寄生通路屏蔽操作；
第一触发/分流模块P+151和第二触发/分流模块P+152分别位于第二N阱环中第一N阱N150的外侧和内侧；
第三触发/分流模块P+171和第四触发/分流模块P+172分别位于第二N阱环中第二N阱N170的外侧和内侧；
第五触发/分流模块P+191、第六触发/分流模块P+192分别位于第二N阱环中第三N阱N190的外侧和内侧；
第七触发/分流模块P+201和第八触发/分流模块P+202分别位于第二N阱环中第四N阱N210的外侧和内侧。
作为本发明的一种实施例：所述深N阱N120包括两种深N阱型；
第一类深N阱型包括：通过底部深N阱与侧壁深N阱形成凹型深N阱，通过深N阱N120将P型衬底P110与第一P阱P140、第二P阱P160、第三P阱P180、第四P阱P200和第五P阱P220进行隔离；
第二类深N阱型包括：通过第一N阱环N130嵌套连接于底部深N阱N120，形成凹型深N阱，并通过第一N阱环N130和底部深N阱N120将P型衬底P110与第一P阱P140和第二P阱P160、第三P阱P180、第四P阱P200和第五P阱P220进行隔离。
作为本发明的一种实施例：所述P型有源区和N型有源区内部之间或P型有源区和N型有源区内部之间设有隔离结构；
所述隔离结构还包括：浅沟槽隔离结构、场氧化层隔离结构和无隔离结构。
作为本发明的一种实施例：包括：所述阳极通过金属线与电源或信号端口进行连接；
阴极和P型保护环通过金属线与接地进行连接。
作为本发明的一种实施例：第二N型有源区N+161、第四P型有源区P+162、第五P型有源区P+163和第三N型有源区N+164通过金属线与阳极进行连接；
第一N型有源区N+141、第一P型有源区P+142、第四N型有源区N+181和第八P型有源区P+182通过金属线与阴极进行连接。
作为本发明的一种实施例：所述阴极和阳极与执行器件进行连接，形成整流电路；
基于所述整流电路，对称双向可控硅整流器接收整流电路的输出电流/电压脉冲信号；
所述对称双向可控硅整流器对接收的电流/电压脉冲信号进行响应，并将所述电流/电压脉冲信号与阳极电流/电压进行同步调控处理。
作为本发明的一种实施例：所述防护系统包括：
器件连接模块：用于将双向可控硅整流器与执行器件通过金属线进行连接，形成闭合电路；
寄生通路阻断模块：用于基于所述闭合电路，通过整流器中N阱环和P阱环对电路中形成的寄生SCR电流通路进行阻断，获取稳定电流和稳定电压；
特性优化模块：用于通过在整流器中镶嵌触发/分流模块，构建P型重掺杂环，并根据所述P型重掺杂环对进行分流操作，获取优化特性双向可控硅整流器；
静电防护模块：根据所述优化特性双向可控硅整流器，对执行器件执行静电防护操作。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1-(a)为本发明实施例中一种用于静电防护的对称双向可控硅整流器的结构优化版图；
图1-(b)为本发明实施例结构优化版图沿切线的结构剖面图；
图1-(c)为本发明实施例结构优化版图沿切线的结构剖面图；
图2-(a)为本发明实施例中一种用于静电防护的对称双向可控硅整流器的添加触发/分流模块结构优化版图；
图2-(b)为本发明实施例中添加触发/分流模块结构优化版图沿切线的结构剖面图；
图2-(c)为本发明实施例中添加触发/分流模块结构优化版图沿切线的结构剖面图；
图3-(a)为本发明实施例中现有通过“深N阱”进行隔离的双向SCR结构图；
图3-(b)为本发明实施例中现有通过“深N阱+N阱环”进行隔离的双向SCR结构图；
图3-(c)为本发明实施例中现有双向SCR结构等效电路图；
图3-(d)为本发明实施例中现有双向SCR结构I-V特性曲线图；
图4-(a)为本发明实施例中现有带有“触发/分流模块”的双向SCR器件结构图；
图4-(b)为本发明实施例中现有带有“触发/分流模块”的双向SCR等效电路图；
图5-(a)为本发明实施例中现有双向SCR器件结构图；
图5-(b)为本发明实施例中现有双向SCR典型版图；
图6-(a)为本发明实施例中现有“双指条”双向SCR典型版图；
图6-(b)为本发明实施例中现有“双指条”双向SCR沿切线的结构剖面图；
图6-(c)为本发明实施例中现有“双指条”双向SCR沿切线的结构剖面图。
图7为本发明实施例中一种用于静电防护的防护系统的模块连接图。
图中：P110通常代表半导体工艺的P型衬底；
N120通常代表深N阱，旨在将其内部的P阱与工艺的P型衬底相隔离；
N130，N150，N170，N190和N210通常代表N阱；P140，P160，P180，P200和P220通常代表P阱；P+142，P+151，P+152，P+162，P+163，P+171，P+172和P+182通常代表重掺杂的P型区域(即P型有源区)；P+111通常代表P型保护环(PGR)；P+151，P+152，P+171，P+172代表嵌入的“触发/分流模块”；N+141，N+161，N+164，N+181通常代表重掺杂的N型区域(即N型有源区)；线102代表器件的正极金属互联线；线101和103代表器件的负极金属互联线。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接在另一个部件上或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，“多个”的含义是两个或两个以上，除非另有明确具体的限定。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
实施例1：
本发明实施例提供了一种用于静电防护的对称双向可控硅整流器，包括：P型衬底P110、深N阱、P阱、N阱、P型有源区、N型有源区、第一N阱环N130、阳极、阴极，所述深N阱N120置于所述P型衬底P110和所述P阱之间；
其中，所述阳极通过正极金属互连线102连接且置于整流器外侧，所述阴极通过负极金属互连线101、103连接且置于整流器外侧；
第一N阱环N130跨接于深N阱N120上，第一N阱N150、第三N阱N190、第二N阱N170和第四N阱N210通过连接构成一个第二N阱环，第一P阱P140、第四P阱P200、第三P阱P180和第五P阱P220通过连接构成一个P阱环；
在一个实际场景中：在现有的双向的可控硅整流器(DDSCR)D的工作原理如图3-(a)、图3-(b)、图3-(c)和图3-(d)所示提供一条正向的电荷泄放通路(SCR通路1)和一条反向的电荷泄放通路(SCR通路2)，两条电流通路拥有对称的I-V特性，但是器件在开启后，电压会出现一个“回滞”现象，使得最终器件的工作电压较低，这会带来较大的闩锁风险，因而需要针对DDSCR的维持特性进行专门的优化，目前已经报道了多种优化方式，但绝大多数都没有考虑到衬底保护环的影响；
本发明在进行实施的时候：如图1-(a)、图1-(b)和图1-(c)所示，本技术对现有DDSCR结构进行版图优化，其中DDSCR的两个阳极置于版图内侧，同时将两个阴极暴露在版图外侧。通过此举措可以有效抑制掉水平方向和竖直方向上的寄生SCR通路，恢复DDSCR自身对称的I-V特性，使其能够有效且可靠地进行静电防护工作，并且获得良好的闩锁免疫能力(包括对本发明自身内部潜在闩锁路径的抑制，以及对本发明与周围电路之间潜在闩锁路径的抑制)，从图1-(b)和图1-(c)可以看出将深N阱P120置于P型衬底P110和所述P阱之间，主要是用于将P型衬底和P阱进行隔离，这样的隔离是为了避免短路的情况发生；
上述技术方案的有益效果为：将深N阱P120置于P型衬底P110和所述P阱之间，主要是用于将P型衬底和P阱进行隔离，这样的隔离是为了避免短路的情况发生，而且如图1-(a)所示将两个阳极置于版图内侧，并将两个阴极置于版图外侧，这样的连接放置方式，可以有效抑制掉水平方向和竖直方向上的寄生SCR通路。
实施例2：
在一个实施例中，所述第一N阱环N130跨接于深N阱N120上，第一N阱N150、第三N阱N190、第二N阱N170和第四N阱N210通过连接构成一个第二N阱环，第一P阱P140、第四P阱P200、第三P阱P180和第五P阱P220通过连接构成一个P阱环具体包括：
所述第一N阱环N130、P型保护环P+111与深N阱按照竖直方向，向外进行扩展，形成内置空间；
将第三N阱N190和第四N阱N210置于所述内置空间；其中，第三N阱N190和第四N阱N210宽度与第一N阱N150和第二N阱N170宽度相同，且所述宽度均为D1；
所述第一N阱N150、第三N阱N190、第二N阱N170和第四N阱N210按照顺时针方向进行连接，构成一个第二N阱环；
基于第一N阱环N130、P型保护环P+111与深N阱按照竖直方向，向外进行扩展，形成内置空间；
将P阱N200和P阱N220置于所述内置空间；
其中，P阱N200和P阱N220宽度与P阱N140和P阱N180宽度相同，且所述宽度均为D2；
所述第一P阱P140、第四P阱P200、第三P阱P180和第五P阱P220按照顺时针方向进行连接，构成一个P阱环；
在一个实际场景中：在现有技术中，如图6-(a)、图6-(b)和图6-(c)所示，是现有的整流器典型版图和结构剖面图，从图中可以看出现有技术可以有效消除掉图5-(b)中水平方向上的寄生SCR通路，从而缓解对DDSCRI-V性能的干扰。然而根据附图6-(b)和图6-(c)可知，此时PGR和DDSCR在竖直方向上仍然存在多条寄生SCR通路，仍会显著地恶化DDSCR的维持特性。因此仅依靠附图6-(a)中的版图优化措施，无法完全消除PGR的影响，也就无法完全恢复DDSCR自身的对称I-V特性；
本发明在进行实施的时候：如图1-(a)、图1-(b)和图1-(c)所示通过将P型保护环P+111，深N阱N120和用于隔离的第一N阱环N130沿竖直方向进行扩展，并新增两个第三N阱N190和N210，其宽度与DDSCR原有的两个内部第一N阱N150和N170相同，且所述宽度为D1。上述4个第一N阱N150、N170、N190和N210共同组合成一个N阱环结构。并新增两个第四P阱P200和P220，其宽度与DDSCR原有的两个内部第一P阱P140和P180相同，所述宽度为D2。上述4个第一P阱P140，P180，P200和P220共同组合成一个P阱环结构。通过上述N阱环和P阱环的存在，可以有效将DDSCR与PGR之间沿水平方向和竖直方向寄生的SCR通路全部阻断；
上述技术方案的有益效果为：在现有整流器机构的基础上，新增加两个P阱，与原有两个内部P阱构成的一个P阱环结构，以及新增加的两个N阱与原有两个内部N阱构成一个第二N阱环结构，通过构成的P阱环结构和N阱环结构可以同时有效的将双向可控硅整流器与P型保护环之间沿水平方向和竖直方向寄生的SCR通路全部阻断，从而优化双向可控硅整流器内部的双向维持特性，可以有效的进行集成应用。
实施例3：
在一个实施例中，所述N阱环和P阱环进行嵌套连接，在水平方向和垂直方向构成P-N-P-N-P-N连接结构；
其中，所述P-N-P-N-P-N连接结构对寄生SCR电流通路进行阻断；
在一个实际场景中：在现有技术中，如图5-(a)和图5-(b)当ANODE接低电位(负电位)，GND接相对高电位时，P型保护环与DDSCR之间会寄生一条SCR电流通路(P+111/P110/N130/P140/N+141，构成P-N-P-N四层结构)，该条路径通常具有强大的电流导通能力，并伴随有非常差的维持特性，因而当它与DDSCR主体并联后，会大幅恶化后者的维持特性，产生出非对称的I-V曲线，大大增加闩锁的风险；
本发明在进行实施的时候：本技术是通过增加了两个P阱和两个N阱，将新增加的P阱和N阱与原有的P阱和N阱共同在水平方向上和竖直方向上构成了P-N-P-N-P-N六层结构对电流导通能力大幅减弱；
上述技术方案的有益效果为：原有的P阱和N阱共同在水平方向上和竖直方向上构成了P-N-P-N四层结构，对于电流的导通能力没有达到很好的削弱作用，但是通过新增加的两个P阱和两个N阱，构成了P-N-P-N-P-N六层结构，对电流导通能力大幅减弱，且P型保护环对双向可控硅整流器的影响可以被有效屏蔽，后者自身的对称I-V维持特性得以恢复。
实施例4：
在一个实施例中，所述包括：触发/分流模块，
第一触发/分流模块P+151、第二触发/分流模块P+152、第三触发/分流模块P+171和第四触发/分流模块P+172按照水平方向执行分流操作；
第五触发/分流模块P+191、第六触发/分流模块P+192、第七触发/分流模块P+201和第八触发/分流模块P+202按照竖直方向执行分流操作；
其中，所述第二触发/分流模块P+152、第六触发/分流模块P+192、第四触发/分流模块P+172和第八触发/分流模块P+202按照顺时针方向进行连接，构成一类P型重掺杂环；
所述第一触发/分流模块P+151、第五触发/分流模块P+191、第三触发/分流模块P+171和第七触发/分流模块P+201按照顺时针方向进行连接，构成二类P型重掺杂环；
第一触发/分流模块P+151和第二触发/分流模块P+152分别位于第二N阱环中第一N阱N150的外侧和内侧；
第三触发/分流模块P+171和第四触发/分流模块P+172分别位于第二N阱环中第二N阱N170的外侧和内侧；
第五触发/分流模块P+191、第六触发/分流模块P+192分别位于第二N阱环中第三N阱N190的外侧和内侧；
第七触发/分流模块P+201和第八触发/分流模块P+202分别位于第二N阱环中第四N阱N210的外侧和内侧；
所述一类P型重掺杂环、二类P型重掺杂环和P-N-P-N-P-N连接结构，对P型保护环执行寄生通路屏蔽操作；
在一个实际场景中：现有技术中，DDSCR中嵌有的“触发/分流模块”，在器件完全导通后具有载流子分流的功效，可以改善DDSCR器件的维持特性。此时DDSCR本征的维持特性更加优越，与受到P型保护环寄生影响之后的维持特性之差将会更加明显，但是现有版图中只具有“触发/分流模块”(P+151，P+152，P+171和P+172)，上述触发/分流模块只能优化沿水平方向上的维持特性，而不能对竖直方向上的维持特性进行优化；
本发明在进行实施的时候：在本技术中如图2-(a)、图2-(b)和图2-(c)所示，为了增加竖直方向上的维持特性优化功能，还需增加P+191、P+192、P+201和P+202。其中P+152、P+172、P+192、P+202构成一个P型重掺杂环；P+151、P+171、P+191、P+201构成另一个P型重掺杂环。上述两个P型重掺杂区环可以同时优化水平和竖直方向的器件维持特性，从而更加有效地屏蔽PGR的寄生干扰；
上述技术方案的有益效果为：通过上述技术构成的一类P型重掺杂环和二类P型重掺杂环可以同时优化水平和竖直方向上的整流器的维持特性，从而更加有效地屏蔽P型保护环的寄生干扰，恢复可控硅整流器本征的对称I-V特性以及优越的维持特性。
实施例5：
在一个实施例中，所述深N阱N120包括两种深N阱型；
第一类深N阱型包括：通过底部深N阱与侧壁深N阱形成凹型深N阱，通过深N阱N120将P型衬底P110与第一P阱P140、第二P阱P160、第三P阱P180、第四P阱P200和第五P阱P220进行隔离；
第二类深N阱型包括：通过第一N阱环N130嵌套连接于底部深N阱N120，形成凹型深N阱，并通过第一N阱环N130和底部深N阱N120将P型衬底P110与第一P阱P140和第二P阱P160、第三P阱P180、第四P阱P200和第五P阱P220进行隔离；
在一个实际场景中：在现有技术中，对于深N阱的结构基本上如图3-(a)、图3-(b)、图4-(a)、图5-(a)、图6-(b)和图6-(c)所示，可以由图看出深N阱结构基本形同，由于工艺需求可对深N阱进行调整
本发明在进行实施的时候：本技术包括两种深N阱型，其中，第一类深N阱是通过底部深N阱与侧壁深N阱形成凹型深N阱，通过深N阱N120将P型衬底P110与第一P阱P140和第二P阱P160、第三P阱P180、第四P阱P200和第五P阱P220进行隔离，防止短路，这一类型的深N阱主要是为了适应大尺寸工艺的深N阱需求。第二类深N阱型通过第一N阱环N130嵌套连接于底部深N阱N120，形成凹型深N阱，并通过第一N阱环N130和底部深N阱N120将P型衬底P110与第一P阱P140和第二P阱P160、第三P阱P180、第四P阱P200和第五P阱P220进行隔离如图1-(a)和图1-(b)所示，深N阱是由底部深N阱N120与侧壁第一N阱环N130通过镶嵌连接，构成一个“凹”型的深N阱，通过上述两种连接的共同实现电学隔离，这一类型的深N阱主要是为了适应先进的小尺寸工艺的深N阱需求；
上述技术方案的有益效果为：通过第一类深N阱和第一类深N阱的结构，可以同时适用于传统大尺寸工艺节点和先进小尺寸工艺节点对深N阱的需求，并且通过上述两种类型的深N阱可以将P阱与P型衬底进行隔离，防止发生短路。
实施例6：
在一个实施例中，所述P型有源区和N型有源区内部之间或P型有源区和N型有源区内部之间设有隔离结构；
所述隔离结构还包括：浅沟槽隔离结构、场氧化层隔离结构和无隔离结构；
本发明在进行实施的时候：本技术中对于隔离结构的设定是根据所需工艺的不同进行设置的，本技术包含了浅沟槽隔离结构、场氧化层隔离结构和无隔离结构三种隔离结构，其中，无隔离结构就是在有源区之间不设置隔离结构，沟槽隔离结构、场氧化层隔离结构主要是根据工艺需求的不同对隔离结构进行了调整，从而得到上述隔离结构；
上述技术方案的有益效果为：通过对P型有源区和N型有源区内部之间或P型有源区和N型有源区内部之间设有隔离结构，可以起到电学隔离的效果，且能避免发生短路，上述隔离结构可以适用于不同工艺需求，这样就能满足多种整流技术需求。
实施例7：
在一个实施例中，包括：所述阳极通过金属线与电源或信号端口进行连接；
阴极和P型保护环通过金属线与接地进行连接；
本发明在进行实施的时候：本技术中器件阳极通过金属线与电源或信号端口进行连接，同时器件的阴极，以及器件周围的P型保护环，通过金属线与接地进行连接；
上述技术方案的有益效果为：本技术通过金属线将阳极和阴极与不同端口进行连接，可以保证器件的正常运行，从而确保屏蔽掉P型保护环对维持特性的干扰，恢复双向可控硅整流器自身对称的I-V特性，最终实现对DS/SD模式或PS/NS模式下静电放电的双向防护功能，有效地保护内部电路。与此同时，由于衬底保护环的可靠电位连接，本发明的器件内核并不会与外围电路构成潜在的闩锁路径，可靠性良好。
实施例8：
在一个实施例中，第二N型有源区N+161、第四P型有源区P+162、第五P型有源区P+163和第三N型有源区N+164通过金属线与阳极进行连接；
第一N型有源区N+141、第一P型有源区P+142、第四N型有源区N+181和第八P型有源区P+182通过金属线与阴极进行连接；
本发明在进行实施的时候：如图1-(b)，第二N型有源区N+161、第四P型有源区P+162、第五P型有源区P+163和第三N型有源区N+164通过金属线102与阳极进行连接，第一N型有源区N+141和第一P型有源区P+142通过金属线101、第四N型有源区N+181和第八P型有源区P+182通过金属线103与阴极进行连接；
上述技术方案的有益效果为：本技术中N型有源区、P型有源区、阳极和阴极通过金属线进行连接，可以在提供有效的双向ESD防护功能的同时，还抑制了本技术中器件内核与周围电路之间的潜在闩锁路径，从而降低闩锁风险，提高芯片可靠性。
实施例9：
在一个实施例中，所述阴极和阳极与执行器件进行连接，形成整流电路；
基于所述整流电路，对称双向可控硅整流器接收整流电路的输出电流/电压脉冲信号；
所述对称双向可控硅整流器对接收的电流/电压脉冲信号进行响应，并将所述电流/电压脉冲信号与阳极电流/电压进行同步调控处理；
在一个实际场景中：电路中的脉冲电流/电压脉冲信号的发射和接收的控制时需要对时间进行合理调控，但是现有技术对于脉冲电流/电压没有涉及具体的连接接收设置；
本发明在进行实施的时候：在本技术中是通过将阴极和阳极与执行器件进行连接，形成整流电路。通过对称双向可控硅整流器接收整流电路的输出电流/电压脉冲信号，并对接收的电流/电压脉冲信号进行响应，然后将电流/电压脉冲信号与阳极电流/电压进行同步调控处理，从而通过双向可控硅整流器保持流通的电流/电压信号的同步和稳定；
上述技术方案的有益效果为：当双向可控硅整流器对脉冲信号进行接收后，然后对接收的脉冲信号进行响应以及同步调控处理，从而通过双向可控硅整流器保持流通的电流/电压信号的同步和稳定。
实施例10：
在一个实施例中，在双向可控硅进行运行操作的时候，对其的参数进行获取，然后根据的到的参数进行计算，以此观察双向可控硅整流器在优化后的自身特性的改变，从而对其性能进行判断，首先，先对双向可控硅整流器各项参数对电路中谐波的影响进行计算：
其中，I(m)表示不同谐波的电流；YJ表示三相交流回路电感感抗；T表示可控角；V表示重叠角；U表示相电压，m表示谐波次数；
通过根据双向可控硅整流器各项参数对电路中谐波的影响的分析，可以看出，(2T+V)值为90°的时候，cos(2T+V)取其最大值1，那么对应的谐波电流会I(m)有最大值，过大的谐波会对连接电路造成损害，因此为了保证电路安全，需要对双向可控硅整流器进行优化，然后对其电路中谐波进行限制，调控限制(2T+V)值为(2T+V)∈(0°，60°)；
通过接收脉冲信号，然后对信号进行响应，并对谐波进行控制，就可以使得双向可控硅整流器的快速导通，具体响应如下所示：
其中，X(s)输出响应；g(t)表示脉冲信号；H表示响应函数；e表示响应参数；
对于上述计算进行卷积计算，可以简化计算，能够快速的得到输出响应：
X(s)＝h(t)*g(t)
其中，X(s)输出响应；g(t)表示脉冲信号；h(t)表示卷积参数；通过上述计算，不仅对电路中谐波的值进行调整控制，而且对脉冲信号的进行响应，从而通过双向可控硅整流器保持流通的电流/电压信号的同步和稳定；
上述技术方案的工作原理为：在本技术中，由于双向可控硅整流器各项参数对电路中谐波的具有影响，因此需要对电路中的谐波进行调控处理，首先对根据双向可控硅整流器各项参数通过
进行计算，然后根据计算可以了解，当(2T+V)值为90°的时候，cos(2T+V)取其最大值1，那么对应的谐波电流会I(m)有最大值，过大的谐波会对连接电路造成损害，为了保护电路，需要对(2T+V)进行调整，将(2T+V)值调控在为(2T+V)∈(00，600)区间中，就可以保证电路中谐波电流I(m)不会过高而对电路产生损害，同时通过双向可控硅整流器对电路中的脉冲信号进行接收响应，通过计算输出响应信号，然后为了简化计算，可以通过X(s)＝h(t)*g(t)进行卷积计算，通过上述计算，然后将电流/电压脉冲信号与阳极电流/电压进行同步调控处理，从而通过双向可控硅整流器保持流通的电流/电压信号的同步和稳定；/>
上述技术方案的有益效果为：通过对分析双向可控整流器中的参数对电路谐波的影响，可以根据分析计算对其进行调控，保证谐波电路不会过高对电路造成损害，并且对接收的脉冲信号的进行响应，从而通过双向可控硅整流器保持流通的电流/电压信号的同步和稳定。
实施例11：
在一个实施例中，所述防护系统包括：
器件连接模块：用于将双向可控硅整流器与执行器件通过金属线进行连接，形成闭合电路；
寄生通路阻断模块：用于基于所述闭合电路，通过整流器中N阱环和P阱环对电路中形成的寄生SCR电流通路进行阻断，获取稳定电流和稳定电压；
特性优化模块：用于通过在整流器中镶嵌触发/分流模块，构建P型重掺杂环，并根据所述P型重掺杂环对进行分流操作，获取优化特性双向可控硅整流器；
静电防护模块：根据所述优化特性双向可控硅整流器，对执行器件执行静电防护操作；
在一个实际场景中：在现有技术中对于通过可控硅整流器进行静电防护的时候，一般采用的可控硅整流器与其周围的P型保护环之间会形成寄生电流路径，尤其是在反向偏置下形成的“寄生SCR电流通路”，会严重恶化DDSCR的维持特性，产生出非对称的I-V特性，从而使器件的功能异常，集成到电子产品后可能会引发严重的闩锁问题，并烧毁电路；
本发明在进行实施的时候：如图7所示，本技术时通过模块之间进行连接，以此完成静电防护，在器件连接模块中用于将双向可控硅整流器与执行器件通过金属线进行连接形成闭合电路，然后通过整流器中增加两个新的N阱和P阱，与原有的N阱和P阱按照顺时针方向进行连接，分别构成一个第二N阱环和一个P阱环，通过构成的N阱环和P阱环对电路中形成的寄生SCR电流通路沿水平方向和竖直方向同时进行阻断，再通过特性优化模块对可控硅整流器中镶嵌触发/分流模块按照顺时针方向进行连接，构建一类P型重掺杂环和二类P型重掺杂环，并根据构建的所述一类P型重掺杂环和二类P型重掺杂环进行分流操作，同时对水平方向和竖直方向上的维持特性进行优化；
上述技术方案的有益效果为：通过器件连接模块、通路阻断模块、特性优化模块和静电防护模块之间的共同作用，可以有效阻断P型保护环与双向可控硅整流器之间的各种寄生SCR通路，从而屏蔽掉P型保护环对维持特性的干扰，恢复双向可控硅整流器自身对称的I-V特性，使其能够有效且可靠地进行静电防护工作。
实施例12：
在一个实施例中，对于用于静电防护的防护系统，在系统中通过各个模块之间的相互配合工作，对与双向可控硅进行优化，使其能够有效阻断P型保护环与双向可控硅整流器之间的各种寄生SCR通路，从而屏蔽掉P型保护环对维持特性的干扰，恢复双向可控硅整流器自身特性，其中，所述特性包括整流器电路的控制特性，控制特性的计算如下所示：
iK＝h(vK，Tj，vA)
其中，i K表示正向控制电流瞬时值；V K表示正向控制电压瞬时值；T j表示结温；v A表示阳极电压；h表示特性转化关系式；
根据上述计算的到的i K，为了进一步得到电路电势、内阻之间的控制特性则进行公式优化：
其中，E s表示控制电路的电势；R s表示内阻；i K表示正向控制电流瞬时值；V K表示正向控制电压瞬时值；
综上可以得出，为控制特性的表达；
上述技术方案的工作原理：在本技术中，对于模块之间连接工作，能够有效阻断P型保护环与双向可控硅整流器之间的各种寄生SCR通路，从而屏蔽掉P型保护环对维持特性的干扰，恢复双向可控硅整流器自身特性，对于优化过的整流器就可以保持自身的特性，上述公式算法是对控制特性进行了计算，其中，iK＝h(vK，Tj，vA)一般通过曲线的形式进行表达，通过表示出的曲线，可以了解到电压、电流的瞬时值是通过时间的变化也会发生改变的，因此通过对双向可控硅整流器的优化，可以更有效的屏蔽掉P型保护环对维持特性的干扰，恢复双向可控硅整流器自身特性；
上述技术方案的有益效果为：本技术对双向可控硅整流器进行优化后，能够有效阻断P型保护环与双向可控硅整流器之间的各种寄生SCR通路，从而屏蔽掉P型保护环对维持特性的干扰，恢复双向可控硅整流器自身特性，其中，双向可控硅整流器自身特性包括上述的控制特性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种用于静电防护的对称双向可控硅整流器，其特征在于，包括：P型衬底（P110）、深N阱、P阱、N阱、P型有源区、N型有源区、第一N阱环（N130）、阳极、阴极，所述深N阱（N120）置于所述P型衬底（P110）和所述P阱之间；
其中，所述阳极通过正极金属互连线(102)连接且置于整流器外侧，所述阴极通过负极金属互连线(101、103)连接且置于整流器外侧；
第一N阱环（N130）跨接于深N阱（N120）上，第一N阱（N150）、第三N阱（N190）、第二N阱（N170）和第四N阱（N210）通过连接构成一个第二N阱环，第一P阱（P140）、第四P阱（P200）、第三P阱（P180）和第五P阱（P220）通过连接构成一个P阱环；
所述第一N阱环（N130）跨接于深N阱（N120）上，第一N阱（N150）、第三N阱（N190）、第二N阱（N170）和第四N阱（N210）通过连接构成一个第二N阱环，第一P阱（P140）、第四P阱（P200）、第三P阱（P180）和第五P阱（P220）通过连接构成一个P阱环具体包括：
所述第一N阱环（N130）、P型保护环（P+111）与深N阱按照竖直方向，向外进行扩展，形成内置空间；
将第三N阱（N190）和第四N阱（N210）置于所述内置空间；其中，第三N阱（N190）和第四N阱（N210）宽度与第一N阱（N150）和第二N阱（N170）宽度相同，且所述宽度均为D1；
所述第一N阱（N150）、第三N阱（N190）、第二N阱（N170）和第四N阱（N210）按照顺时针方向进行连接，构成一个第二N阱环；
基于第一N阱环（N130）、P型保护环（P+111）与深N阱按照竖直方向，向外进行扩展，形成内置空间；
将P阱（N200）和P阱（N220）置于所述内置空间；
其中，P阱（N200）和P阱（N220）宽度与P阱（N140）和P阱（N180）宽度相同，且所述宽度均为D2；
所述第一P阱（P140）、第四P阱（P200）、第三P阱（P180）和第五P阱（P220）按照顺时针方向进行连接，构成一个P阱环；
所述N阱环和P阱环进行嵌套连接，在水平方向和垂直方向构成P-N-P-N-P-N连接结构；
其中，所述P-N-P-N-P-N连接结构对寄生SCR电流通路进行阻断；
所述包括：触发/分流模块，
第一触发/分流模块（P+151）、第二触发/分流模块（P+152）、第三触发/分流模块（P+171）和第四触发/分流模块（P+172）按照水平方向执行分流操作；
第五触发/分流模块（P+191）、第六触发/分流模块（P+192）、第七触发/分流模块（P+201）和第八触发/分流模块（P+202）按照竖直方向执行分流操作；
其中，所述第二触发/分流模块（P+152）、第六触发/分流模块（P+192）、第四触发/分流模块（P+172）和第八触发/分流模块（P+202）按照顺时针方向进行连接，构成一类P型重掺杂环；
所述第一触发/分流模块（P+151）、第五触发/分流模块（P+191）、第三触发/分流模块（P+171）和第七触发/分流模块（P+201）按照顺时针方向进行连接，构成二类P型重掺杂环；
第一触发/分流模块（P+151）和第二触发/分流模块（P+152）分别位于第二N阱环中第一N阱（N150）的外侧和内侧；
第三触发/分流模块（P+171）和第四触发/分流模块（P+172）分别位于第二N阱环中第二N阱（N170）的外侧和内侧；
第五触发/分流模块（P+191）、第六触发/分流模块（P+192）分别位于第二N阱环中第三N阱（N190）的外侧和内侧；
第七触发/分流模块（P+201）和第八触发/分流模块（P+202）分别位于第二N阱环中第四N阱（N210）的外侧和内侧；
所述一类P型重掺杂环、二类P型重掺杂环和P-N-P-N-P-N连接结构，对P型保护环执行寄生通路屏蔽操作。
2.如权利要求1所述的一种用于静电防护的对称双向可控硅整流器，其特征在于，所述深N阱（N120）包括两种深N阱型；
第一类深N阱型包括：通过底部深N阱与侧壁深N阱形成凹型深N阱，通过深N阱（N120）将P型衬底（P110）与第一P阱（P140）、第二P阱（P160）、第三P阱（P180）、第四P阱（P200）和第五P阱（P220）进行隔离；
第二类深N阱型包括：通过第一N阱环（N130）嵌套连接于底部深N阱（N120），形成凹型深N阱，并通过第一N阱环（N130）和底部深N阱（N120）将P型衬底（P110）与第一P阱（P140）和第二P阱（P160）、第三P阱（P180）、第四P阱（P200）和第五P阱（P220）进行隔离。
3.如权利要求1所述的一种用于静电防护的对称双向可控硅整流器，其特征在于，所述P型有源区和N型有源区内部之间或P型有源区和N型有源区内部之间设有隔离结构；
所述隔离结构还包括：浅沟槽隔离结构、场氧化层隔离结构和无隔离结构。
4.如权利要求1所述的一种用于静电防护的对称双向可控硅整流器，其特征在于，包括：所述阳极通过金属线与电源或信号端口进行连接；
阴极和P型保护环通过金属线与接地进行连接。
5.如权利要求1所述的一种用于静电防护的对称双向可控硅整流器，其特征在于，第二N型有源区（N+161）、第四P型有源区（P+162）、第五P型有源区（P+163）和第三N型有源区（N+164）通过金属线与阳极进行连接；
第一N型有源区（N+141）、第一P型有源区（P+142）、第四N型有源区（N+181）和第八P型有源区（P+182）通过金属线与阴极进行连接。
6.如权利要求1所述的一种用于静电防护的对称双向可控硅整流器，其特征在于，所述阴极和阳极与执行器件进行连接，形成整流电路；
基于所述整流电路，对称双向可控硅整流器接收整流电路的输出电流/电压脉冲信号；
所述对称双向可控硅整流器对接收的电流/电压脉冲信号进行响应，并将所述电流/电压脉冲信号与阳极电流/电压进行同步调控处理。
7.一种用于静电防护的对称双向可控硅整流器的防护系统，用于防护如权利要求1中的用于静电防护的对称双向可控硅整流器，其特征在于，包括：
器件连接模块：用于将双向可控硅整流器与执行器件通过金属线进行连接，形成闭合电路；
寄生通路阻断模块：用于基于所述闭合电路，通过整流器中N阱环和P阱环对电路中形成的寄生SCR电流通路进行阻断，获取稳定电流和稳定电压；
特性优化模块：用于通过在整流器中镶嵌触发/分流模块，构建P型重掺杂环，并根据所述P型重掺杂环对进行分流操作，获取优化特性双向可控硅整流器；
静电防护模块：根据所述优化特性双向可控硅整流器，对执行器件执行静电防护操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210855186.3A CN115020404B (zh) | 2022-07-19 | 2022-07-19 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210855186.3A CN115020404B (zh) | 2022-07-19 | 2022-07-19 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115020404A CN115020404A (zh) | 2022-09-06 |
| CN115020404B true CN115020404B (zh) | 2024-02-06 |
Family
ID=83081081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210855186.3A Active CN115020404B (zh) | 2022-07-19 | 2022-07-19 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115020404B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290417A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于dtscr的瞬态电压抑制器 |
| DE102013112283A1 (de) * | 2012-11-20 | 2014-05-22 | Analog Devices, Inc. | Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung |
| CN105810679A (zh) * | 2014-12-31 | 2016-07-27 | 湘潭大学 | 一种npnpn型双向可控硅静电防护器件及其版图 |
| CN107887377A (zh) * | 2016-09-30 | 2018-04-06 | 上海贝岭股份有限公司 | 基于pnpn结构的双向隔离型esd保护器件 |
| CN108039390A (zh) * | 2017-11-22 | 2018-05-15 | 天津大学 | 非接触式保护环单光子雪崩二极管及制备方法 |
| CN108461491A (zh) * | 2018-03-21 | 2018-08-28 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
| CN110491875A (zh) * | 2019-08-23 | 2019-11-22 | 湘潭大学 | 一种双向可控硅静电保护器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10134722B2 (en) * | 2017-04-12 | 2018-11-20 | Hong Kong Applied Science and Technology Research Institute Company Limited | Embedded PMOS-trigger silicon controlled rectifier (SCR) with suppression rings for electro-static-discharge (ESD) protection |
| CN109065535A (zh) * | 2018-08-20 | 2018-12-21 | 上海华力微电子有限公司 | 一种硅控整流器结构及其制造方法 |
-
2022
- 2022-07-19 CN CN202210855186.3A patent/CN115020404B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290417A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于dtscr的瞬态电压抑制器 |
| DE102013112283A1 (de) * | 2012-11-20 | 2014-05-22 | Analog Devices, Inc. | Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung |
| CN103839941A (zh) * | 2012-11-20 | 2014-06-04 | 美国亚德诺半导体公司 | 具有集成保护结构的结隔离阻断电压装置及其形成方法 |
| CN105810679A (zh) * | 2014-12-31 | 2016-07-27 | 湘潭大学 | 一种npnpn型双向可控硅静电防护器件及其版图 |
| CN107887377A (zh) * | 2016-09-30 | 2018-04-06 | 上海贝岭股份有限公司 | 基于pnpn结构的双向隔离型esd保护器件 |
| CN108039390A (zh) * | 2017-11-22 | 2018-05-15 | 天津大学 | 非接触式保护环单光子雪崩二极管及制备方法 |
| CN108461491A (zh) * | 2018-03-21 | 2018-08-28 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
| CN110491875A (zh) * | 2019-08-23 | 2019-11-22 | 湘潭大学 | 一种双向可控硅静电保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115020404A (zh) | 2022-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0851555B1 (en) | Integrated circuit with improved overvoltage protection | |
| US7875902B2 (en) | Electro-static discharge protection device | |
| US7800151B2 (en) | Semiconductor integrated circuit and method of designing semiconductor integrated circuit | |
| US20120306013A1 (en) | Metal oxide semiconductor output circuits and methods of forming the same | |
| WO2020144180A2 (en) | Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces | |
| US7227211B2 (en) | Decoupling capacitors and semiconductor integrated circuit | |
| CN115020404B (zh) | 一种用于静电防护的对称双向可控硅整流器及防护系统 | |
| CN112864149B (zh) | 一种用于esd保护的低压scr器件 | |
| CN114497032B (zh) | 适用于消费电子的紧凑型静电防护器件及静电防护电路 | |
| US5898193A (en) | Electrostatic discharge protecting circuit formed in a minimized area | |
| CN113871382B (zh) | 一种优化esd防护性能的dcscr器件 | |
| US7888701B2 (en) | Integrated circuit arrangement with Shockley diode or thyristor and method for production and use of a thyristor | |
| CN113838847B (zh) | 一种用于低压esd防护的双向dcscr器件 | |
| Liang et al. | External latchup risks and prevention solutions in advanced bulk FinFET technology | |
| CN102891186A (zh) | 保护二极管以及具备该保护二极管的半导体装置 | |
| CN104124243A (zh) | 一种用于esd防护的具有强抗闩锁能力的scr_pnp结构 | |
| JP2000106419A (ja) | Ｉｃ設計用ライブラリ及びレイアウトパターン設計方法 | |
| CN107546223B (zh) | 一种华夫饼型小岛式二极管触发可控硅静电防护器件 | |
| TWI661530B (zh) | 靜電放電保護元件 | |
| CN115050736B (zh) | 低压工艺的静电保护器件及整体静电防护方法 | |
| KR101679347B1 (ko) | 반도체 장치 | |
| EP3993035A1 (en) | Semiconductor chip with gate oxide protection of metal-oxide-semiconductor transistor and/or oxide protection of metal-oxide-metal capacitor | |
| CN110335865B (zh) | 一种能够抑制电流饱和效应的高鲁棒性双向scr器件 | |
| US7885046B1 (en) | Low capacitance ESD protection structure for high speed input pins | |
| CN113035862A (zh) | 一种栅约束npn三极管型esd器件及其实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |