CN110491875A - 一种双向可控硅静电保护器件 - Google Patents
一种双向可控硅静电保护器件 Download PDFInfo
- Publication number
- CN110491875A CN110491875A CN201910783806.5A CN201910783806A CN110491875A CN 110491875 A CN110491875 A CN 110491875A CN 201910783806 A CN201910783806 A CN 201910783806A CN 110491875 A CN110491875 A CN 110491875A
- Authority
- CN
- China
- Prior art keywords
- well
- injection region
- injection
- trap
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 40
- 238000002347 injection Methods 0.000 claims abstract description 78
- 239000007924 injection Substances 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 230000005516 deep trap Effects 0.000 claims 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract description 94
- 239000007943 implant Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009024 positive feedback mechanism Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
- H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种双向可控硅静电保护器件，包括衬底；衬底中设有N型埋层；N型埋层上方设有第一N型深阱、第一P阱、N阱、第二P阱和第二N型深阱；第一P阱内设有第二P+注入区、第三P+注入区和第一N+注入区；第二P阱内设有第二N+注入区、第四P+注入区和第五P+注入区；所述第二P+注入区、N阱和第一P阱构成第一PNP管，第三P+注入区、N阱、第一P阱构成第二PNP管，第二N+注入区、第四P+注入区与N阱构成第一NPN管，第二N+注入区、第五P+注入区、N阱构成第二NPN管。本发明增加额外一对PNP管和NPN管，从而增加电流泄放路径，让电流分布更加均匀。
Description
技术领域
本发明涉及静电防护领域，特别涉及一种双向可控硅静电保护器件。
背景技术
静电是自然界中的一种正常现象，同样也在IC制造、搬运和使用中无处不在，静电失效是IC设计者在IC设计中需要面临的一个重要问题。半导体器件特征尺寸遵循摩尔定律逐年减小，IC设计者能在有限的芯片面积内塞入更多的晶体管。更小的制程，更大的元件密度，将会带来更加艰巨的静电保护设计难度。
二极管、三极管和场效应晶体管都是常用的静电防护器件，单向可控硅与其它静电保护器件相比，具有更高的单位面积泄放能力。因此单向可控硅器件的出现为在有限的芯片面积内设计更高的防护能力提供了可能性。
对于存在双向信号电平电路的保护设计，单向可控硅器件无法满足双向静电保护的需求，因此双向可控硅器件成为首要的选择。经典的双向可控硅静电防护器件的剖面图见图1，其等效电路图见图2。在正向静电事件发生时，双向可控硅器件与单向可控硅器件拥有相同的工作机理，通过寄生PNP管和寄生NPN管的形成正反馈回路，使得器件触发后可以将电流不断放大，由于在静电泄放时，PNP管与NPN管同时处于放大状态，电子和空穴同时参与导电，所以双向可控硅具有很强的电流泄放能力。反向同理可得。
双向可控硅器件与单向可控硅器件工作机理相同，因此同样具有高触发电压以及低维持电压的缺点，针对具体应用，可以通过调节器件尺寸和工艺来解决。但是，如何在有限的器件面积的前提下提高器件的防护能力成为了一个关键的技术问题。
发明内容
为了解决上述技术问题，本发明提供一种结构简单、静电防护效果好的双向可控硅静电保护器件。
本发明解决上述问题的技术方案是：一种双向可控硅静电保护器件，包括P型衬底；
所述衬底中从左至右依次设有N型埋层、第一P+注入区和第六P+注入区；
所述N型埋层上方从左至右依次设有第一N型深阱、第一P阱、N阱、第二P阱和第二N型深阱；
所述第一P阱内从左至右依次设有第二P+注入区、第三P+注入区和第一N+注入区；
所述第二P阱内从左至右依次设有第二N+注入区、第四P+注入区和第五P+注入区；
所述第二P+注入区、第三P+注入区、第一N+注入区连接在一起并引出作为器件阳极；所述第一P+注入区、第二N+注入区、第四P+注入区、第五P+注入区、第六P+注入区连接在一起并引出作为器件阴极；
所述第二P+注入区、N阱和第一P阱构成第一PNP管，第一PNP管与由第三P+注入区、N阱、第一P阱构成的第二PNP管并联，所述第二N+注入区、第四P+注入区与N阱构成第一NPN管，第一NPN管与由第二N+注入区、第五P+注入区、N阱构成的第二NPN管并联。
上述双向可控硅静电保护器件，所述第一N型深阱结构和第二N型深阱在水平方向、N型埋层在垂直方向将所述N阱、第一P阱和第二P阱结构包围。
上述双向可控硅静电保护器件，所述第一N型深阱和第二N型深阱在水平方向形成环形结构，环形结构与下方的N型埋层形成隔离岛，所述隔离岛将所述第一P阱、第二P阱和N阱结构包围，从而与所述P型衬底隔离。
上述双向可控硅静电保护器件，所述第一P阱将第二P+注入区、第三P+注入区和第一N+注入区结构包围；所述第二P阱将第二N+注入区、第四P+注入区和第五P+注入区结构包围。
上述双向可控硅静电保护器件，所述第一N型深阱、N阱和第二N型深阱浮空。
上述双向可控硅静电保护器件，所述第一P+注入区与第二P+注入区间设有第一场氧隔离区；所述第二P+注入区与第三P+注入区间设有第二场氧隔离区；所述第一N+注入区与第二N+注入区间设有第三场氧隔离区；所述第四P+注入区与第五P+注入区间设有第四场氧隔离区；所述第五P+注入区与第六P+注入区间有第五场氧隔离区。
上述双向可控硅静电保护器件，所有P+注入区或N+注入区的掺杂浓度与N型埋层的参杂浓度相近；所有P+注入区的掺杂浓度大于P阱的掺杂浓度，所有N+注入区的掺杂浓度大于N阱的掺杂浓度；所有P阱或N阱的掺杂浓度大于N型深阱的掺杂浓度。
上述双向可控硅静电保护器件，双向可控硅静电保护器件正常工作时，阳极和阴极的定义可根据静电事件的方向进行调换。
上述双向可控硅静电保护器件，从阳极到阴极，所述双向可控硅静电保护器件有两条静电泄放路径，第一条路径为所述第二P+注入区、第一P阱、N阱、第二P阱和第二N+注入区；第二路径为所述第三P+注入区、第一P阱、N阱、第二P阱和第二N+注入区；从阴极到阳极，所述双向可控硅静电保护器件有两条静电泄放路径，第一条路径为所述第五P+注入区、第二P阱、N阱、第一P阱和第一N+注入区；第二路径为所述第四P+注入区、第二P阱、N阱、第一P阱和第一N+注入区。
与现有技术相比，本发明的有益效果在于：本发明通过在第一P阱和第二P阱中分别增加第二P+注入区和第五P+注入区，在双向可控硅结构中，增加额外一对PNP管和NPN管，使得双向可控硅结构在静电泄放时，增加电流泄放路径，让电流分布更加均匀，让温度分布更加均匀，并联的PNP管和NPN管能够减小器件的内阻，降低电流流经器件内部产生的热量，进而提升双向可控硅结构的静电泄放能力，提高其防护等级。另外，还可以通过改变N阱的宽度、第一N+注入区到N阱的距离、第二N+注入区到N阱的距离，来调整双向可控硅结构的维持电压。
附图说明
图1为传统双向SCR静电防护器件的剖面图。
图2为传统双向SCR静电防护器件的等效电路图。
图3为并联NPN管的等效电路图。
图4为本发明实施例的剖面图。
图5为本发明实施例的等效电路图。
图6为本发明实施例的TLP的正向TLP测试曲线。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图4、图5所示，一种双向可控硅静电保护器件，包括P型衬底101；
所述衬底101中从左至右依次设有N型埋层201、第一P+注入区601和第六P+注入区608；
所述N型埋层201上方从左至右依次设有第一N型深阱501、第一P阱401、N阱301、第二P阱402和第二N型深阱502；
所述第一P阱401内从左至右依次设有第二P+注入区602、第三P+注入区603和第一N+注入区604；
所述第二P阱402内从左至右依次设有第二N+注入区605、第四P+注入区606和第五P+注入区607；
所述第二P+注入区602、第三P+注入区603、第一N+注入区604连接在一起并引出作为器件阳极；所述第一P+注入区601、第二N+注入区605、第四P+注入区606、第五P+注入区607、第六P+注入区608连接在一起并引出作为器件阴极；
所述第二P+注入区602、N阱301和第一P阱401构成第一PNP管T12，第一PNP管与由第三P+注入区603、N阱301、第一P阱401构成的第二PNP管T11并联，所述第二N+注入区605、第四P+注入区606与N阱301构成第一NPN管T21，第一NPN管与由第二N+注入区605、第五P+注入区607、N阱301构成的第二NPN管T22并联。
所述第一N型深阱501结构和第二N型深阱502在水平方向、N型埋层201在垂直方向将所述N阱301、第一P阱401和第二P阱402结构包围。
所述第一N型深阱501和第二N型深阱502在水平方向形成环形结构，环形结构与下方的N型埋层201形成隔离岛，所述隔离岛至少五面将所述第一P阱401、第二P阱402和N阱301结构包围，从而与所述P型衬底101隔离。
所述第一P阱401将第二P+注入区602、第三P+注入区603和第一N+注入区604结构至少五面包围；所述第二P阱402将第二N+注入区605、第四P+注入区606和第五P+注入区607结构至少五面包围。
所述第一N型深阱501、N阱301和第二N型深阱502浮空。
所述第一P+注入区601与第二P+注入区602间设有第一场氧隔离区701；所述第二P+注入区602与第三P+注入区603间设有第二场氧隔离区702；所述第一N+注入区604与第二N+注入区605间设有第三场氧隔离区703；所述第四P+注入区606与第五P+注入区607间设有第四场氧隔离区704；所述第五P+注入区607与第六P+注入区608间有第五场氧隔离区705。
所有P+注入区或N+注入区的掺杂浓度与N型埋层201的参杂浓度相近；所有P+注入区的掺杂浓度大于P阱的掺杂浓度，所有N+注入区的掺杂浓度大于N阱301的掺杂浓度；所有P阱或N阱301的掺杂浓度大于N型深阱的掺杂浓度。
双向可控硅静电保护器件正常工作时，阳极和阴极的定义可根据静电事件的方向进行调换。
从阳极到阴极，所述双向可控硅静电保护器件有两条静电泄放路径，第一条路径为所述第二P+注入区602、第一P阱401、N阱301、第二P阱402和第二N+注入区605；第二路径为所述第三P+注入区603、第一P阱401、N阱301、第二P阱402和第二N+注入区605；从阴极到阳极，所述双向可控硅静电保护器件有两条静电泄放路径，第一条路径为所述第五P+注入区607、第二P阱402、N阱301、第一P阱401和第一N+注入区604；第二路径为所述第四P+注入区606、第二P阱402、N阱301、第一P阱401和第一N+注入区604。
本发明的工作原理如下：
正向静电事件发生时，N阱与P阱形成的反偏PN结在足够阈值电压的情况下发生雪崩击穿，形成雪崩击穿电流。第二N+注入区605、第四P+注入区606与N阱301构成第一NPN管T21，存在第二P阱402的阱电阻Rp阱21；第二N+注入区605、第五P+注入区607与N阱301构成的第二NPN管T22，存在第二P阱402的阱电阻Rp阱22。第一NPN管T21和第二NPN管T22共用集电极与发射极，存在不同的基极，但基极和发射极连接相同的电位。当雪崩击穿电流在Rp阱21和Rp阱22上同时产生0.7V电压时，第一NPN管T21和第二NPN管T22集电极基-极形成的二极管反偏，第一NPN管T21和第二NPN管T22基极与发射极形成的二极管正偏，第一NPN管T21和第二NPN管T22同时处于放大状态。当第一NPN管T21和第二NPN管T22同时处于放大状态；
所述第二P+注入区602、N阱301和第一P阱401构成第一PNP管T12与第三P+注入区603、N阱301和第一P阱401构成的第二PNP管T11都能进入集电极-基极正偏，基极-发射极反偏的放大状态。由于，第二P+注入区602形成的第一PNP管T12较第三P+注入区603形成的第二PNP管T11拥有较大的发射极电阻，影响了第一PNP管T12的电流增益，第二PNP管T11较第一PNP管T12更容易与第一NPN管T21或第二NPN管T22形成稳定的SCR正反馈机制。当施加在器件两端的电压逐渐升高，器件内部流经的电流逐渐增大的时候，第一PNPT12也能与第一NPN管T21或第二NPN管T22形成稳定的SCR正反馈机制，参与电流的泄放。
此时的双向可控硅器件存在两条电流泄放路径，从第二P+注入区603到第二N+注入区605（新增电流泄放路径）和从第三P+注入区603到第二N+注入区605（经典双向可控硅电流泄放路径）。
从第三P+注入区603到第二N+注入区605（经典双向可控硅电流泄放路径）的电流泄放路径优先出现，是因为第二PNP管T11发射极电阻小于第一PNP管T12发射极电阻优先导通，迅速进入负阻区域，达到维持点，此时器件的维持电压与经典双向可控硅器件维持电压相同。
当电压逐渐增加，此时第二条电流泄放路径（第二P+注入区602到第二N+注入区605）出现，此时增加的路径能够让器件内电流分布更加均匀，温度分布也更加均匀。同时，并联的PNP管和NPN管能够减小器件的内阻，降低电流流经器件内部产生的热量，提高静电泄放能力。
如图6所示，图6为在CMOS工艺下该双向可控硅防护器件的正向TLP测试曲线，从结果中可以看出其失效电流能达到22A，等效HBM等级可以达到30KV；且维持点20V到失效点25V只相差了5V，该器件且具有很小的导通内阻。该器件鲁棒性高，导通电阻小，可以对被保护的双向信号端口做到有效的静电防护。
反向同理可得。
Claims (9)
1.一种双向可控硅静电保护器件，其特征在于：包括P型衬底；
所述衬底中从左至右依次设有N型埋层、第一P+注入区和第六P+注入区；
所述N型埋层上方从左至右依次设有第一N型深阱、第一P阱、N阱、第二P阱和第二N型深阱；
所述第一P阱内从左至右依次设有第二P+注入区、第三P+注入区和第一N+注入区；
所述第二P阱内从左至右依次设有第二N+注入区、第四P+注入区和第五P+注入区；
所述第二P+注入区、第三P+注入区、第一N+注入区连接在一起并引出作为器件阳极；所述第一P+注入区、第二N+注入区、第四P+注入区、第五P+注入区、第六P+注入区连接在一起并引出作为器件阴极；
所述第二P+注入区、N阱和第一P阱构成第一PNP管，第一PNP管与由第三P+注入区、N阱、第一P阱构成的第二PNP管并联，所述第二N+注入区、第四P+注入区与N阱构成第一NPN管，第一NPN管与由第二N+注入区、第五P+注入区、N阱构成的第二NPN管并联。
2.根据权利要求1所述的双向可控硅静电保护器件，其特征在于：所述第一N型深阱结构和第二N型深阱在水平方向、N型埋层在垂直方向将所述N阱、第一P阱和第二P阱结构包围。
3.根据权利要求2所述的双向可控硅静电保护器件，其特征在于：所述第一N型深阱和第二N型深阱在水平方向形成环形结构，环形结构与下方的N型埋层形成隔离岛，所述隔离岛将所述第一P阱、第二P阱和N阱结构包围，从而与所述P型衬底隔离。
4.根据权利要求3所述的双向可控硅静电保护器件，其特征在于：所述第一P阱将第二P+注入区、第三P+注入区和第一N+注入区结构包围；所述第二P阱将第二N+注入区、第四P+注入区和第五P+注入区结构包围。
5.根据权利要求1-4任意一项所述的双向可控硅静电保护器件，其特征在于：所述第一N型深阱、N阱和第二N型深阱浮空。
6.根据权利要求1-5任意一项所述的双向可控硅静电保护器件，其特征在于：所述第一P+注入区与第二P+注入区间设有第一场氧隔离区；所述第二P+注入区与第三P+注入区间设有第二场氧隔离区；所述第一N+注入区与第二N+注入区间设有第三场氧隔离区；所述第四P+注入区与第五P+注入区间设有第四场氧隔离区；所述第五P+注入区与第六P+注入区间有第五场氧隔离区。
7.根据权利要求1-6任意一项所述的双向可控硅静电保护器件，其特征在于：所有P+注入区或N+注入区的掺杂浓度与N型埋层的参杂浓度相近；所有P+注入区的掺杂浓度大于P阱的掺杂浓度，所有N+注入区的掺杂浓度大于N阱的掺杂浓度；所有P阱或N阱的掺杂浓度大于N型深阱的掺杂浓度。
8.根据权利要求1-7任意一项所述的双向可控硅静电保护器件，其特征在于：双向可控硅静电保护器件正常工作时，阳极和阴极的定义可根据静电事件的方向进行调换。
9.根据权利要求1-8任意一项所述的双向可控硅静电保护器件，其特征在于：从阳极到阴极，所述双向可控硅静电保护器件有两条静电泄放路径，第一条路径为所述第二P+注入区、第一P阱、N阱、第二P阱和第二N+注入区；第二路径为所述第三P+注入区、第一P阱、N阱、第二P阱和第二N+注入区；从阴极到阳极，所述双向可控硅静电保护器件有两条静电泄放路径，第一条路径为所述第五P+注入区、第二P阱、N阱、第一P阱和第一N+注入区；第二路径为所述第四P+注入区、第二P阱、N阱、第一P阱和第一N+注入区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910783806.5A CN110491875B (zh) | 2019-08-23 | 2019-08-23 | 一种双向可控硅静电保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910783806.5A CN110491875B (zh) | 2019-08-23 | 2019-08-23 | 一种双向可控硅静电保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110491875A true CN110491875A (zh) | 2019-11-22 |
| CN110491875B CN110491875B (zh) | 2020-05-01 |
Family
ID=68553237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910783806.5A Active CN110491875B (zh) | 2019-08-23 | 2019-08-23 | 一种双向可控硅静电保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491875B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312709A (zh) * | 2020-03-31 | 2020-06-19 | 上海维安半导体有限公司 | 一种大功率瞬态电压抑制器及其制造方法 |
| CN113675832A (zh) * | 2021-10-22 | 2021-11-19 | 武汉市聚芯微电子有限责任公司 | 静电保护方法、静电保护电路及芯片 |
| CN115020404A (zh) * | 2022-07-19 | 2022-09-06 | 深圳市晶扬电子有限公司 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
| CN115050735A (zh) * | 2021-03-09 | 2022-09-13 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护结构及其形成方法 |
| CN115483206A (zh) * | 2021-06-15 | 2022-12-16 | 无锡华润上华科技有限公司 | 静电保护结构及其制备方法 |
| CN115708208A (zh) * | 2021-08-19 | 2023-02-21 | 长鑫存储技术有限公司 | 静电保护电路和静电保护结构 |
| WO2023130589A1 (zh) * | 2022-01-10 | 2023-07-13 | 长鑫存储技术有限公司 | 静电保护结构及静电保护电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204558465U (zh) * | 2015-04-16 | 2015-08-12 | 江苏艾伦摩尔微电子科技有限公司 | 一种新型的高面积效率低压触发可控硅 |
| CN108461491A (zh) * | 2018-03-21 | 2018-08-28 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
| CN108807371A (zh) * | 2018-06-07 | 2018-11-13 | 湘潭大学 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
| US20190109127A1 (en) * | 2016-11-23 | 2019-04-11 | Texas Instruments Incorporated | Self-biased bidirectional esd protection circuit |
| CN110047921A (zh) * | 2018-01-15 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 双向可控硅结构 |
-
2019
- 2019-08-23 CN CN201910783806.5A patent/CN110491875B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204558465U (zh) * | 2015-04-16 | 2015-08-12 | 江苏艾伦摩尔微电子科技有限公司 | 一种新型的高面积效率低压触发可控硅 |
| US20190109127A1 (en) * | 2016-11-23 | 2019-04-11 | Texas Instruments Incorporated | Self-biased bidirectional esd protection circuit |
| CN110047921A (zh) * | 2018-01-15 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 双向可控硅结构 |
| CN108461491A (zh) * | 2018-03-21 | 2018-08-28 | 湖南静芯微电子技术有限公司 | 一种高维持电压的低触发双向可控硅静电防护器件 |
| CN108807371A (zh) * | 2018-06-07 | 2018-11-13 | 湘潭大学 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312709A (zh) * | 2020-03-31 | 2020-06-19 | 上海维安半导体有限公司 | 一种大功率瞬态电压抑制器及其制造方法 |
| CN111312709B (zh) * | 2020-03-31 | 2024-06-11 | 上海维安半导体有限公司 | 一种大功率瞬态电压抑制器及其制造方法 |
| CN115050735A (zh) * | 2021-03-09 | 2022-09-13 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护结构及其形成方法 |
| CN115483206A (zh) * | 2021-06-15 | 2022-12-16 | 无锡华润上华科技有限公司 | 静电保护结构及其制备方法 |
| CN115708208A (zh) * | 2021-08-19 | 2023-02-21 | 长鑫存储技术有限公司 | 静电保护电路和静电保护结构 |
| CN113675832A (zh) * | 2021-10-22 | 2021-11-19 | 武汉市聚芯微电子有限责任公司 | 静电保护方法、静电保护电路及芯片 |
| WO2023130589A1 (zh) * | 2022-01-10 | 2023-07-13 | 长鑫存储技术有限公司 | 静电保护结构及静电保护电路 |
| US12027846B2 (en) | 2022-01-10 | 2024-07-02 | Changxin Memory Technologies, Inc. | Electrostatic protection structure and electrostatic protection circuit |
| CN115020404A (zh) * | 2022-07-19 | 2022-09-06 | 深圳市晶扬电子有限公司 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
| CN115020404B (zh) * | 2022-07-19 | 2024-02-06 | 深圳市晶扬电子有限公司 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110491875B (zh) | 2020-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110491875A (zh) | 一种双向可控硅静电保护器件 | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| US10930641B2 (en) | Series connected ESD protection circuit | |
| CN110649016B (zh) | 无回滞效应硅控整流器型esd保护结构及其实现方法 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN101826523A (zh) | 一种栅控二极管触发的可控硅整流式静电释放保护电路结构 | |
| CN110828453B (zh) | 一种内嵌p+注入区分段型非对称可控硅静电释放器件 | |
| CN101764151A (zh) | 具有高维持电压的scr esd保护结构 | |
| CN101840918A (zh) | 一种二极管触发的可控硅整流式静电释放保护电路结构 | |
| CN107403797A (zh) | 高压 esd 保护器件、电路及装置 | |
| CN108461491A (zh) | 一种高维持电压的低触发双向可控硅静电防护器件 | |
| US11699696B2 (en) | Silicon-controlled rectifier with back-to-back diodes | |
| CN109244068B (zh) | 一种ligbt型高压esd保护器件 | |
| CN104538392B (zh) | 一种低触发耐负压的scr器件、工艺方法及应用电路 | |
| CN107195630B (zh) | 一种新型esd保护结构及其实现方法 | |
| US8829565B1 (en) | High voltage electrostatic discharge protection device | |
| CN214848632U (zh) | 低触发高维持电压的双向可控硅静电防护器件 | |
| CN110504325A (zh) | 一种新型栅控P-i-N二极管ESD器件及其实现方法 | |
| CN103633086B (zh) | 一种用于esd保护的低触发电压抗闩锁scr | |
| CN108766964A (zh) | Ldmos静电保护器件 | |
| CN103730461A (zh) | 一种具有高维持电压的scr结构及其制作方法 | |
| CN110246837B (zh) | 一种双二极管esd保护电路 | |
| CN114512477B (zh) | 击穿电压可调节的scr型esd保护结构 | |
| CN211858654U (zh) | 一种高防护等级单向可控硅静电防护器件 | |
| WO2022267465A1 (zh) | Esd保护器件、保护电路及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |