CN115050735A - 静电放电保护结构及其形成方法 - Google Patents
静电放电保护结构及其形成方法 Download PDFInfo
- Publication number
- CN115050735A CN115050735A CN202110254515.4A CN202110254515A CN115050735A CN 115050735 A CN115050735 A CN 115050735A CN 202110254515 A CN202110254515 A CN 202110254515A CN 115050735 A CN115050735 A CN 115050735A
- Authority
- CN
- China
- Prior art keywords
- region
- well region
- implantation
- well
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000002347 injection Methods 0.000 claims abstract description 111
- 239000007924 injection Substances 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000002513 implantation Methods 0.000 claims description 113
- 150000002500 ions Chemical class 0.000 claims description 66
- 238000005468 ion implantation Methods 0.000 claims description 36
- 238000002955 isolation Methods 0.000 claims description 33
- 238000000059 patterning Methods 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 39
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种静电放电保护结构及其形成方法，包括：衬底，所述衬底内具有埋层区；位于所述衬底内相邻的第一阱区和第二阱区，所述第一阱区和所述埋层区的导电类型相同，且所述第一阱区和所述第二阱区的导电类型相反；第一注入区和第二注入区，所述第一注入区位于所述第一阱区内，且所述第一注入区的离子注入浓度大于所述第一阱区的离子注入浓度，所述第二注入区位于所述第二阱区内，且所述第二注入区的离子注入浓度大于所述第二阱区的离子注入浓度，所述第一注入区和所述第二注入区的导电类型相同，且所述第一注入区和所述第一阱区的导电类型相反。通过所述静电放电保护结构能够有效提升半导体器件工作在负向或正向时的静电放电防护能力。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种静电放电保护结构及其形成方法。
背景技术
集成电路容易受到静电的破坏，一般在电路的输入输出端或电源保护装置会设计保护电路，以防止内部电路因受到静电而受损坏。
在现有的集成电路设计中，常采用静电放电(ESD，Electrostatic Discharge)保护结构以减少静电破坏。现有的静电放电保护结构主要包括：栅接地的N型场效应晶体管(Gate Grounded NMOS，简称GGNMOS)保护电路、可控硅(Silicon Controlled Rectifier，简称SCR)保护电路、横向双扩散场效应晶体管(Lateral Double Diffused MOSFET，简称LDMOS)保护电路、双极结型晶体管(Bipolar Junction Transistor，简称BJT)保护电路等。
其中，GGNMOS是一种广泛应用的静电放电保护结构。其作用机理为：由于MOS管上的功耗为通过的电流与压降的乘积，在一定ESD静电电流下，如果能降低MOS管上的压降，进而降低MOS管结温，达到保护MOS管的目的。GGNMOS作为ESD器件正向依靠寄生NPN BJT泄放ESD电流，NPN由漏极的N+有源区、P型衬底以及源极的N+有源区构成；反向泄放ESD电流的通路由PN二极管和栅源相接的NMOS二极管组成，PN二极管由P型衬底以及N+有源区构成。在全芯片的ESD网络中，当ESD时间来临时，GGNMOS正向和反向都有可能导通，这由潜在的ESD路径决定，ESD电流总会流向低阻路径。所以，在设计时需考虑GGNMOS的正向和反向ESD性能以保证集成电路的可靠性。GGNMOS作为BJT是一种击穿性(breakdown device)的工作机理，依靠漏极与衬底之间的雪崩击穿触发后形成低阻通路泄放ESD电流。
然而，现有技术形成的静电放电保护结构的性能有待提高。
发明内容
本发明解决的技术问题是提供一种静电放电保护结构及其形成方法，能有有效的提升静电放电保护结构的性能。
为解决上述问题，本发明提供一种静电放电保护结构，包括：衬底，所述衬底内具有埋层区；位于所述衬底内相邻的第一阱区和第二阱区，所述第一阱区和所述第二阱区与所述埋层区相接触，所述第一阱区和所述埋层区的导电类型相同，且所述第一阱区和所述第二阱区的导电类型相反；第一注入区和第二注入区，所述第一注入区位于所述第一阱区内，且所述第一注入区的离子注入浓度大于所述第一阱区的离子注入浓度，所述第二注入区位于所述第二阱区内，且所述第二注入区的离子注入浓度大于所述第二阱区的离子注入浓度，所述第一注入区和所述第二注入区的导电类型相同，且所述第一注入区和所述第一阱区的导电类型相反。
可选的，所述第一阱区的离子注入浓度大于所述埋层区的离子注入浓度。
可选的，所述第一阱区注入的离子包括N型离子；所述N型离子包括：磷或砷。
可选的，所述第二阱区注入的离子包括P型离子；所述P型离子包括：硼或铟。
可选的，还包括：位于所述衬底内的若干隔离结构，所述第一阱区和所述第二阱区分别位于相邻的所述隔离结构之间。
可选的，所述隔离结构的材料包括：氧化硅或氮化硅。
可选的，还包括：第一注入调节区和第二注入调节区，所述第一注入调节区位于所述第一阱区内，所述第一注入调节区与所述第一注入区的导电类型相同，且所述第一注入调节区的离子注入浓度小于所述第一注入区的离子注入浓度，所述第二注入调节区与所述第二注入区的导电类型相同，且所述第二注入调节区的离子注入浓度小于所述第二注入区的离子注入浓度。
可选的，还包括：连接所述第一注入区的第一电极；连接所述第二注入区的第二电极，所述第一电极和所述第二电极的极性相反。
可选的，所述第一阱区为多个，所述第二阱区位于相邻的所述第一阱区之间。
相应的，本发明还提供了一种静电放电保护结构的形成方法，包括：提供衬底，所述衬底内具有埋层区；在所述衬底内形成相邻的第一阱区和第二阱区，所述第一阱区和所述第二阱区与所述埋层区相接触，所述第一阱区和所述埋层区的导电类型相同，且所述第一阱区和所述第二阱区的导电类型相反；形成第一注入区和第二注入区，所述第一注入区位于所述第一阱区内，且所述第一注入区的离子注入浓度大于所述第一阱区的离子注入浓度，所述第二注入区位于所述第二阱区内，且所述第二注入区的离子注入浓度大于所述第二阱区的离子注入浓度，所述第一注入区和所述第二注入区的导电类型相同，且所述第一注入区和所述第一阱区的导电类型相反。
可选的，所述埋层区的形成方法包括：在所述衬底上形成第一图形化层，所述第一图形化层暴露出所述衬底的部分顶部表面；以所述第一图形化层为掩膜，对所述衬底进行离子注入处理，形成所述埋层区。
可选的，所述第一阱区的离子注入浓度大于所述埋层区的离子注入浓度。
可选的，所述第一阱区和所述第二阱区的形成方法包括：在所述衬底上形成第二图形化层，所述第二图形化层暴露出所述衬底的部分顶部表面；以所述第二图形化层为掩膜，对所述衬底进行离子注入处理，形成所述第一阱区；在形成所述第一阱区之后，去除所述第二图形化层；在所述衬底上形成第三图形化层，所述第三图形化层暴露所述衬底的部分顶部表面；以所述第三图形化层为掩膜，对所述衬底进行离子注入处理，形成所述第二阱区。
可选的，所述第一阱区注入的离子包括N型离子；所述N型离子包括：磷或砷。
可选的，所述第二阱区注入的离子包括P型离子；所述P型离子包括：硼或铟。
可选的，在形成所述第一阱区和所述第二阱区之后，还包括：在所述衬底内形成若干隔离结构，所述第一阱区和所述第二阱区分别位于相邻的所述隔离结构之间。
可选的，所述隔离结构的形成方法包括：在所述衬底上形成第四图形化层，所述第四图形化层暴露出所述衬底的部分顶部表面；以所述第四图形化层为掩膜刻蚀所述衬底，在所述衬底内形成若干隔离开口；在所述隔离开口内形成所述隔离结构。
可选的，在形成所述第一注入区和所述第二注入区之前，还包括：形成第一注入调节区和第二注入调节区，所述第一注入调节区位于所述第一阱区内，所述第一注入调节区与所述第一注入区的导电类型相同，且所述第一注入调节区的离子注入浓度小于所述第一注入区的离子注入浓度，所述第二注入调节区位于所述第二阱区内，所述第二注入调节区与所述第二注入区的导电类型相同，且所述第二注入调节区的离子注入浓度小于所述第二注入区的离子注入浓度。
可选的，在形成所述第一注入区和所述第二注入区之后，还包括：将所述第一注入区连接第一电极；将所述第二注入区连接第二电极，所述第一电极和所述第二电极的极性相反。
可选的，所述第一阱区为多个，所述第二阱区位于相邻的所述第一阱区之间。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的结构中，通过位于所述第一阱区内的第一注入区，当半导体结构在正向工作时，此时静电放电的导通电流的由PNP三极管产生，所述PNP三极管中的基极为所述第一阱区，集电极为所述第二阱区，发射极为所述第一注入区。若要使得所述PNP三极管导通形成导通电流，所需要所述第二注入区和所述第一注入区之间的压差在30V左右，一般能够满足电路设计的需求而不产生静电放电的导通电流，因此，当半导体结构工作在正向时，具有较好的静电放电防护能力。
当半导体结构在负向工作时，此时静电放电的导通电流的也由PNP三极管产生，所述PNP三极管中的基极为所述第一阱区，集电极为所述第一注入区，发射极为所述第二阱区。若要使得所述PNP三极管导通形成导通电流，所需要所述第二注入区和所述第一注入区之间的压差在10V左右，因此，当半导体结构工作在正向时，所述静电放电防护能力有效提升。
另外，当半导体结构工作在负向时，所述PNP三极管的负向维持电压在33V左右，说明其负向放电能力优异，这种特性具有很好的浪涌防护能力，适用于芯片级浪涌器件设计采用。
进一步，还包括：第一注入调节区和第二注入调节区，所述第一注入调节区位于所述第一阱区内，所述第一注入调节区与所述第一注入区的导电类型相同，且所述第一注入调节区的离子注入浓度小于所述第一注入区的离子注入浓度，所述第二注入调节区与所述第二注入区的导电类型相同，且所述第二注入调节区的离子注入浓度小于所述第二注入区的离子注入浓度。通过所述第一注入调节区和所述第二注入调节区能够调整电阻，从而提高半导体结构工作在负向时的触发电压。
本发明的技术方案的形成方法中，在所述第一阱区内形成第一注入区，当半导体结构在正向工作时，此时静电放电的导通电流的由PNP三极管产生，所述PNP三极管中的基极为所述第一阱区，集电极为所述第二阱区，发射极为所述第一注入区。若要使得所述PNP三极管导通形成导通电流，所需要所述第二注入区和所述第一注入区之间的压差在30V左右，一般能够满足电路设计的需求而不产生静电放电的导通电流，因此，当半导体结构工作在正向时，具有较好的静电放电防护能力。
当半导体结构在负向工作时，此时静电放电的导通电流的也由PNP三极管产生，所述PNP三极管中的基极为所述第一阱区，集电极为所述第一注入区，发射极为所述第二阱区。若要使得所述PNP三极管导通形成导通电流，所需要所述第二注入区和所述第一注入区之间的压差在10V左右，因此，当半导体结构工作在正向时，所述静电放电防护能力有效提升。
另外，当半导体结构工作在负向时，所述PNP三极管的负向维持电压在33V左右，说明其负向放电能力优异，这种特性具有很好的浪涌防护能力，适用于芯片级浪涌器件设计采用。
进一步，在形成所述第一注入区和所述第二注入区之前，还包括：形成第一注入调节区和第二注入调节区，所述第一注入调节区位于所述第一阱区内，所述第一注入调节区与所述第一注入区的导电类型相同，且所述第一注入调节区的离子注入浓度小于所述第一注入区的离子注入浓度，所述第二注入调节区位于所述第二阱区内，所述第二注入调节区与所述第二注入区的导电类型相同，且所述第二注入调节区的离子注入浓度小于所述第二注入区的离子注入浓度。通过所述第一注入调节区和所述第二注入调节区能够调整电阻，从而提高半导体结构工作在负向时的触发电压。
附图说明
图1是一种半导体结构的结构示意图；
图2至图7是本发明半导体结构形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的静电放电保护结构的性能有待提高。以下将结合附图进行具体说明。
图1是一种半导体结构的结构示意图。
请参考图1，提供衬底100，所述衬底100内具有埋层区101，所述埋层区101内具有第一离子；在所述衬底100内形成相邻的第一阱区102、第二阱区103和第三阱区104，所述第一阱区102、第二阱区103和第三阱区104位于所述埋层区101上，且所述第二阱区103位于所述第一阱区102和所述第三阱区104之间，所述第一阱区102和所述第三阱区104内具有所述第一离子，所述第二阱区103内具有第二离子，所述第一离子和所述第二离子的电学类型相反；在所述第一阱区102内形成第一注入区105和第二注入区106，所述第一注入区105内具有所述第一离子，所述第二注入区106内具有所述第二离子；在所述第二阱区103内形成第三注入区107，所述第三注入区107内具有所述第二离子；在所述第三阱区内形成第四注入区108和第五注入区109，所述第四注入区108内具有所述第二离子，所述第五注入区109内具有所述第一离子；将所述第一注入区105和所述第二注入区106连接第一电极110；将所述第三注入区107连接第二电极111；将所述第四注入区108和所述第五注入区109连接第三电极112，所述第一电极110和所述第二电极111的极性相反，所述第一电极110与所述第三电极112的极性相同。
在本实施例中，所述第一离子采用N型离子，所述第二离子采用P型离子，当半导体结构工作在正向时，即所述第一电极110和所述第三电极112上施加的第一电压大于所述第二电极111上施加的第二电压，此时静电放电的导通电流的由PNP三极管提供，所述PNP三极管中的基极为所述第一阱区102或所述第三阱区104，集电极为所述第二阱区103，发射极为所述第二注入区106或所述第四注入区108。若要使得所述PNP三极管导通形成导通电流，所需要的第一电压与第二电压的压差在30V左右，一般能够满足电路设计的需求而不产生静电放电的导通电流，因此，当半导体结构工作在正向时，具有较好的静电放电防护能力。
当半导体结构工作在负向时，即所述第一电极110和所述第三电极112上施加的第一电压小于所述第二电极111上施加的第二电压，此时静电放电的导通电流由所述第二阱区103与所述第一阱区102、或所述第二阱区103与所述第三阱区104所构成的内部寄生二极管提供。然而，所述二极管的导通电压为0.5V左右，很容易使得所述二极管导通，进而形成静电放电的导通电流，因此，当半导体结构工作在正向时，静电放电防护能力较差。
在此基础上，本发明提供一种静电放电保护结构及其形成方法，在所述第一阱区内形成第一注入区。使得所述半导体结构工作在正向或负向时，静电放电的导通电流均与PNP三极管提供，能够有效提升半导体结构工作在负向使得静电放电防护能力，同时也具有很好的浪涌防护能力，适用于芯片级浪涌器件设计采用。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图2至图7，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图2，提供衬底200，所述衬底200内具有埋层区201。
在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述埋层区201的作用在于：使得后续在所述衬底200上形成的高压器件与所述衬底200之间形成隔离。
在本实施例中，所述埋层区201的形成方法包括：在所述衬底200上形成第一图形化层(未图示)，所述第一图形化层暴露出所述衬底200的部分顶部表面；以所述第一图形化层为掩膜，对所述衬底200进行离子注入处理，形成所述埋层区201。
请参考图3，在所述衬底200内形成相邻的第一阱202区和第二阱区203，所述第一阱区202和所述第二阱区203与所述埋层区201相接触，所述第一阱区202和所述埋层区201的导电类型相同，且所述第一阱区202和所述第二阱区203的导电类型相反。
在本实施例中，所述第一阱区202和所述第二阱区203的形成方法包括：在所述衬底200上形成第二图形化层(未图示)，所述第二图形化层暴露出所述衬底200的部分顶部表面；以所述第二图形化层为掩膜，对所述衬底200进行离子注入处理，形成所述第一阱区202；在形成所述第一阱区202之后，去除所述第二图形化层；在所述衬底200上形成第三图形化层(未图示)，所述第三图形化层暴露所述衬底200的部分顶部表面；以所述第三图形化层为掩膜，对所述衬底200进行离子注入处理，形成所述第二阱区203。
所述第一阱区202为多个，所述第二阱区203位于相邻的所述第一阱区202之间，使得最终形成的所述第一阱区202和所述第二阱区203呈交错均匀排布。在本实施例中，所述第一阱区202为2个，所述第二阱区203为1个。
在本实施例中，所述第一阱区202注入的离子采用N型离子，相应的，所述埋层区201注入的离子也采用N型离子，所述N型离子包括：磷或砷。
在本实施例中，所述第一阱区202的离子注入浓度大于所述埋层区201的离子注入浓度。通过将所述埋层区201中离子浓度注入降低，使其具有更好的隔离效果，另外，由于所述埋层区201的区域面积较大，且离子浓度较低，在后续静电放电的过程中，所述埋层区201能够与其相接触的所述第一阱202区共同组PNP三极管结构的基区。
在本实施例中，所述第二阱区203注入的离子采用P型离子；所述P型离子包括：硼或铟。
请参考图4，在形成所述第一阱区202和所述第二阱区203之后，还包括：在所述衬底200内形成若干隔离结构204，所述第一阱区202和所述第二阱区203分别位于相邻的所述隔离结构204之间。
在本实施例中，所述隔离结构204的形成方法包括：在所述衬底200上形成第四图形化层(未图示)，所述第四图形化层暴露出所述衬底200的部分顶部表面；以所述第四图形化层为掩膜刻蚀所述衬底200，在所述衬底内形成若干隔离开口(未标示)；在所述隔离开口内形成所述隔离结构204。
在本实施例中，所述隔离结构204的材料采用氧化硅；在其他实施例中，所述隔离结构的材料还可以采用氮化硅。
在本实施例中，所述隔离结构204用于间隔所述第一阱区202和所述第二阱区203，可以通过调节所述隔离结构204沿所述第一阱区202和所述第二阱区203排布方向上的尺寸，进而调节器件的击穿电压，以满足不同电压应用的效果。
请参考图5，在形成所述隔离结构204之后，形成第一注入调节区205和第二注入调节区206，所述第一注入调节区205位于所述第一阱区202内，所述第二注入调节206区位于所述第二阱区203内。
在本实施例中，所述第一注入调节区205与后续形成的第一注入区的导电类型相同，且所述第一注入调节区205的离子注入浓度小于所述第一注入区的离子注入浓度，所述第二注入调节区206与后续形成的第二注入区的导电类型相同，且所述第二注入调节区206的离子注入浓度小于所述第二注入区的离子注入浓度。通过所述第一注入调节区205和所述第二注入调节区206能够调整电阻，从而提高半导体结构工作在负向时的触发电压。
在其他实施例中，还可以不形成所述第一注入调节区205和所述第二注入调节区206。
请参考图6，形成第一注入区207和第二注入区208，所述第一注入区207位于所述第一阱区202内，且所述第一注入区207的离子注入浓度大于所述第一阱区202的离子注入浓度，所述第二注入区208位于所述第二阱区203内，且所述第二注入区208的离子注入浓度大于所述第二阱区203的离子注入浓度，所述第一注入区207和所述第二注入区208的导电类型相同，且所述第一注入区207和所述第一阱区202的导电类型相反。
在本实施例中，所述第一注入区207和所述第二注入区208注入的离子采用P型离子。
在本实施例中，在所述第一阱区202内形成第一注入区207，当半导体结构在正向工作时，此时静电放电的导通电流的由PNP三极管产生，所述PNP三极管中的基极为所述第一阱区202，集电极为所述第二阱区203，发射极为所述第一注入区207。若要使得所述PNP三极管导通形成导通电流，所需要所述第二注入区208和所述第一注入区207之间的压差在30V左右，一般能够满足电路设计的需求而不产生静电放电的导通电流，因此，当半导体结构工作在正向时，具有较好的静电放电防护能力。
当半导体结构在负向工作时，此时静电放电的导通电流的也由PNP三极管产生，所述PNP三极管中的基极为所述第一阱区202，集电极为所述第一注入区207，发射极为所述第二阱区203。若要使得所述PNP三极管导通形成导通电流，所需要所述第二注入区208和所述第一注入区207之间的压差在10V左右，因此，当半导体结构工作在正向时，所述静电放电防护能力有效提升。
另外，当半导体结构工作在负向时，所述PNP三极管的负向维持电压在33V左右，说明其负向放电能力优异，这种特性具有很好的浪涌防护能力，适用于芯片级浪涌器件设计采用
请参考图7，在形成所述第一注入区207和所述第二注入区208之后，将所述第一注入区207连接第一电极209；将所述第二注入区208连接第二电极210，所述第一电极209和所述第二电极210的极性相反。
在本实施例中，所述第一电极209和所述第二电极210的作用在于：在所述器件结构正向或负向工作时，在所述第一电极209和所述第二电极210上施加相应电位的电压。
相应的，本发明的实施例中还提供了一种静电放电保护结构，请继续参考图7，包括：衬底200，所述衬底200内具有埋层区201；位于所述衬底200内相邻的第一阱区202和第二阱区203，所述第一阱区202和所述第二阱区203与所述埋层区201相接触，所述第一阱区202和所述埋层区201的导电类型相同，且所述第一阱区202和所述第二阱区203的导电类型相反；第一注入区207和第二注入区208，所述第一注入区207位于所述第一阱区202内，且所述第一注入区207的离子注入浓度大于所述第一阱区202的离子注入浓度，所述第二注入区208位于所述第二阱区203内，且所述第二注入区208的离子注入浓度大于所述第二阱区203的离子注入浓度，所述第一注入区207和所述第二注入区208的导电类型相同，且所述第一注入区207和所述第一阱区202的导电类型相反。
在本实施例中，通过位于所述第一阱区202内的第一注入区207，当半导体结构在正向工作时，此时静电放电的导通电流的由PNP三极管产生，所述PNP三极管中的基极为所述第一阱区202，集电极为所述第二阱区203，发射极为所述第一注入区207。若要使得所述PNP三极管导通形成导通电流，所需要所述第二注入区208和所述第一注入区207之间的压差在30V左右，一般能够满足电路设计的需求而不产生静电放电的导通电流，因此，当半导体结构工作在正向时，具有较好的静电放电防护能力。
当半导体结构在负向工作时，此时静电放电的导通电流的也由PNP三极管产生，所述PNP三极管中的基极为所述第一阱区202，集电极为所述第一注入区207，发射极为所述第二阱区203。若要使得所述PNP三极管导通形成导通电流，所需要所述第二注入区208和所述第一注入区207之间的压差在10V左右，因此，当半导体结构工作在正向时，所述静电放电防护能力有效提升。
另外，当半导体结构工作在负向时，所述PNP三极管的负向维持电压在33V左右，说明其负向放电能力优异，这种特性具有很好的浪涌防护能力，适用于芯片级浪涌器件设计采用。
在本实施例中，所述第一阱区202的离子注入浓度大于所述埋层区201的离子注入浓度。
在本实施例中，所述第一阱区202注入的离子采用N型离子；所述N型离子包括：磷或砷。
在本实施例中，所述第二阱区203注入的离子采用P型离子；所述P型离子包括：硼或铟。
在本实施例中，还包括：位于所述衬底200内的若干隔离结构204，所述第一阱区202和所述第二阱区203分别位于相邻的所述隔离结构204之间。
在本实施例中，所述隔离结构204的材料采用氧化硅；在其他实施例中，所述隔离结构的材料还可以采用氮化硅。
在本实施例中，还包括：第一注入调节区205和第二注入调节区206，所述第一注入调节区205位于所述第一阱区202内，所述第一注入调节区205与所述第一注入区207的导电类型相同，且所述第一注入调节区205的离子注入浓度小于所述第一注入区207的离子注入浓度，所述第二注入调节区208与所述第二注入区208的导电类型相同，且所述第二注入调节区208的离子注入浓度小于所述第二注入区208的离子注入浓度。通过所述第一注入调节区205和所述第二注入调节区206能够调整电阻，从而提高半导体结构工作在负向时的触发电压。
在本实施例中，还包括：连接所述第一注入区207的第一电极209；连接所述第二注入区208的第二电极210，所述第一电极209和所述第二电极210的极性相反。
在本实施例中，所述第一阱区202为多个，所述第二阱区203位于相邻的所述第一阱区202之间。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种静电放电保护结构，其特征在于，包括：
衬底，所述衬底内具有埋层区；
位于所述衬底内相邻的第一阱区和第二阱区，所述第一阱区和所述第二阱区与所述埋层区相接触，所述第一阱区和所述埋层区的导电类型相同，且所述第一阱区和所述第二阱区的导电类型相反；
第一注入区和第二注入区，所述第一注入区位于所述第一阱区内，且所述第一注入区的离子注入浓度大于所述第一阱区的离子注入浓度，所述第二注入区位于所述第二阱区内，且所述第二注入区的离子注入浓度大于所述第二阱区的离子注入浓度，所述第一注入区和所述第二注入区的导电类型相同，且所述第一注入区和所述第一阱区的导电类型相反。
2.如权利要求1所述静电放电保护结构，其特征在于，所述第一阱区的离子注入浓度大于所述埋层区的离子注入浓度。
3.如权利要求1所述静电放电保护结构，其特征在于，所述第一阱区注入的离子包括N型离子；所述N型离子包括：磷或砷。
4.如权利要求1所述静电放电保护结构，其特征在于，所述第二阱区注入的离子包括P型离子；所述P型离子包括：硼或铟。
5.如权利要求1所述静电放电保护结构，其特征在于，还包括：位于所述衬底内的若干隔离结构，所述第一阱区和所述第二阱区分别位于相邻的所述隔离结构之间。
6.如权利要求5所述静电放电保护结构，其特征在于，所述隔离结构的材料包括：氧化硅或氮化硅。
7.如权利要求1所述静电放电保护结构，其特征在于，还包括：第一注入调节区和第二注入调节区，所述第一注入调节区位于所述第一阱区内，所述第一注入调节区与所述第一注入区的导电类型相同，且所述第一注入调节区的离子注入浓度小于所述第一注入区的离子注入浓度，所述第二注入调节区与所述第二注入区的导电类型相同，且所述第二注入调节区的离子注入浓度小于所述第二注入区的离子注入浓度。
8.如权利要求1所述静电放电保护结构，其特征在于，还包括：连接所述第一注入区的第一电极；连接所述第二注入区的第二电极，所述第一电极和所述第二电极的极性相反。
9.如权利要求1所述静电放电保护结构，其特征在于，所述第一阱区为多个，所述第二阱区位于相邻的所述第一阱区之间。
10.一种静电放电保护结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内具有埋层区；
在所述衬底内形成相邻的第一阱区和第二阱区，所述第一阱区和所述第二阱区与所述埋层区相接触，所述第一阱区和所述埋层区的导电类型相同，且所述第一阱区和所述第二阱区的导电类型相反；
形成第一注入区和第二注入区，所述第一注入区位于所述第一阱区内，且所述第一注入区的离子注入浓度大于所述第一阱区的离子注入浓度，所述第二注入区位于所述第二阱区内，且所述第二注入区的离子注入浓度大于所述第二阱区的离子注入浓度，所述第一注入区和所述第二注入区的导电类型相同，且所述第一注入区和所述第一阱区的导电类型相反。
11.如权利要求10所述静电放电保护结构的形成方法，其特征在于，所述埋层区的形成方法包括：在所述衬底上形成第一图形化层，所述第一图形化层暴露出所述衬底的部分顶部表面；以所述第一图形化层为掩膜，对所述衬底进行离子注入处理，形成所述埋层区。
12.如权利要求10所述静电放电保护结构的形成方法，其特征在于，所述第一阱区的离子注入浓度大于所述埋层区的离子注入浓度。
13.如权利要求10所述静电放电保护结构的形成方法，其特征在于，所述第一阱区和所述第二阱区的形成方法包括：在所述衬底上形成第二图形化层，所述第二图形化层暴露出所述衬底的部分顶部表面；以所述第二图形化层为掩膜，对所述衬底进行离子注入处理，形成所述第一阱区；在形成所述第一阱区之后，去除所述第二图形化层；在所述衬底上形成第三图形化层，所述第三图形化层暴露所述衬底的部分顶部表面；以所述第三图形化层为掩膜，对所述衬底进行离子注入处理，形成所述第二阱区。
14.如权利要求10所述静电放电保护结构的形成方法，其特征在于，所述第一阱区注入的离子包括N型离子；所述N型离子包括：磷或砷。
15.如权利要求10所述静电放电保护结构的形成方法，其特征在于，所述第二阱区注入的离子包括P型离子；所述P型离子包括：硼或铟。
16.如权利要求10所述静电放电保护结构的形成方法，其特征在于，在形成所述第一阱区和所述第二阱区之后，还包括：在所述衬底内形成若干隔离结构，所述第一阱区和所述第二阱区分别位于相邻的所述隔离结构之间。
17.如权利要求16所述静电放电保护结构的形成方法，其特征在于，所述隔离结构的形成方法包括：在所述衬底上形成第四图形化层，所述第四图形化层暴露出所述衬底的部分顶部表面；以所述第四图形化层为掩膜刻蚀所述衬底，在所述衬底内形成若干隔离开口；在所述隔离开口内形成所述隔离结构。
18.如权利要求10所述静电放电保护结构的形成方法，其特征在于，在形成所述第一注入区和所述第二注入区之前，还包括：形成第一注入调节区和第二注入调节区，所述第一注入调节区位于所述第一阱区内，所述第一注入调节区与所述第一注入区的导电类型相同，且所述第一注入调节区的离子注入浓度小于所述第一注入区的离子注入浓度，所述第二注入调节区位于所述第二阱区内，所述第二注入调节区与所述第二注入区的导电类型相同，且所述第二注入调节区的离子注入浓度小于所述第二注入区的离子注入浓度。
19.如权利要求10所述静电放电保护结构的形成方法，其特征在于，在形成所述第一注入区和所述第二注入区之后，还包括：将所述第一注入区连接第一电极；将所述第二注入区连接第二电极，所述第一电极和所述第二电极的极性相反。
20.如权利要求10所述静电放电保护结构的形成方法，其特征在于，所述第一阱区为多个，所述第二阱区位于相邻的所述第一阱区之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110254515.4A CN115050735A (zh) | 2021-03-09 | 2021-03-09 | 静电放电保护结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110254515.4A CN115050735A (zh) | 2021-03-09 | 2021-03-09 | 静电放电保护结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115050735A true CN115050735A (zh) | 2022-09-13 |
Family
ID=83156546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110254515.4A Pending CN115050735A (zh) | 2021-03-09 | 2021-03-09 | 静电放电保护结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115050735A (zh) |
-
2021
- 2021-03-09 CN CN202110254515.4A patent/CN115050735A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102214655B (zh) | 用于减小堆叠式静电放电保护电路的触发电压的集成电路和方法 | |
| US9035375B2 (en) | Field-effect device and manufacturing method thereof | |
| JP4746346B2 (ja) | 半導体装置 | |
| US20080224220A1 (en) | Electrostatic Discharge Protection Device | |
| US8703547B2 (en) | Thyristor comprising a special doped region characterized by an LDD region and a halo implant | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN108336085B (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| US7309905B2 (en) | Bipolar-based SCR for electrostatic discharge protection | |
| US9153570B2 (en) | ESD tolerant I/O pad circuit including a surrounding well | |
| EP4333077A1 (en) | Ggnmos transistor structure, and esd protection component and circuit | |
| US7067852B1 (en) | Electrostatic discharge (ESD) protection structure | |
| US20050082619A1 (en) | Electrostatic discharge protection structure for deep sub-micron gate oxide | |
| CN212485327U (zh) | 功率器件静电放电保护电路 | |
| CN115050735A (zh) | 静电放电保护结构及其形成方法 | |
| CN111403379B (zh) | 一种基于soi工艺的静电放电保护结构 | |
| CN111900160A (zh) | 一种功率器件静电放电保护电路 | |
| CN116454080B (zh) | 静电保护结构及静电保护电路 | |
| JP2024520102A (ja) | Ｇｇｎｍｏｓトランジスタ構造、ｅｓｄ保護デバイスおよび回路 | |
| KR100612948B1 (ko) | 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터 | |
| CN108695312B (zh) | Esd保护电路、esd保护结构及其形成方法 | |
| CN111180509B (zh) | 一种结型场效应管及其静电放电结构 | |
| KR101024483B1 (ko) | 정전기 방전 보호 소자 | |
| CN109346462B (zh) | Esd保护器件 | |
| CN114171514A (zh) | 静电放电保护结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |