CN107887377A - 基于pnpn结构的双向隔离型esd保护器件 - Google Patents
基于pnpn结构的双向隔离型esd保护器件 Download PDFInfo
- Publication number
- CN107887377A CN107887377A CN201610875192.XA CN201610875192A CN107887377A CN 107887377 A CN107887377 A CN 107887377A CN 201610875192 A CN201610875192 A CN 201610875192A CN 107887377 A CN107887377 A CN 107887377A
- Authority
- CN
- China
- Prior art keywords
- traps
- areas
- low pressure
- high pressure
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 56
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基于PNPN结构的双向隔离型ESD保护器件，包括P型衬底，P型衬底内设有N型埋层，且在其上覆盖P型外延，P型外延内且在N型埋层之上设有高压N阱环，高压N阱环包裹的P型外延内设有第一低压N阱、第二低压N阱和高压P阱，第一低压N阱内注有第一P+区和第一N+区，第二低压N阱内注有第二P+区和第四N+区，第二N+区横跨于第一低压N阱与高压P阱边界，第三N+区横跨于第二低压N阱与高压P阱边界，P型外延、第一低压N阱、高压P阱和第二低压N阱未注有器件的顶部区域及高压N阱环的顶部区域上均覆盖有氧化隔离层。本发明可以支持端口工作在正向或负向电压，器件结构简单，所占芯片面积更小。
Description
技术领域
本发明属于集成电路领域，尤其涉及一种基于PNPN结构的双向隔离型ESD保护器件。
背景技术
静电放电(Electrostatic Discharge，ESD)现象广泛存在于自然界中，也是引起集成电路产品失效的重要原因之一。集成电路产品在其生产制造及装配过程中很容易受到静电放电的影响，造成产品的可靠性降低，甚至损坏。因此，研究可靠性高和静电防护性能强的静电放电防护器件和防护电路对提高集成电路的成品率和可靠性具有不可忽视的作用。
通常IC(集成电路)端口的工作电压在0V至电源电压之间，所以对ESD结构的要求也只需在此电压范围内ESD器件没有漏电流。然而在一些接口芯片中，会出现端口电压高于电源电压或低于0V的情况，这就要求此类端口的ESD保护结构既能承受正向电压，也能承受负向电压，同时还需达到ESD防护等级的要求。但目前ESD保护结构的设计，很少有结构可以同时满足以上的这些要求，部分提出的解决方案，有的占用芯片面积很大，有的ESD性能达不到需求。
发明内容
本发明要解决的技术问题是如何克服现有技术中端口的ESD保护结构难以既能承受正向电压，也能承受负向电压，同时还需达到ESD防护等级的要求的缺陷，提供一种基于PNPN结构的双向隔离型ESD保护器件。
本发明是通过以下技术方案解决上述技术问题的：
本发明提供了一种基于PNPN结构的双向隔离型ESD保护器件，包括P型衬底，所述P型衬底内设有N型埋层，且在其上覆盖P型外延，所述P型外延内且在N型埋层之上设有高压N阱环，所述高压N阱环包裹的P型外延内设有第一低压N阱、第二低压N阱和高压P阱，所述第一低压N阱内注有第一P+区和第一N+区，所述第二低压N阱内注有第二P+区和第四N+区，第二N+区横跨于所述第一低压N阱与所述高压P阱边界，第三N+区横跨于所述第二低压N阱与所述高压P阱边界，所述P型外延、所述第一低压N阱、所述高压P阱和所述第二低压N阱未注有器件的顶部区域及高压N阱环的顶部区域上均覆盖有氧化隔离层。
较佳地，所述氧化隔离层包括：第一氧化隔离层、第二氧化隔离层、第三氧化隔离层、第四氧化隔离层、第五氧化隔离层、第六氧化隔离层和第七氧化隔离层；
所述第一氧化隔离层覆盖于所述高压N阱环的顶部区域、所述P型外延的位于所述高压N阱环与所述第一低压N阱之间的顶部区域以及所述第一低压N阱的位于所述P型外延与所述第一N+区之间的顶部区域上；
所述第二氧化隔离层覆盖于所述第一低压N阱的位于所述第一N+区与所述第一P+区之间的顶部区域上；
所述第三氧化隔离层覆盖于所述第一低压N阱的位于所述第一P+区与所述第二N+区之间的顶部区域上；
所述第四氧化隔离层覆盖于所述高压P阱的位于所述第二N+区(111)与所述第三N+区之间的顶部区域上；
所述第五氧化隔离层覆盖于所述第二低压N阱的位于所述第三N+区与所述第二P+区之间的顶部区域上；
所述第六氧化隔离层覆盖于所述第二低压N阱的位于所述第二P+区与所述第四N+区之间的顶部区域上；
所述第七氧化隔离层覆盖于所述第二低压N阱的位于所述第四N+区与所述P型外延之间的顶部区域、所述P型外延的位于所述第二低压N阱与所述高压N阱环之间的顶部区域以及所述高压N阱环的顶部区域上。
较佳地，所述高压P阱位于所述第一低压N阱与所述第二低压N阱之间。
较佳地，所述高压N阱环与所述N型埋层相连，以构成隔离的P型外延，所述第一低压N阱、所述第二低压N阱和所述高压P阱设于所述隔离的P型外延内。
较佳地，所述第一P+区和所述第一N+区共同引出一个端口，作为所述双向隔离型EDS保护器件的第一端口，第二P+区和第四N+区共同引出另一个端口，作为所述双向隔离型EDS保护器件的第二端口。
较佳地，所述第一端口和所述第二端口对称，可相互交换，且均可工作在正向电压或负向电压条件下。
较佳地，所述第一端口接被保护的IC管脚，所述第二端口接地；
或者，所述第一端口接地，所述第二端口接被保护的IC管脚。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：本发明的基于PNPN结构的双向隔离型ESD保护器件，兼容于业界常用的高压CMOS(互补金属氧化物半导体)工艺和高压BCD工艺(一种单片集成工艺技术)，整个器件做在一个高压隔离的N阱环内，实现负压隔离，使得单个器件就可以实现对工作在正负电压芯片端口的ESD保护，且可以提供正负向的ESD电荷泄放能力。器件采用完成对称的镜像结构，提供完全相同的正负ESD电荷泄放通路，不但显著减小了芯片面积，还提供了灵活的使用便利，避免了需要判断ESD器件端口极性的麻烦。
附图说明
图1为本发明较佳实施例的基于PNPN结构的双向隔离型ESD保护器件的内部结构剖面示意图。
图2为本发明较佳实施例的基于PNPN结构的双向隔离型ESD保护器件的电路连接图。
图3为本发明较佳实施例的基于PNPN结构的双向隔离型ESD保护器件的内部寄生器件示意图。
图4为本发明较佳实施例的基于PNPN结构的双向隔离型ESD保护器件的寄生器件等效电路图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例
如图1所示，一种基于PNPN结构的双向隔离型ESD保护器件，包括P型衬底101，所述P型衬底101内设有N型埋层102，且在其上覆盖P型外延104。所述P型外延104内且在N型埋层102之上设有高压N阱环103，所述高压N阱环103包裹的P型外延104内设有第一低压N阱105、第二低压N阱106和高压P阱107。具体地，所述高压N阱环103与所述N型埋层102相连，以构成隔离的P型外延104(即所述高压N阱环103包裹的P型外延104)，所述第一低压N阱105、所述第二低压N阱106和所述高压P阱107设于所述隔离的P型外延104内，其中，所述高压P阱107位于所述第一低压N阱105与所述第二低压N阱106之间。
所述第一低压N阱105内注有第一P+区108和第一N+区110，所述第二低压N阱106内注有第二P+区109和第四N+区113，第二N+区111横跨于所述第一低压N阱105与所述高压P阱107边界，第三N+区112横跨于所述第二低压N阱106与所述高压P阱107边界，所述P型外延104、所述第一低压N阱105、所述高压P阱107和所述第二低压N阱106未注有器件的顶部区域及高压N阱环103的顶部区域上均覆盖有氧化隔离层。
本实施例中，所述氧化隔离层具体包括：第一氧化隔离层100a、第二氧化隔离层100b、第三氧化隔离层100c、第四氧化隔离层100d、第五氧化隔离层100e、第六氧化隔离层100f和第七氧化隔离层100g；
所述第一氧化隔离层100a覆盖于所述高压N阱环103的顶部区域、所述P型外延104的位于所述高压N阱环103与所述第一低压N阱105之间的顶部区域以及所述第一低压N阱105的位于所述P型外延104与所述第一N+区110之间的顶部区域上；
所述第二氧化隔离层100b覆盖于所述第一低压N阱105的位于所述第一N+区110与所述第一P+区108之间的顶部区域上；
所述第三氧化隔离层100c覆盖于所述第一低压N阱105的位于所述第一P+区108与所述第二N+区111之间的顶部区域上；
所述第四氧化隔离层100d覆盖于所述高压P阱107的位于所述第二N+区111与所述第三N+区112之间的顶部区域上；
所述第五氧化隔离层100e覆盖于所述第二低压N阱106的位于所述第三N+区112与所述第二P+区109之间的顶部区域上；
所述第六氧化隔离层100f覆盖于所述第二低压N阱106的位于所述第二P+区109与所述第四N+区113之间的顶部区域上；
所述第七氧化隔离层100g覆盖于所述第二低压N阱106的位于所述第四N+区113与所述P型外延104之间的顶部区域、所述P型外延104的位于所述第二低压N阱106与所述高压N阱环103之间的顶部区域以及所述高压N阱环103的顶部区域上。
在应用本实施例的双向隔离型ESD保护器件时，如图2所示，所述第一P+区108和所述第一N+区110共同引出一个端口，作为所述双向隔离型EDS保护器件的第一端口，第二P+区109和第四N+区113共同引出另一个端口，作为所述双向隔离型EDS保护器件的第二端口。所述第一端口和所述第二端口对称，可相互交换，且均可工作在正向电压或负向电压条件下。
如图3所示，本实施例的双向隔离型ESD保护器件寄生了低压N阱电阻RNWELL1和RNWELL2、P型外延电阻RPEPI1和RPEPI2、PNP晶体管Q1和Q2、NPN晶体管Q3。以上器件一起，构成了一个对称的基于PNPN结构的双向ESD泄放电路，如图4所示。
所图2所示的端口连接，当第一端口接被保护的IC管脚且第二端口接地时，在正向ESD脉冲的作用下，由RNWELL1、Q1、RPEPI1和Q3构成的PNPN结构被触发，泄放ESD电荷；反之，在负向ESD脉冲的作用下，由RNWELL2、Q2、RPEPI2和Q3构成的PNPN结构被触发，泄放ESD电荷。基于所述第一端口和所述第二端口对称的原理，当所述第一端口和所述第二端口互换(即所述第一端口接地且所述第二端口接被保护的IC管脚)时，其ESD泄放的原理也是一样。所述双向隔离型EDS保护器件的触发电压由第二N+区111、第三N+区112与高压P阱107所形成的二极管的反向击穿电压决定。显然，增加或减小寄生NPN管Q3的基区宽度，可以调节器件的维持电压。
本实施例的基于PNPN结构的双向隔离型ESD保护器件，使得被保护的IC端口既能承受正向电压，也可以承受负向电压，并且提供足够的正负向的EDS电荷泄放能力。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (7)
1.一种基于PNPN结构的双向隔离型ESD保护器件，其特征在于，包括P型衬底(101)，所述P型衬底(101)内设有N型埋层(102)，且在其上覆盖P型外延(104)，所述P型外延(104)内且在N型埋层(102)之上设有高压N阱环(103)，所述高压N阱环(103)包裹的P型外延(104)内设有第一低压N阱(105)、第二低压N阱(106)和高压P阱(107)，所述第一低压N阱(105)内注有第一P+区(108)和第一N+区(110)，所述第二低压N阱(106)内注有第二P+区(109)和第四N+区(113)，第二N+区(111)横跨于所述第一低压N阱(105)与所述高压P阱(107)边界，第三N+区(112)横跨于所述第二低压N阱(106)与所述高压P阱(107)边界，所述P型外延(104)、所述第一低压N阱(105)、所述高压P阱(107)和所述第二低压N阱(106)未注有器件的顶部区域及高压N阱环(103)的顶部区域上均覆盖有氧化隔离层。
2.如权利要求1所述的双向隔离型ESD保护器件，其特征在于，所述氧化隔离层包括：第一氧化隔离层(100a)、第二氧化隔离层(100b)、第三氧化隔离层(100c)、第四氧化隔离层(100d)、第五氧化隔离层(100e)、第六氧化隔离层(100f)和第七氧化隔离层(100g)；
所述第一氧化隔离层(100a)覆盖于所述高压N阱环(103)的顶部区域、所述P型外延(104)的位于所述高压N阱环(103)与所述第一低压N阱(105)之间的顶部区域以及所述第一低压N阱(105)的位于所述P型外延(104)与所述第一N+区(110)之间的顶部区域上；
所述第二氧化隔离层(100b)覆盖于所述第一低压N阱(105)的位于所述第一N+区(110)与所述第一P+区(108)之间的顶部区域上；
所述第三氧化隔离层(100c)覆盖于所述第一低压N阱(105)的位于所述第一P+区(108)与所述第二N+区(111)之间的顶部区域上；
所述第四氧化隔离层(100d)覆盖于所述高压P阱(107)的位于所述第二N+区(111)与所述第三N+区(112)之间的顶部区域上；
所述第五氧化隔离层(100e)覆盖于所述第二低压N阱(106)的位于所述第三N+区(112)与所述第二P+区(109)之间的顶部区域上；
所述第六氧化隔离层(100f)覆盖于所述第二低压N阱(106)的位于所述第二P+区(109)与所述第四N+区(113)之间的顶部区域上；
所述第七氧化隔离层(100g)覆盖于所述第二低压N阱(106)的位于所述第四N+区(113)与所述P型外延(104)之间的顶部区域、所述P型外延(104)的位于所述第二低压N阱(106)与所述高压N阱环(103)之间的顶部区域以及所述高压N阱环(103)的顶部区域上。
3.如权利要求1所述的双向隔离型ESD保护器件，其特征在于，所述高压P阱(107)位于所述第一低压N阱(105)与所述第二低压N阱(106)之间。
4.如权利要求1所述的双向隔离型ESD保护器件，其特征在于，所述高压N阱环(103)与所述N型埋层(102)相连，以构成隔离的P型外延(104)，所述第一低压N阱(105)、所述第二低压N阱(106)和所述高压P阱(107)设于所述隔离的P型外延(104)内。
5.如权利要求1所述的双向隔离型ESD保护器件，其特征在于，所述第一P+区(108)和所述第一N+区(110)共同引出一个端口，作为所述双向隔离型EDS保护器件的第一端口，第二P+区(109)和第四N+区(113)共同引出另一个端口，作为所述双向隔离型EDS保护器件的第二端口。
6.如权利要求5所述的双向隔离型ESD保护器件，其特征在于，所述第一端口和所述第二端口对称，可相互交换，且均可工作在正向电压或负向电压条件下。
7.如权利要求5所述的双向隔离型EDS保护器件，其特征在于，所述第一端口接被保护的IC管脚，所述第二端口接地；
或者，所述第一端口接地，所述第二端口接被保护的IC管脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610875192.XA CN107887377B (zh) | 2016-09-30 | 2016-09-30 | 基于pnpn结构的双向隔离型esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610875192.XA CN107887377B (zh) | 2016-09-30 | 2016-09-30 | 基于pnpn结构的双向隔离型esd保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107887377A true CN107887377A (zh) | 2018-04-06 |
| CN107887377B CN107887377B (zh) | 2021-03-05 |
Family
ID=61769499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610875192.XA Active CN107887377B (zh) | 2016-09-30 | 2016-09-30 | 基于pnpn结构的双向隔离型esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107887377B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807374A (zh) * | 2018-07-03 | 2018-11-13 | 江南大学 | 一种高压双向瞬态电压抑制器 |
| CN108807370A (zh) * | 2018-05-23 | 2018-11-13 | 湖南大学 | 静电保护器件 |
| CN115020404A (zh) * | 2022-07-19 | 2022-09-06 | 深圳市晶扬电子有限公司 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054837A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
| CN104409454A (zh) * | 2014-11-10 | 2015-03-11 | 无锡友达电子有限公司 | 一种nldmos防静电保护管 |
-
2016
- 2016-09-30 CN CN201610875192.XA patent/CN107887377B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054837A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
| CN104409454A (zh) * | 2014-11-10 | 2015-03-11 | 无锡友达电子有限公司 | 一种nldmos防静电保护管 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807370A (zh) * | 2018-05-23 | 2018-11-13 | 湖南大学 | 静电保护器件 |
| CN108807370B (zh) * | 2018-05-23 | 2020-10-23 | 湖南大学 | 静电保护器件 |
| CN108807374A (zh) * | 2018-07-03 | 2018-11-13 | 江南大学 | 一种高压双向瞬态电压抑制器 |
| CN108807374B (zh) * | 2018-07-03 | 2020-07-24 | 江南大学 | 一种高压双向瞬态电压抑制器 |
| CN115020404A (zh) * | 2022-07-19 | 2022-09-06 | 深圳市晶扬电子有限公司 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
| CN115020404B (zh) * | 2022-07-19 | 2024-02-06 | 深圳市晶扬电子有限公司 | 一种用于静电防护的对称双向可控硅整流器及防护系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107887377B (zh) | 2021-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102544001B (zh) | 一种为集成电路i/o端口提供全模式esd保护的scr结构 | |
| CN103633087B (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
| CN100590875C (zh) | 多晶硅级连二极管 | |
| CN107887377A (zh) | 基于pnpn结构的双向隔离型esd保护器件 | |
| CN104716133B (zh) | 一种基于scr结构耐正负高压的端口esd结构及其等效电路 | |
| CN107887378A (zh) | 基于npnp结构的双向隔离型esd保护器件 | |
| CN104241274B (zh) | 一种基于横向pnp结构的双向esd保护器件 | |
| CN105957833A (zh) | 低触发耐正负压的scr esd防护器件及其工艺方法 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| CN105977253A (zh) | 多触发耐正负压的scr esd防护器件及其工艺方法 | |
| CN102034814B (zh) | 一种静电放电防护器件 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN110828453B (zh) | 一种内嵌p+注入区分段型非对称可控硅静电释放器件 | |
| CN103545310B (zh) | 一种pnpn型esd保护器件及esd保护电路 | |
| CN109300895B (zh) | Ldmos-scr结构的esd保护器件 | |
| CN102693980A (zh) | 一种低触发电压的可控硅静电放电保护结构 | |
| CN111046623B (zh) | 一种esd二极管的版图设计方法 | |
| CN110197825B (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 | |
| CN104600104B (zh) | 高保持电压可控硅结构 | |
| CN210379046U (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN107785362A (zh) | 用于提升静电放电保护能力的版图结构 | |
| CN102544066B (zh) | 一种基于npn型三极管辅助触发的双向可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |