CN108807370B - 静电保护器件 - Google Patents
静电保护器件 Download PDFInfo
- Publication number
- CN108807370B CN108807370B CN201810502074.3A CN201810502074A CN108807370B CN 108807370 B CN108807370 B CN 108807370B CN 201810502074 A CN201810502074 A CN 201810502074A CN 108807370 B CN108807370 B CN 108807370B
- Authority
- CN
- China
- Prior art keywords
- well
- region
- protection device
- injection region
- electrostatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002347 injection Methods 0.000 claims abstract description 54
- 239000007924 injection Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000007943 implant Substances 0.000 claims description 27
- 238000012423 maintenance Methods 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种静电保护器件，包括衬底、在所述衬底内设有深N阱，在深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，第二N阱内依次设有第三P+注入区以及第四N+注入区，第一N+注入区以及第一P+注入区均与阳极相连，第三P+注入区以及第四N+注入区均与阴极相连，静电保护器件的形状为轴对称的八边形。本发明提出的静电保护器件，可提高维持电压，增强ESD鲁棒性。
Description
技术领域
本发明涉及集成电路静电防护技术领域，特别是涉及一种静电保护器件。
背景技术
在集成电路的各个环节中，都有可能产生电荷的累积。在一定的条件下，电荷会发生转移，瞬间通过的大电流有可能超过器件的临界值而导致芯片烧毁。统计数据表明：静电放电(Electro Static Discharge,ESD)是集成电路失效的最主要原因，特别在功率集成电路中表现得更为突出。因此静电放电问题成为设计者最需关注的问题。
为了削减集成电路中因静电释放所造成的经济损失，最为有效的方法是对集成电路的各个输入、输出端口设计相应的高效能比的ESD保护器件。目前针对常规低压工艺的ESD保护措施相对已经较为成熟，常用的ESD保护器件结构包括二极管、双极型晶体管、栅极接地NMOS管以及SCR器件。SCR器件因具有较高的品质，被认为是ESD保护效率最高的器件。ESD保护器件在应用中，需要在满足鲁棒性标准的同时，保证维持电压高于被保护电路的工作电压。
然而，现有的静电保护器件，在实际应用中，难以保证较高的维持电压，在一定程度上影响了实际应用。
发明内容
鉴于上述状况，本发明的目的是为了解决现有技术中，现有的静电保护器件难以保证较高的维持电压，在一定程度上影响了实际应用的问题。
本发明提出一种静电保护器件，其中，包括衬底、在所述衬底内设有深N阱，在所述深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，所述第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，所述第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，所述第二N阱内依次设有第三P+注入区以及第四N+注入区，所述第一N+注入区以及所述第一P+注入区均与阳极相连，所述第三P+注入区以及所述第四N+注入区均与阴极相连，所述第一N阱、所述第一P阱以及所述第二N阱组成第一NPN晶体管，所述第二N阱、所述第一P阱以及所述第一N阱组成第二NPN晶体管，所述第一N阱、所述第一P阱以及所述第一N+注入区组成第三NPN晶体管，所述静电保护器件的形状为轴对称的八边形。
本发明提出的静电保护器件，由于第三NPN晶体管的基极和集电极与第一NPN晶体管的基极短接，第一NPN晶体管与第三NPN晶体管的集电极短接，因此对主通路的SCR结构产生钳位作用，可提高维持电压；此外，由于本发明提出的静电保护器件的形状为轴对称的八边形，且为紧密排布结构，将阴极与阳极分别置于两个不同的八边形结构中，保证了正向与反向的静电泄放能力相同，充分利用了面积，在多个方向均可泄放电流，具有较强的ESD鲁棒性。
另外，本发明提出的静电保护器件，还可以具有如下附加的技术特征：
所述静电保护器件，其中，所述第二N+注入区、所述第二P+注入区以及所述第三N+注入区之间相互连接。
所述静电保护器件，其中，所述第一P+注入区与所述第二N+注入区之间，以及所述第三N+注入区与所述第三P+注入区之间均嵌入LDMOS结构。
所述静电保护器件，其中，所述第一P+注入区、所述第一N阱以及所述第一P阱组成第一PNP晶体管。
所述静电保护器件，其中，所述第三P+注入区、所述第二N阱以及所述第一P阱组成第二PNP晶体管。
所述静电保护器件，其中，所述第二N阱、所述第一P阱以及所述第三N+注入区组成第四NPN晶体管。
所述静电保护器件，其中，所述高压静电防护器件从阳极到阴极包括两条静电泄放路径，第一条路径为所述第一P+注入区、所述第一N阱、所述第一P阱、所述第二N阱以及所述第四N+注入区，第二条路径为所述第一P+注入区、所述第一N阱、所述第一P阱、所述第二P+注入区、所述第三N+注入区、所述第一P阱、所述第二N阱以及所述第四N+注入区。
所述静电保护器件，其中，所述高压静电防护器件从阴极到阳极包括两条静电泄放路径，第一条路径为所述第三P+注入区、所述第二N阱、所述第一P阱、所述第一N阱以及所述第一N+注入区，第二条路径为所述第三P+注入区、所述第二N阱、所述第一P阱、所述第二P+注入区、所述第二N+注入区、所述第一P阱、所述第一N阱以及所述第一N+注入区。
所述静电保护器件，其中，所述衬底为P型衬底。
附图说明
图1为现有技术中高压双向静电防护器件的剖面图；
图2为图1所示的高压双向静电防护器件的半边等效电路图；
图3为本发明一实施例提出静电防护器件的剖面图；
图4为图3所示的静电防护器件的半边等效电路图；
图5为图3所示的静电防护器件的共质心版图；
图6为图3所示的静电防护器件的阴极阳极完全对称版图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
现有的静电保护器件，在实际应用中，难以保证较高的维持电压，在一定程度上影响了实际应用。请参阅图1与图2，现有的八边形版图的静电保护器件，将阳极放在最内层，阴极放在外层，此类原子壳2p结构不具备对称性，使得正向与反向静电泄放能力不一致，且无法提供较高的维持电压。
为了解决这一技术问题，本发明提出一种静电保护器件，请参阅图3至图6，对于本发明提出的静电保护器件，其中，包括衬底100，其中在本实施例中，上述的衬底为P型衬底。其中，在上述的衬底100内设有深N阱200。在上述的深N阱200内从左到右依次设有第一N阱300、第一P阱301以及第二N阱302。
其中，在上述的第一N阱300内从左到右依次设有第一N+注入区400以及第一P+注入区401。在上述的第一P阱301内依次设有第二N+注入区402、第二P+注入区403以及第三N+注入区404。在上述的第二N阱302内依次设有第三P+注入区405以及第四N+注入区406。
从图3中可以看出，上述的第一N+注入区400以及第一P+注入区401均与阳极相连，上述的第三P+注入区405以及第四N+注入区406均与阴极相连。与此同时，第二N+注入区402、第二P+注入区403以及第三N+注入区404之间相互连接。在第一P+注入区401与第二N+注入区402之间嵌有第一LDMOS器件500，在第三N+注入区404与第三P+注入区405之间均嵌有第二LDMOS器件501。
对于本发明提出的静电保护器件，内包含有多个NPN型晶体管，具体为：第一N阱300、第一P阱301与第二N阱302组成第一NPN晶体管Qn1；第二N阱302、第一P阱301与第一N阱300组成第二NPN晶体管Qn2；第一N阱300、第一P阱301与第一N+注入区400组成第三NPN晶体管Qn3；第二N阱302、第一P阱301与第三N+注入区404组成第四NPN晶体管Qn4。此外，本发明提出的静电保护器件还包括多个PNP型晶体管，具体为：第一P+注入区401、第一N阱300与第一P阱301组成第一PNP晶体管Qp1。第三P+注入区405、第二N阱302与第一P阱301组成第二PNP晶体管Qp2。
在实际作业时，本发明提出的高压静电防护器件，从阳极到阴极存在两条静电泄放路径：(1)第一条路径为：第一P+注入区401、第一N阱300、第一P阱301、第二N阱302以及第四N+注入区406；(2)第二条路径为：第一P+注入区401、第一N阱300、第一P阱301、第二P+注入区403、第三N+注入区404、第一P阱301、第二N阱302以及第四N+注入区406。
从阴极到阳极，同样存在两条静电泄放路径：(1)第一条路径为：第三P+注入区405、第二N阱302、第一P阱301、第一N阱300以及第一N+注入区400；(2)第二条路径为：第三P+注入区405、第二N阱302、第一P阱300、第二P+注入区403、第二N+注入区402、第一P阱301、第一N阱300以及第一N+注入区400。在此还需要指出的是，本所述静电保护器件的形状为轴对称的八边形。
本发明提出的静电保护器件，由于第三NPN晶体管的基极和集电极与第一NPN晶体管的基极短接，第一NPN晶体管与第三NPN晶体管的集电极短接，因此对主通路的SCR结构产生钳位作用，可提高维持电压；此外，由于本发明提出的静电保护器件的形状为轴对称的八边形，且为紧密排布结构，将阴极与阳极分别置于两个不同的八边形结构中，保证了正向与反向的静电泄放能力相同，充分利用了面积，在多个方向均可泄放电流，具有较强的ESD鲁棒性。
以上所述实施例仅表达了本发明的首选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种静电保护器件，其特征在于，包括衬底、在所述衬底内设有深N阱，在所述深N阱内从左到右依次设有第一N阱、第一P阱以及第二N阱，所述第一N阱内从左到右依次设有第一N+注入区以及第一P+注入区，所述第一P阱内依次设有第二N+注入区、第二P+注入区以及第三N+注入区，所述第二N阱内依次设有第三P+注入区以及第四N+注入区，所述第一N+注入区以及所述第一P+注入区均与阳极相连，所述第三P+注入区以及所述第四N+注入区均与阴极相连，所述第一N阱、所述第一P阱以及所述第二N阱组成第一NPN晶体管，所述第二N阱、所述第一P阱以及所述第一N阱组成第二NPN晶体管，所述第一N阱、所述第一P阱以及所述第一N+注入区组成第三NPN晶体管，所述静电保护器件的形状为轴对称的八边形。
2.根据权利要求1所述的静电保护器件，其特征在于，所述第二N+注入区、所述第二P+注入区以及所述第三N+注入区之间相互连接。
3.根据权利要求2所述的静电保护器件，其特征在于，所述第一P+注入区与所述第二N+注入区之间，以及所述第三N+注入区与所述第三P+注入区之间均嵌入LDMOS结构。
4.根据权利要求1所述的静电保护器件，其特征在于，所述第一P+注入区、所述第一N阱以及所述第一P阱组成第一PNP晶体管。
5.根据权利要求4所述的静电保护器件，其特征在于，所述第三P+注入区、所述第二N阱以及所述第一P阱组成第二PNP晶体管。
6.根据权利要求5所述的静电保护器件，其特征在于，所述第二N阱、所述第一P阱以及所述第三N+注入区组成第四NPN晶体管。
7.根据权利要求3所述的静电保护器件，其特征在于，所述静电防护器件从阳极到阴极包括两条静电泄放路径，第一条路径为所述第一P+注入区、所述第一N阱、所述第一P阱、所述第二N阱以及所述第四N+注入区，第二条路径为所述第一P+注入区、所述第一N阱、所述第一P阱、所述第二P+注入区、所述第三N+注入区、所述第一P阱、所述第二N阱以及所述第四N+注入区。
8.根据权利要求3所述的静电保护器件，其特征在于，所述静电防护器件从阴极到阳极包括两条静电泄放路径，第一条路径为所述第三P+注入区、所述第二N阱、所述第一P阱、所述第一N阱以及所述第一N+注入区，第二条路径为所述第三P+注入区、所述第二N阱、所述第一P阱、所述第二P+注入区、所述第二N+注入区、所述第一P阱、所述第一N阱以及所述第一N+注入区。
9.根据权利要求1所述的静电保护器件，其特征在于，所述衬底为P型衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810502074.3A CN108807370B (zh) | 2018-05-23 | 2018-05-23 | 静电保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810502074.3A CN108807370B (zh) | 2018-05-23 | 2018-05-23 | 静电保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807370A CN108807370A (zh) | 2018-11-13 |
| CN108807370B true CN108807370B (zh) | 2020-10-23 |
Family
ID=64091414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810502074.3A Active CN108807370B (zh) | 2018-05-23 | 2018-05-23 | 静电保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807370B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111341770B (zh) * | 2020-02-19 | 2023-04-18 | 中国科学院微电子研究所 | 一种低触发电压的esd保护结构、集成电路及设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229314A (zh) * | 2016-08-15 | 2016-12-14 | 矽力杰半导体技术(杭州)有限公司 | 静电放电保护器件及其制造方法 |
| CN106783841A (zh) * | 2017-01-04 | 2017-05-31 | 电子科技大学 | 带有过热保护功能的射频ldmos晶体管 |
| CN107093603A (zh) * | 2016-02-17 | 2017-08-25 | 旺宏电子股份有限公司 | 静电放电保护元件 |
| CN107887377A (zh) * | 2016-09-30 | 2018-04-06 | 上海贝岭股份有限公司 | 基于pnpn结构的双向隔离型esd保护器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554839B2 (en) * | 2006-09-30 | 2009-06-30 | Alpha & Omega Semiconductor, Ltd. | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch |
| US8896064B2 (en) * | 2010-10-18 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection circuit |
| US8859361B1 (en) * | 2013-04-05 | 2014-10-14 | Alpha And Omega Semiconductor Incorporated | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch |
-
2018
- 2018-05-23 CN CN201810502074.3A patent/CN108807370B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107093603A (zh) * | 2016-02-17 | 2017-08-25 | 旺宏电子股份有限公司 | 静电放电保护元件 |
| CN106229314A (zh) * | 2016-08-15 | 2016-12-14 | 矽力杰半导体技术(杭州)有限公司 | 静电放电保护器件及其制造方法 |
| CN107887377A (zh) * | 2016-09-30 | 2018-04-06 | 上海贝岭股份有限公司 | 基于pnpn结构的双向隔离型esd保护器件 |
| CN106783841A (zh) * | 2017-01-04 | 2017-05-31 | 电子科技大学 | 带有过热保护功能的射频ldmos晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807370A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6215222B2 (ja) | 高保持電圧、混合電圧ドメイン静電気放電クランプ | |
| US9343458B2 (en) | Isolation structure for ESD device | |
| US8981426B2 (en) | Electrostatic discharge protection device | |
| US9627372B2 (en) | Electrostatic discharge protection device | |
| CN105655325A (zh) | 静电放电保护电路、结构及其制造方法 | |
| US9379098B2 (en) | Electrostatic discharge protection circuit including a distributed diode string | |
| US7042028B1 (en) | Electrostatic discharge device | |
| CN112216690B (zh) | 具有低寄生电容的静电放电保护结构及其静电放电保护电路 | |
| CN108899313B (zh) | 静电保护器件 | |
| JP2018120955A (ja) | 半導体装置 | |
| US20030048588A1 (en) | Output buffer and I/O protection circuit for CMOS technology | |
| CN103165600A (zh) | 一种esd保护电路 | |
| CN108807370B (zh) | 静电保护器件 | |
| CN104269401A (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN108899314B (zh) | 静电保护器件 | |
| US7969697B2 (en) | Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers | |
| CN108649028B (zh) | 静电保护器件 | |
| US20120161298A1 (en) | Diode and electrostatic discharge protection circuit including the same | |
| CN108735732B (zh) | Ldmos静电保护器件 | |
| CN108780794B (zh) | 一种静电放电防护电路 | |
| CN108735733B (zh) | 可控硅静电保护器件 | |
| CN220358093U (zh) | 一种mcu及其esd防护结构 | |
| KR101463657B1 (ko) | Esd 보호회로 | |
| CN217086571U (zh) | 一种防电源反接的芯片 | |
| CN210296371U (zh) | 半导体结构及其esd器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |