CN107785362A - 用于提升静电放电保护能力的版图结构 - Google Patents

用于提升静电放电保护能力的版图结构 Download PDF

Info

Publication number
CN107785362A
CN107785362A CN201610749272.0A CN201610749272A CN107785362A CN 107785362 A CN107785362 A CN 107785362A CN 201610749272 A CN201610749272 A CN 201610749272A CN 107785362 A CN107785362 A CN 107785362A
Authority
CN
China
Prior art keywords
characteristic line
small device
domain structure
electrostatic discharge
line breadth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610749272.0A
Other languages
English (en)
Other versions
CN107785362B (zh
Inventor
汪广羊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201610749272.0A priority Critical patent/CN107785362B/zh
Priority to US16/329,665 priority patent/US11088132B2/en
Priority to PCT/CN2017/099380 priority patent/WO2018041080A1/zh
Publication of CN107785362A publication Critical patent/CN107785362A/zh
Application granted granted Critical
Publication of CN107785362B publication Critical patent/CN107785362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection

Abstract

本发明提供一种用于提升静电放电保护能力的版图结构，其特征在于，静电放电保护器件与被保护的特征线宽小的器件位于同一阱区之上。根据本发明，可以对特征线宽小的器件进行有效的静电放电保护，同时，降低成本和电路设计难度，增加电路设计的灵活性。

Description

用于提升静电放电保护能力的版图结构
技术领域
本发明涉及半导体设计与制造工艺，具体而言涉及一种用于提升静电放电保护能力的版图结构。
背景技术
静电放电(ESD)是在我们生活中普遍存在的自然现象，但静电放电时在短时间内产生的大电流，会对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例如，对于发生在人体上的静电放电现象，通常发生在几百个纳秒内，最大的电流峰值可能达到几个安培，其它模式静电放电发生的时间更短，电流也更大。如此大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对集成电路产生严重的物理损伤并导致其最终失效。
为了解决该问题，在实际应用中主要从环境和电路本身两方面来解决。环境方面，主要是减少静电的产生和及时消除静电，例如，应用不易产生静电的材料、增加环境湿度、操作人员和设备接地等。电路方面，主要是增加集成电路本身的静电放电耐受能力，例如增加额外的静电保护器件或者电路来保护集成电路内部电路不被静电放电损害。
发明内容
针对现有技术的不足，本发明提供一种用于提升静电放电保护能力的版图结构，静电放电保护器件与特征线宽小的器件位于同一阱区之上，所述特征线宽小的器件位于中间部分，所述特征线宽小的器件的两侧布置所述静电放电保护器件。
在一个示例中，所述特征线宽小的器件为冗余MOS，所述静电放电保护器件为GGNMOS(Gate Grounded NMOS，栅极接地的NMOS)。
在一个示例中，通过修改光刻掩膜板的图案尺寸来调节所述特征线宽小的器件和所述静电放电保护器件的尺寸比例。
在一个示例中，所述特征线宽小的器件的沟道长度大于所述静电放电保护器件的沟道长度。
在一个示例中，所述特征线宽小的器件和所述静电放电保护器件为双栅结构，栅极之间共用一个源极。
在一个示例中，所述源极掺杂有N+型杂质，所述N+型杂质包括磷、氮、砷、锑或铋。
在一个示例中，所述静电放电保护器件的栅极和源极接在一起连接接地端。
在一个示例中，所述特征线宽小的器件的源极连接接地端。
在一个示例中，所述特征线宽小的器件的漏极和所述静电放电保护器件的漏极均连接I/O端口。
在一个示例中，所述特征线宽小的器件的线宽小于100微米。
根据本发明，可以对特征线宽小的器件进行有效的静电放电保护，同时，降低成本和电路设计难度，增加电路设计的灵活性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有的ESD保护技术中常用的GGNMOS的示意性剖面图；
图2为现有的ESD保护电路所对应的版图结构的示意图；
图3为根据本发明示例性实施例的ESD保护电路所对应的版图结构的示意图；
图4为实施ESD保护时放电电流在与图3示出的版图结构对应的电路结构中的流向的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
当集成电路(IC)开始工作时，来自外部的高能量施加给IC，在IC中会出现瞬间发生的静电放电现象。静电放电会在IC内部产生瞬时高压，其将导致栅氧化物的击穿，使IC出现故障。现有技术中常用的静电放电保护电路为GGNMOS，随着MOS器件的特征尺寸的不断减小，不断减小的栅氧化物厚度对静电放电的冲击越来越敏感。
现有技术中常用的静电放电保护电路为GGNMOS，如图1所示，在GGNMOS的NMOS区中，源极S和栅极G接地，拾取区(Pickup)也接地，在每对源极S和漏极D之间形成的NPN结与所述拾取区之间形成的电阻分别为R1、R2、R3和R4，其中每对源极S和漏极D之间形成的NPN结称为指(finger)。当发生静电放电时，GGNMOS中的每个指同时开启静电放电保护。
在时钟电路应用中，MOS的宽度不能太大否者会影响时钟电路的频率。在现有的静电放电电路保护方案中，经常是采用特征线宽小的器件作为端口电路，例如冗余MOS，然后并联GGNMOS或者其它与GGNMOS的工作原理类似的静电放电保护电路。特征线宽小的器件的线宽通常小于100微米，具体大小根据版图设计的具体需要而定。
由于GGNMOS或者其它与GGNMOS的工作原理类似的静电放电保护电路的结构较为复杂，占用的版图面积较大，因此，如图2所示，在现有的静电放电电路保护方案所对应的版图结构中，静电放电保护器件201和特征线宽小的器件202分别位于不同的阱区之上。静电放电保护器件201和特征线宽小的器件202之间的部分存在场氧或者浅沟槽隔离之类的隔离结构，也可能存在所述隔离结构和其它器件。
由于特征线宽小的器件202的栅极连接内部电路的控制端，触发电压低，在出现静电放电时，静电放电产生的能量基本上都会经由特征线宽小的器件释放，由于静电放电保护器件和特征线宽小的器件分别位于不同的阱区之上，而二者之间受到隔离结构的阻隔，产生的衬底电流不能有效触发静电放电保护器件，从而造成特征线宽小的器件在很低的静电放电等级下失效，而与特征线宽小的器件并联的静电放电保护器件没有起到保护作用。
为了解决上述问题，本发明提出一种用于提升静电放电保护能力的版图结构，如图3所示，静电放电保护器件与被保护的特征线宽小的器件300位于同一阱区之上。特征线宽小的器件300位于中间部分，其两侧布置静电放电保护器件，由此可以节省版图面积，同时又提高了静电放电保护能力。
以属于特征线宽小的器件300的冗余MOS为例，静电放电保护器件与被保护的冗余MOS位于同一阱区之上，而不是分别位于不同的阱区之上，由此可以通过省去部分隔离结构来节省版图面积。被保护的冗余MOS位于中间部分，被保护的冗余MOS的两侧布置静电放电保护器件，例如GGNMOS。
由于静电放电保护器件与被保护的特征线宽小的器件300位于同一阱区之上，版图设计人员根据实际需要通过修改光刻掩膜板的图案尺寸就可以调节静电放电保护器件与被保护的特征线宽小的器件300的尺寸比例，比较灵活，无需重新设计版图。
如图4所示，对如图3所示的版图结构进行静电放电保护测试时，由于被保护的特征线宽小的器件300(对应于图3中的被保护的特征线宽小的器件300的剖面结构)的触发电压低，静电放电产生的能量会先通过被保护的特征线宽小的器件300的漏端释放。此时，被保护的特征线宽小的器件300的栅极处于关断状态，正常工作下不起作用，由于二者之间不存在隔离结构的阻隔，随后产生的衬底电流会快速触发静电放电保护器件中的寄生双极型三极管(BJT)，进而提高静电放电保护能力。
特征线宽小的器件300位于中间部分，其两侧布置静电放电保护器件，可以使静电放电保护器件的组成部分以特征线宽小的器件300为中心呈镜面对称分布，从而缩短衬底电流对静电放电保护器件的组成部分的触发时间。
通过调整被保护的特征线宽小的器件300的沟道长度L和静电放电保护器件的沟道长度Ld，使L大于Ld，沟道电阻的增大会提升被保护的特征线宽小的器件300的触发电压，增强其漏端导通能力，从而进一步提升静电放电保护能力。
作为示例，被保护的特征线宽小的器件300和静电放电保护器件均为双栅结构，栅极之间共用一个源极，源极掺杂有N+型杂质，所述N+型杂质包括磷、氮、砷、锑、铋等。在图4中，SN代表源极，掺杂有N+型杂质，SP代表拾取区(pick-up)，掺杂有P+型杂质，所述P+型杂质包括硼、铝、镓、铟、铊等。
作为示例，特征线宽小的器件300的漏端接触与栅极之间的距离通常大于静电放电保护器件的漏端接触与栅极之间的距离。
静电放电保护器件的栅极和源极接在一起连接接地端，被保护的特征线宽小的器件300的源极连接接地端，栅极连接内部电路控制端。静电放电保护器件的漏极和被保护的特征线宽小的器件300的漏极均连接I/O端口。
根据本发明，可以对特征线宽小的器件进行有效的静电放电保护，同时，降低成本和电路设计难度，增加电路设计的灵活性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种用于提升静电放电保护能力的版图结构，其特征在于，静电放电保护器件与特征线宽小的器件位于同一阱区之上，所述特征线宽小的器件位于中间部分，所述特征线宽小的器件的两侧布置所述静电放电保护器件。
2.根据权利要求1所述的版图结构，其特征在于，所述特征线宽小的器件为冗余MOS，所述静电放电保护器件为GGNMOS。
3.根据权利要求1所述的版图结构，其特征在于，通过修改光刻掩膜板的图案尺寸来调节所述特征线宽小的器件和所述静电放电保护器件的尺寸比例。
4.根据权利要求1所述的版图结构，其特征在于，所述特征线宽小的器件的沟道长度大于所述静电放电保护器件的沟道长度。
5.根据权利要求1所述的版图结构，其特征在于，所述特征线宽小的器件和所述静电放电保护器件为双栅结构，栅极之间共用一个源极。
6.根据权利要求5所述的版图结构，其特征在于，所述源极掺杂有N+型杂质，所述N+型杂质包括磷、氮、砷、锑或铋。
7.根据权利要求1-6之一的所述的版图结构，其特征在于，所述静电放电保护器件的栅极和源极接在一起连接接地端。
8.根据权利要求1-6之一的所述的版图结构，其特征在于，所述特征线宽小的器件的源极连接接地端。
9.根据权利要求1-6之一的所述的版图结构，其特征在于，所述特征线宽小的器件的漏极和所述静电放电保护器件的漏极均连接I/O端口。
10.根据权利要求1-6之一的所述的版图结构，其特征在于，所述特征线宽小的器件的线宽小于100微米。
CN201610749272.0A 2016-08-29 2016-08-29 用于提升静电放电保护能力的版图结构 Active CN107785362B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610749272.0A CN107785362B (zh) 2016-08-29 2016-08-29 用于提升静电放电保护能力的版图结构
US16/329,665 US11088132B2 (en) 2016-08-29 2017-08-29 Semiconductor device for enhancing electrostatic discharge protection and layout structure thereof
PCT/CN2017/099380 WO2018041080A1 (zh) 2016-08-29 2017-08-29 用于提升静电放电保护能力的半导体装置及其版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610749272.0A CN107785362B (zh) 2016-08-29 2016-08-29 用于提升静电放电保护能力的版图结构

Publications (2)

Publication Number Publication Date
CN107785362A true CN107785362A (zh) 2018-03-09
CN107785362B CN107785362B (zh) 2021-04-13

Family

ID=61300022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610749272.0A Active CN107785362B (zh) 2016-08-29 2016-08-29 用于提升静电放电保护能力的版图结构

Country Status (3)

Country Link
US (1) US11088132B2 (zh)
CN (1) CN107785362B (zh)
WO (1) WO2018041080A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133698A (zh) * 2020-11-30 2020-12-25 珠海市杰理科技股份有限公司 Esd保护器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508951B (zh) * 2020-04-26 2022-08-02 中国电子科技集团公司第五十八研究所 一种基于soi工艺的ggnmos esd保护器件结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149059A1 (en) * 2001-02-02 2002-10-17 Ming-Dou Ker ESD protection design with turn-on restraining method and structures
CN101621198A (zh) * 2009-06-29 2010-01-06 无锡市晶源微电子有限公司 一种有效的静电放电保护电路
US20110101444A1 (en) * 2009-11-04 2011-05-05 Analog Devices, Inc. Electrostatic protection device
CN102054840A (zh) * 2009-11-05 2011-05-11 上海宏力半导体制造有限公司 静电放电保护装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201213133Y (zh) * 2008-02-20 2009-03-25 和舰科技(苏州)有限公司 一种更均匀导通的电容耦合静电放电防护器件
CN101834182B (zh) * 2010-03-23 2011-12-21 浙江大学 一种动态栅极电阻调制的栅极耦合nmos管
JP6045873B2 (ja) * 2012-10-05 2016-12-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN205319155U (zh) * 2015-12-08 2016-06-15 无锡中感微电子股份有限公司 一种静电保护电路及集成电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149059A1 (en) * 2001-02-02 2002-10-17 Ming-Dou Ker ESD protection design with turn-on restraining method and structures
CN101621198A (zh) * 2009-06-29 2010-01-06 无锡市晶源微电子有限公司 一种有效的静电放电保护电路
US20110101444A1 (en) * 2009-11-04 2011-05-05 Analog Devices, Inc. Electrostatic protection device
CN102054840A (zh) * 2009-11-05 2011-05-11 上海宏力半导体制造有限公司 静电放电保护装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133698A (zh) * 2020-11-30 2020-12-25 珠海市杰理科技股份有限公司 Esd保护器件

Also Published As

Publication number Publication date
WO2018041080A1 (zh) 2018-03-08
US20190198494A1 (en) 2019-06-27
CN107785362B (zh) 2021-04-13
US11088132B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
Ker et al. Overview of on-chip electrostatic discharge protection design with SCR-based devices in CMOS integrated circuits
US7427787B2 (en) Guardringed SCR ESD protection
US6815775B2 (en) ESD protection design with turn-on restraining method and structures
KR101975608B1 (ko) 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
CN1132936A (zh) 静电放电防护电路
US20110133247A1 (en) Zener-Triggered SCR-Based Electrostatic Discharge Protection Devices For CDM And HBM Stress Conditions
US6777721B1 (en) SCR device for ESD protection
EP1977450B1 (en) Floating gate structure with high electrostatic discharge performance
US20110121361A1 (en) Device for electrostatic discharge and method of manufacturing thereof
CN102157519B (zh) 硅控整流器
US11239229B2 (en) Self-biased bidirectional ESD protection circuit
US8618608B2 (en) Lateral silicon controlled rectifier structure
US6455898B1 (en) Electrostatic discharge input protection for reducing input resistance
CN107785362A (zh) 用于提升静电放电保护能力的版图结构
CN113871382A (zh) 一种优化esd防护性能的dcscr器件
US7465994B2 (en) Layout structure for ESD protection circuits
CN109300895B (zh) Ldmos-scr结构的esd保护器件
CN102569374B (zh) 一种内嵌齐纳触发结构的可控硅器件
CN109768041B (zh) 一种基于scr的高维持电压esd器件
CN108987393B (zh) 用于功率集成电路输出ldmos器件保护的双向esd结构
Ker et al. Cascoded LVTSCR with tunable holding voltage for ESD protection in bulk CMOS technology without latchup danger
CN107546223B (zh) 一种华夫饼型小岛式二极管触发可控硅静电防护器件
US20060284256A1 (en) Layout structure for ESD protection circuits
US6534834B1 (en) Polysilicon bounded snapback device
KR100861294B1 (ko) 반도체 회로용 정전기 보호소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant