CN102054840A - 静电放电保护装置 - Google Patents
静电放电保护装置 Download PDFInfo
- Publication number
- CN102054840A CN102054840A CN2009101983610A CN200910198361A CN102054840A CN 102054840 A CN102054840 A CN 102054840A CN 2009101983610 A CN2009101983610 A CN 2009101983610A CN 200910198361 A CN200910198361 A CN 200910198361A CN 102054840 A CN102054840 A CN 102054840A
- Authority
- CN
- China
- Prior art keywords
- electrostatic discharge
- nmos
- pipe
- protective equipment
- nmos pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 title abstract description 42
- 230000001681 protective effect Effects 0.000 claims description 62
- 230000005516 deep trap Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 description 69
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241001212149 Cathetus Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
一种静电放电保护装置，包括：多个并联且形成于同一深阱的栅极接地的NMOS管，其中各NMOS管的漏极均接于焊盘，至少处于中间位置的一个NMOS管的源极和基极相连，并通过阱电阻接地。其他NMOS管的基极、源极均接地。所述静电放电保护装置具有良好的导通均匀性，且更节省面积，也更适合高频应用及模拟电路应用等场合。
Description
技术领域
本发明涉及半导体集成电路设计领域，特别涉及静电放电保护装置。
背景技术
随着半导体器件功能的日趋复杂及尺寸的日趋减小，其所能承受的静电放电(ESD，Electro Static Discharge)电压的上限值也不断减小。因而，静电放电对半导体器件产生的不利影响也越来越严重。
现有静电放电保护的设计中，常会采用特殊设计的NMOS管构成静电放电保护装置，例如采用栅极接地(Gate Ground)的NMOS管作为静电放电器件构成静电放电保护装置。
例如，结合图1和图2所示，对于采用多个并联的栅极接地的NMOS管应用于静电放电保护的情况，各NMOS管两两共用源极或漏极，将每个NMOS的栅极、源极及基极接地(GND)，将各NMOS管的漏极接于焊盘(PAD)上，构成静电放电保护装置。
所述多个并联的栅极接地的NMOS管构成的电路在用作静电放电保护时，静电放电电流是通过各NMOS管对应的寄生NPN管泄放掉的(图2中虚线所示)。当有静电放电脉冲加在焊盘上时，所述静电放电脉冲也相当于加在NMOS管的漏极。随着静电放电电压的升高，NMOS管会有一个流向P阱的漏电流。由于每个寄生NPN管的基极都通过一个P阱电阻与P阱接触相连接，所述P阱电阻实际就是寄生NPN管的基极电阻。当所述漏电流流过这些P阱电阻时就在电阻上产生压降，鉴于NMOS管的基极接地，因此电阻上的压降就等于寄生NPN管的基极电压。当寄生NPN管的基极电压足够高使得寄生NPN管的基极-发射极发生正偏时，寄生NPN管导通开始泄放静电放电电流。
通过分析可以发现，由于各个NMOS管处的漏电流在相同的漏极电压下都相同，所以各NMOS管对应的寄生NPN管的开启就取决于所述寄生NPN管的基极电阻的大小。而越处于图2所示截面结构中间的寄生NPN管，其基极电阻越大，例如基极电阻R2就大于基极电阻R1。相应地，处于结构中间的寄生NPN管也就越容易开启。因此，在焊盘面临静电放电脉冲时，总是位于截面结构中间的寄生NPN管先开启，而此时两边的寄生NPN管并未开启。当任意一个或几个寄生NPN管开启，就可以认为所述的静电放电保护装置开始工作，而这一开启点所对应的电压就是所述静电放电保护装置的触发电压。
参照图3所示，Vt1即是所述静电放电保护装置的触发电压。一旦一个或几个寄生NPN管开启，静电放电电流通过开启的寄生NPN管泄放掉，焊盘上的静电放电电压会迅速被拉低至Vh，反映到图3中有一个电压回滞现象。随后随着静电放电电压的继续升高，流过寄生NPN管的静电放电电流越来越大。当焊盘上的静电放电电压上升至Vt2时(通常称这个电压点为静电放电保护器件的二次击穿点)，焊盘上的静电放电电压会再次变小，此时电压变小的原因是所述开启的寄生NPN管已被烧毁了。
从以上分析可以发现，整个静电放电过程中，只有中间部分最先开启的一些寄生NPN管在放电。而直到这些寄生NPN管被烧毁，两边的寄生NPN管由于基极电压一直未超过开启电压来使得基极-发射极发生正偏，因此始终不能正常开启，相应地，这些寄生NPN管就不能进行静电放电，也就不能起到静电放电保护作用。因此，图2所示的静电放电保护装置中，只有部分栅极接地的NMOS起作用。该结果是由于各寄生NPN管的导通均匀性不好引起的，如此不仅造成了器件资源的浪费(设计了栅极接地的NMOS却未起作用)，相应静电放电保护的质量也较低。
为解决上述导通均匀性不好的问题，现有技术也提出了一些解决方案。例如，参照图4所示，现有技术的另一种静电放电保护装置的等效电路包括：在焊盘和接地线之间串接的电阻和电容；连接于电阻和电容之间的反相器，所述反相器中的PMOS管的源极与焊盘相连，NMOS管的源极接地(GND)；基极连接于所述反相器的输出的栅极接地的NMOS管。当所述焊盘面临静电放电脉冲时，由于电容、电阻的耦合、延迟作用，使得所述反相器中的PMOS管导通，有电流通过PMOS管流入栅极接地的NMOS管所在衬底，该电流较大，可以有效使得栅极接地的NMOS管对应的寄生NPN管的基极-发射极发生正偏，从而寄生NPN管会开启实现静电放电电流的泄放。由此可以推得，当多个栅极接地的NMOS管都采用这种与反相器的连接方式时，前述导通不均匀的问题将获得一定改善。
然而，所述静电放电保护装置虽然能够改善所述寄生NPN管导通不均匀的问题，但额外的触发电路部分(反相器以及电阻和电容结构)都会增加静电放电保护装置的面积。并且，焊盘上的电容也将增加，在一些特殊应用中，例如高频应用、模拟电路应用，这种焊盘电容增加的情况是不允许的。
发明内容
本发明解决现有技术静电放电保护装置所占面积较大，且并不适合于一些高频应用及模拟电路应用的场合的问题。
为解决上述问题，本发明提供一种静电放电保护装置，包括：多个并联且形成于同一深阱的栅极接地的NMOS管，其中各NMOS管的漏极均接于焊盘，至少处于中间位置的一个NMOS管的源极和基极相连，并通过阱电阻接地。其他NMOS管的基极、源极均接地。
与现有技术相比，上述静电放电保护装置具有以下优点：在处于中间位置的NMOS管对应的寄生NPN管最先导通后，通过该处于中间位置的NMOS管的基极向深阱注入静电放电电流，提升其他寄生NPN管的基极电压，使得其他寄生NPN管的基极-发射极正偏而导通。此时，所有寄生NPN管都能导通进行静电放电电流的泄放，从而所述静电放电保护装置的导通均匀性较好。
并且，所述静电放电保护装置并未引入额外的触发电路来使得寄生NPN管导通，也节省了面积。
此外，所述静电放电保护装置也并未引入电容结构，因而其不会增加焊盘上的电容，从而更适合高频应用及模拟电路应用的场合。
附图说明
图1是现有技术的一种具有栅极接地的NMOS管的静电放电保护装置的等效电路示意图；
图2是对应图1的多个栅极接地的NMOS管构成的静电放电保护装置的器件截面示意图；
图3是图2所示静电放电保护装置的电流-电压曲线图；
图4是现有技术的另一种具有栅极接地的NMOS管的静电放电保护装置的等效电路示意图；
图5是本发明静电放电保护装置的一种实施例中栅极接地的NMOS管的连接关系的等效电路示意图；
图6是对应图5所示静电放电保护装置的器件截面示意图；
图7为现有技术多个并联的栅极接地的NMOS管构成的静电放电保护装置与本发明实施例的静电放电保护装置的电流-电压曲线对比图。
具体实施方式
通过前述现有技术的说明可以发现，对于多个并联的栅极接地的NMOS管构成的静电放电保护装置，由于各NMOS管所在位置不同，因而必然造成各NMOS管对应的寄生NPN管的基极电阻也不同。根据前述分析，处于中间位置的栅极接地的NMOS管对应的寄生NPN管最先导通也不可避免。鉴于此，若可以利用最先导通的栅极接地的NMOS管来向衬底提供类似于前述提及的漏电流的外加电流，则有助于使得其他NMOS管对应的寄生NPN管的导通。
基于此设计思路，本发明静电放电保护装置的一种实施方式包括：多个并联且形成于同一深阱的栅极接地的NMOS管，其中各NMOS管的漏极均接于焊盘，至少处于中间位置的一个NMOS管的源极和基极相连，其他NMOS管的基极、源极均接地。
上述实施方式中，由于处于中间位置的NMOS管对应的寄生NPN管的基极电阻最大，焊盘在面临静电放电脉冲时，处于中间位置的NMOS管对应的寄生NPN管会最先导通，从所述寄生NPN管的集电极(NMOS管的漏极)向发射极(NMOS管的源极)对静电放电电流进行泄放。此时由于所述处于中间位置的NMOS管的基极和源极相连，该静电放电电流将经由所述基极流入P阱。当所述静电放电电流流经其他NMOS管对应的寄生NPN管的基极电阻时，将在基极电阻上产生压降，从而提升其他寄生NPN管的基极电压。由于静电放电电流一般都较大，将使得其他寄生NPN管的基极电压迅速提升，从而其他寄生NPN管的基极-发射极也能迅速正偏而导通。此时，所有寄生NPN管都能导通进行静电放电电流的泄放，从而所述静电放电保护装置的导通均匀性较好。
并且，通过对上述实施方式的静电放电保护装置的分析可以看到，所述静电放电保护装置实际是将处于中间位置的NMOS管作为触发其他NMOS管对应的寄生NPN管开启的触发电路。简而言之，可以认为所述静电放电保护装置是一种自触发的结构，因而所述静电放电保护装置无需引入额外的触发电路，相对于现有技术需引入额外的触发电路(例如图4中的反相器及电阻、电容结构)所述静电放电保护装置的面积更小。
此外，由于无需引入例如图4中的额外触发电路，所述静电放电保护装置也不会增加焊盘上的电容，从而更适合高频应用及模拟电路应用的场合，其应用范围相对于现有技术来说也更广泛。
以下基于一个静电放电保护装置的实例进一步详细说明静电放电保护装置的工作过程。
结合图5和图6所示，本发明静电放电保护装置的一种实施例包括6个并联的栅极接地的NMOS管M1～M6。其中，NMOS管M1、M2共用漏极，NMOS管M5、M6共用漏极，NMOS管M3、M4共用漏极。NMOS管M1、M2、M5、M6的接法相同，均为漏极接焊盘，源极及基极接地(GND)。而栅极接地的NMOS管M3及M4则是漏极接焊盘，源极及基极相连，且M3及M4的基极相连。
当有静电放电脉冲加在焊盘上时，所述静电放电脉冲也相当于加在各NMOS管的漏极。随着静电放电电压的升高，各NMOS管都会有一个流向P阱的漏电流。由于每个寄生NPN管的基极都通过一个P阱电阻与P阱接触相连接，所述P阱电阻实际就是寄生NPN管的基极电阻。对于NMOS管M1～M6，其各自对应的寄生NPN管的基极电阻分别为R11～R16。当所述漏电流流过各寄生NPN管的基极电阻时就在电阻上产生压降，基极电阻上的压降就等于各寄生NPN管的基极电压。当寄生NPN管的基极电压足够高使得寄生NPN管的基极-发射极发生正偏时，寄生NPN管就导通开始泄放静电放电电流。
显然，NMOS管M3、M4对应的寄生NPN管的基极电阻R13、R14的阻值最大，因此，当所述漏电流流过基极电阻R13、R14产生压降时，NMOS管M3、M4对应的寄生NPN管的基极-发射极将最先发生正偏而导通。NMOS管M3、M4对应的寄生NPN管在导通后就开始泄放静电放电电流。具体地说，NMOS管M3、M4对应的寄生NPN管就存在沿集电极-发射极方向的电流，即此时NMOS管M3、M4的源极存在静电放电电流。由于NMOS管M3、M4的基极与源极相连，所述静电放电电流将沿图6中直线虚箭头的方向从NMOS管M3、M4的源极向基极传输。接着，所述静电放电电流还会进一步经由NMOS管M3、M4的基极沿图6中曲线虚箭头方向流入P阱。
此时，当流入P阱的所述静电放电电流流过NMOS管M1、M2、M5、M6各自对应的寄生NPN管的基极电阻时，同样会在电阻上产生压降，也即NMOS管M1、M2、M5、M6各自对应的寄生NPN管的基极电压将因静电放电电流的流过而提升。由于静电放电电流一般都较大，NMOS管M1、M2、M5、M6各自对应的寄生NPN管的基极电压也将迅速提升至使得基极-发射极发生正偏的程度，例如基极-发射极电压达到0.7V。此时，NMOS管M1、M2、M5、M6各自对应的寄生NPN管也导通，开始泄放静电放电电流。
通过对所述静电放电保护装置的实施例的工作过程分析可以看到，当NMOS管M3、M4各自对应的寄生NPN管最先导通后，静电放电电流经由NMOS管M3、M4流入P阱，从而触发NMOS管M1、M2、M5、M6各自对应的寄生NPN管开启。此时，各NMOS管对应的寄生NPN管全部开启，因而所述静电放电保护装置的实施例具有良好的导通均匀性。
本实施例的静电放电保护装置为偶数个并联的NMOS管，由于其中的NMOS管M3、M4会同时最先导通，因而NMOS管M3、M4的基极和源极相连，构成自触发电路。可以很容易推得，当静电放电保护装置为奇数个并联的NMOS管时，处于最中间的那个NMOS管会最先导通，因而该最中间的那个NMOS管的基极和源极相连，构成自触发电路。
图7为例如图2所示现有技术多个并联的栅极接地的NMOS管构成的静电放电保护装置与例如图6所示本发明实施例的静电放电保护装置的电流-电压曲线对比图。参照图7所示，曲线100上数据点代表现有技术静电放电保护装置的各阶段电流-电压数据，而曲线200上数据点代表本发明实施例的静电放电保护装置的各阶段电流-电压数据。所述电流、电压均为从焊盘上获得的电流、电压值。可以很明显地看到，由于本发明实施例的静电放电保护装置具有良好的导通均匀性，换言之，静电放电保护装置中的各NMOS管对应的寄生NPN管都能开启来进行泄放静电放电电流的工作，因而，相对于现有技术的静电放电保护装置，本发明实施例的静电放电保护装置在焊盘面临静电放电脉冲时，各NMOS管对应的寄生NPN管所承受的静电放电电流也更均匀，相应地，本发明实施例的静电放电保护装置所能承受的静电放电电压的容限值也更高。
综上所述，本发明静电放电保护装置在处于中间位置的NMOS管对应的寄生NPN管最先导通后，通过该处于中间位置的NMOS管的基极向衬底引入静电放电电流，提升其他寄生NPN管的基极电压，使得其他寄生NPN管的基极-发射极正偏而导通。此时，所有寄生NPN管都能导通进行静电放电电流的泄放，从而所述静电放电保护装置的导通均匀性较好。
并且，所述静电放电保护装置并未引入额外的触发电路来使得寄生NPN管导通，也节省了面积。
此外，所述静电放电保护装置也并未引入电容结构，因而其不会增加焊盘上的电容，从而更适合高频应用及模拟电路应用的场合。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (5)
1.一种静电放电保护装置，包括：多个并联且形成于同一深阱的栅极接地的NMOS管，其中各NMOS管的漏极均接于焊盘，至少处于中间位置的一个NMOS管的源极和基极相连并通过阱电阻接地，其他NMOS管的基极、源极均接地。
2.如权利要求1所述的静电放电保护装置，其特征在于，所述静电放电保护装置包括奇数个并联的栅极接地的NMOS管，处于中间位置的一个NMOS管的源极和基极相连并通过阱电阻接地。
3.如权利要求1所述的静电放电保护装置，其特征在于，所述静电放电保护装置包括偶数个并联的栅极接地的NMOS管，处于中间位置的两个相邻NMOS管的源极和基极相连并通过阱电阻接地，且该两个相邻NMOS管的基极也相连。
4.如权利要求1所述的静电放电保护装置，其特征在于，所述NMOS管所在深阱为P型深阱。
5.如权利要求1所述的静电放电保护装置，其特征在于，所述NMOS管所在衬底为P型衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101983610A CN102054840B (zh) | 2009-11-05 | 2009-11-05 | 静电放电保护装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101983610A CN102054840B (zh) | 2009-11-05 | 2009-11-05 | 静电放电保护装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054840A true CN102054840A (zh) | 2011-05-11 |
| CN102054840B CN102054840B (zh) | 2012-08-01 |
Family
ID=43959006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101983610A Active CN102054840B (zh) | 2009-11-05 | 2009-11-05 | 静电放电保护装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054840B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151351A (zh) * | 2013-03-29 | 2013-06-12 | 西安电子科技大学 | 运用动态衬底电阻技术的自衬底触发esd保护器件及应用 |
| WO2018041080A1 (zh) * | 2016-08-29 | 2018-03-08 | 无锡华润上华科技有限公司 | 用于提升静电放电保护能力的半导体装置及其版图结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744107B1 (en) * | 2002-12-23 | 2004-06-01 | Silicon Integrated Systems Corp. | ESD protection circuit with self-triggered technique |
| CN100474578C (zh) * | 2005-12-06 | 2009-04-01 | 上海华虹Nec电子有限公司 | 一种利用nmos的防静电保护结构 |
| CN1979861A (zh) * | 2005-12-08 | 2007-06-13 | 上海华虹Nec电子有限公司 | 一种利用自衬底触发npn型三极管的防静电保护电路结构 |
| CN1983588A (zh) * | 2005-12-13 | 2007-06-20 | 上海华虹Nec电子有限公司 | 一种利用nmos的防静电保护结构 |
| CN100452398C (zh) * | 2006-08-29 | 2009-01-14 | 上海华虹Nec电子有限公司 | 一种用于高压漏极扩展nmos的栅极耦合的防静电保护结构 |
| CN101409444A (zh) * | 2007-10-11 | 2009-04-15 | 和舰科技(苏州)有限公司 | 改善esd防护器件均匀导通的方法 |
-
2009
- 2009-11-05 CN CN2009101983610A patent/CN102054840B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151351A (zh) * | 2013-03-29 | 2013-06-12 | 西安电子科技大学 | 运用动态衬底电阻技术的自衬底触发esd保护器件及应用 |
| WO2018041080A1 (zh) * | 2016-08-29 | 2018-03-08 | 无锡华润上华科技有限公司 | 用于提升静电放电保护能力的半导体装置及其版图结构 |
| CN107785362A (zh) * | 2016-08-29 | 2018-03-09 | 无锡华润上华科技有限公司 | 用于提升静电放电保护能力的版图结构 |
| US11088132B2 (en) | 2016-08-29 | 2021-08-10 | Csmc Technologies Fab2 Co., Ltd. | Semiconductor device for enhancing electrostatic discharge protection and layout structure thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102054840B (zh) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101039027B (zh) | 改进的静电放电保护电路 | |
| CN1780146B (zh) | 半导体集成电路 | |
| CN113097206B (zh) | 静电保护电路及静电保护网络 | |
| US8525265B2 (en) | Electrostatic discharge protection circuit | |
| CN102025135B (zh) | 一种esd保护装置 | |
| CN102263102B (zh) | 一种用于静电防护的反向二极管触发可控硅 | |
| CN102593162A (zh) | Esd保护器件以及用于形成esd保护器件的方法 | |
| CN205319155U (zh) | 一种静电保护电路及集成电路 | |
| CN103646945A (zh) | 集成电路电源esd保护电路 | |
| CN102339825B (zh) | 亚微米集成电路静电保护电路 | |
| CN101211968A (zh) | 一种用于静电放电的晶闸管的制作方法 | |
| CN103165600B (zh) | 一种esd保护电路 | |
| CN101174622A (zh) | 接垫的静电放电保护装置与其方法及结构 | |
| CN102054840B (zh) | 静电放电保护装置 | |
| CN102593804A (zh) | Esd保护器件以及用于形成esd保护器件的方法 | |
| CN103151769B (zh) | 静电释放保护电路及集成电路 | |
| CN100474578C (zh) | 一种利用nmos的防静电保护结构 | |
| CN102208412B (zh) | 一种用于集成电路输出级esd保护的scr结构 | |
| CN101859766A (zh) | 从电源vdd到io管脚之间的一种新型nmos箝位及其应用方法 | |
| CN102034808B (zh) | 一种esd保护装置 | |
| CN101207119A (zh) | 一种具有cmos输出驱动的芯片静电保护电路 | |
| CN104143549A (zh) | 一种静电释放保护电路版图及集成电路 | |
| CN102437563A (zh) | 单电源电路和多电源电路 | |
| CN203774327U (zh) | 高压esd保护结构以及集成电路的保护电路 | |
| CN103839942B (zh) | 高压esd保护结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: STATE GRID CORPORATION OF CHINA Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20121220 Owner name: SHANGHAI MUNICIPAL ELECTRIC POWER COMPANY SHANGHAI Effective date: 20121220 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Yang Guang Inventor after: Wu Junsheng Inventor after: Feng Huan Inventor after: Dan Yi Inventor before: Dan Yi |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100031 XICHENG, BEIJING Free format text: CORRECT: INVENTOR; FROM: DAN YI TO: YANG GUANG WU JUNSHENG FENG HUAN DAN YI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20121220 Address after: 100031 Xicheng District West Chang'an Avenue, No. 86, Beijing Patentee after: State Grid Corporation of China Patentee after: Shanghai Electric Power Corporation Patentee after: Shanghai Zihe Communication Technology Co., Ltd. Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |