CN101207119A - 一种具有cmos输出驱动的芯片静电保护电路 - Google Patents

Abstract

本发明的提供了一种具有CMOS输出驱动的芯片静电保护电路，它除了包括双NPN型触发管和放大管组成的达林顿结构的复合晶体管，双PNP型触发管和放大管组成的达林顿结构的复合晶体管，它还包括应用于CMOS中NMOS部分/PMOS部分的短沟道MOS管和厚氧化层管。短沟道的MOS管的栅极与厚氧化层管的栅极连接后与芯片上输出焊盘进行耦合连接，短沟道MOS管的漏极与输出焊盘连接，短沟道MOS管的源极与所述达林顿结构的触发管和放大管的基极连接，厚氧化层管源极和漏极分别与达林顿结构中触发管的射极和集电极连接。采用该保护电路可有效降低具有达林顿结构放电单元的保护电路触发电压，改善静电放电时电流的均匀性。

Description

一种具有CMOS输出驱动的芯片静电保护电路

技术领域

本发明涉及半导体芯片静电保护电路的设计领域，尤其涉及具有CMOS输出驱动的芯片静电保护电路。

背景技术

静电放电保护电路直接影响着深亚微米CMOS技术的IC芯片的可靠性。CMOS电路既作为IC芯片的输出驱动直接驱动外部负载，又利用CMOS自身寄生的双极型晶体管作为静电保护单元。该CMOS输出驱动电路的输出直接与输出焊盘直接连接。请参阅图1，芯片2的输出管脚通过PMOS和NMOS组成的CMOS输出驱动电路的输出与芯片的输出焊盘1连接，且与电源总线VDD和放电总线VSS连接。通常的情况下，静电放电事件包括四种模式：PS模式，即焊盘1上有正电压脉冲，放电总线VSS接地，电源总线VDD浮置；ND模式，即焊盘1上有负电压脉冲，放电总线VSS浮置，电源总线VDD接地；NS模式，即焊盘1上有负电压脉冲，放电总线VSS接地，电源总线VDD浮置；PD模式，即焊盘1上有正脉冲，放电总线VSS浮置，电源总线VDD接地。

目前为提高该CMOS的静电保护能力以及输出电流的驱动能力，通常可采用增大CMOS电路中PMOS管和NMOS管的尺寸来满足。还可在制作CMOS驱动时，制作寄生型达林顿结构的复合双极型晶体管达到增强静电放电时CMOS电路的过电流能力的目的。请参阅图2，在制作CMOS管中PMOS管时可相应地制作寄生的双PNP型触发管T₁和放大管T₂组成的达林顿结构的复合晶体管，在NMOS管制作的同时，制作寄生的双NPN型触发管T₃和放大管T₄组成的达林顿结构的复合晶体管。在芯片2还接有电源间静电放电钳制电路3。双PNP寄生的二极管D_p有利于NS模式、PD模式、PS模式下该静电保护电路的开启，D_n有利于ND模式下该静电保护电路的开启。

然而随着CMOS技术节点的下降，该种静电保护电路的能力仍然不能满足IC芯片静电保护的要求。而且制作的大尺寸的MOS管的栅极通常采用指栅结构，这容易产生静电放电时过电流不均匀的问题。指栅中的分栅下对应的衬底电阻较大的寄生晶体管容易导通，导致有的寄生晶体管可能已经烧毁，有的寄生晶体管还尚未导通。图2中纯粹依靠CMOS下寄生的双极晶体管导通也使得该保护电路的触发电压较高。随着IC芯片制作的技术节点的下降，小的静电放电电压也会对IC芯片的某些部件造成损害。

发明内容

本发明的目的在于提供一种具有CMOS输出驱动的芯片静电保护电路，以解决目前具有CMOS输出驱动的芯片静电保护电路在静电放电时存在的电流均匀性不好和整个保护电路触发电压高的问题。

为解决上述问题，本发明的具有CMOS输出驱动的芯片静电保护电路，该保护电路包括PMOS和NMOS组成的CMOS驱动电路，以及寄生在PMOS管保护电路部分的双PNP型的触发管与放大管组成达林顿结构的复合晶体管和寄生在NMOS管保护电路部分的双NPN型的触发管和放大管组成达林顿结构的复合晶体管。该保护电路与电源总线、放电总线以及输出焊盘连接。该保护电路还包括应用于CMOS管中NMOS管或PMOS管保护电路部分的短沟道的MOS管和厚氧化层管。短沟道的MOS管的栅极与厚氧化层管的栅极连接后与输出焊盘进行耦合连接，短沟道MOS管的漏极与输出焊盘连接，短沟道MOS管的源极与达林顿结构的复合晶体管的基极连接，并与短沟道MOS管的衬底连接。厚氧化层管源极和漏极分别与达林顿结构中触发管的发射极和集电极连接。其中，短沟道MOS管为增强型MOS管，短沟道的MOS管的栅极与厚氧化层管的栅极连接后与输出焊盘是采用电容进行耦合连接，通过电阻与电源总线/放电总线进行连接。

当应用于CMOS管中NMOS管部分时，短沟道的MOS管为N型MOS管，厚氧化层管为N型厚氧化层管。N型短沟道MOS管的栅极与N型厚氧化层管栅极连接，通过所述电容与输出焊盘耦合连接后，通过电阻与放电总线VSS连接。N型短沟道MOS管的漏极与输出焊盘连接，N型短沟道MOS管的源极与所述双NPN型的达林顿结构的复合晶体管中触发管的基极直接连接，与放大管的基极通过电阻进行连接。N型厚氧化层管的漏极和源极分别与双NPN型达林顿结构的复合晶体管中触发管的集电极和发射极连接。当应用于CMOS中PMOS管部分时，短沟道的MOS管为P型MOS管，厚氧化层管为P型厚氧化层管。P型短沟道MOS管的栅极与P型厚氧化层管栅极连接通过电容与输出焊盘耦合连接后，通过电阻与电源总线VDD连接。P型短沟道MOS管的漏极与输出焊盘连接，P型短沟道MOS管的源极与双PNP型的达林顿结构的复合晶体管中触发管基极直接连接，与放大管的基极通过电阻进行连接。P型厚氧化层管的漏极和源极分别与双PNP型达林顿结构的复合晶体管中触发管的集电极和发射极连接。

与现有的CMOS输出驱动的保护电路相比，本发明的具有CMOS输出驱动的芯片静电保护电路通过短沟道的MOS管可有效降低保护电路的触发电压，通过短沟道MOS管和厚氧化层管以及它们与输出焊盘和电源总线/放电总线之间的电容-电阻使得与厚氧化层连接的达林顿结构的复合晶体管中触发管能同时导通，避免出现某些放电管容易导通和烧坏而某些放电管很难导通的问题出现。同时该保护电路与CMOS制作工艺兼容，可将达林顿结构的复合晶体管制作为寄生晶体管，因此该保护电路可只占用较少的版图面积。

附图说明

以下结合附图和具体实施例对本发明的具有CMOS输出驱动的芯片静电保护电路作进一步详细具体的描述。

图1是具有CMOS输出驱动的芯片示意图。

图2是具有达林顿结构复合晶体管放电单元的静电保护电路示意图。

图3是本发明的应用于CMOS中NMOS管部分的静电保护电路示意图。

图4是本发明的应用于CMOS中PMOS管部分的静电保护电路示意图。

图5是结合图3和图4所示的保护电路部分的静电保护电路示意图。

具体实施方式

该保护电路是对具有由一PMOS管和NMOS管组成的CMOS输出驱动电路进行静电保护。首先以该保护电路应用于CMOS中NMOS管部分的保护电路为例。请参阅图3，图中NMOS管为CMOS中的NMOS管，该NMOS管的栅极与IC芯片的输出管脚连接。保护电路包括寄生在NMOS管上的有双NPN型的触发管T₃和放大管T₄组成达林顿结构的复合管。该保护电路还包括厚氧化层管(Field Oxide Device)FOD2和短沟道MOS管SNMOS。SNMOS为增强型MOS管，且为增强型NMOS管；厚氧化层管FOD2为N型厚氧化层管。n1端直接与IC芯片的输出焊盘1连接，n2端与放电总线VSS连接。厚氧化层管FOD2的栅极与SNMOS管的栅极进行连接后和输出焊盘1进行耦合连接。由图可看出FOD2的栅极与SNMOS管的栅极是通过电容C与输出焊盘1进行耦合连接。厚氧化层管FOD2的漏极和源极分别与达林顿结构中的触发管的T₃的集电极和发射极连接。SNMOS管的源极与的达林顿结构的复合晶体管中触发管T₃的基极直接连接，与放大管T₄的基极是通过电阻R₄连接，且与SNMOS管和N型厚氧化层管FOD2的衬底短接。SNMOS管的漏极直接与输出焊盘连接。

以该保护电路应用到CMOS中的PMOS管部分的保护电路为例。请参阅图4，图中PMOS管为CMOS中的PMOS管，该PMOS管的栅极与IC芯片的输出管脚连接。保护电路包括寄生在PMOS管上的有双PNP型的触发管T₁和放大管T₂组成达林顿结构的复合管。该保护电路还包括厚氧化层管FOD1和短沟道MOS管SPMOS。SPMOS为增强型MOS管，厚氧化层管FOD1为增强型厚氧化层管，且为增强型NMOS管；厚氧化层管FOD1为P型厚氧化层管。n3端直接与IC芯片的输出焊盘1连接，n4端与电源总线VDD进行连接。厚氧化层管FOD1的栅极与SPMOS管的栅极进行连接后和输出焊盘1进行耦合连接。由图可看出FOD1的栅极与SPMOS管的栅极是通过电容C1与输出焊盘1进行耦合连接。厚氧化层管FOD1的漏极和源极分别与达林顿结构中的触发管的T₁的集电极和发射极连接。SPMOS管的源极与的达林顿结构的复合晶体管中触发管T₁的基极直接连接，与放大管T₂的基极是通过电阻R₂连接，且与SPMOS管和P型厚氧化层管FOD1的衬底短接。SNMOS管的漏极直接与输出焊盘连接。

为满足保护电路能在静电放电事件的四个模式下均能有效的保护具有CMOS输出驱动的IC芯片，在CMOS中的PMOS管和NMOS管上均采用各自相应的保护电路。请参阅图5，在CMOS中的PMOS管部分和CMOS管部分均加入了对应的保护电路，芯片2同时还接有电源间静电放电钳制电路3。图3中n1端和n2端接入的位置如图5中所示，图4中n3端和n4端接入的位置如图5中所示。由图5中厚氧化层管FOD2栅极与SNMOS管的栅极直接连接后通过电容C与输出焊盘1连接，通过电阻R₁与放电总线VSS连接；厚氧化层管FOD1栅极与SPMOS管的栅极直接连接后通过电容C1与输出焊盘连接后，通过电阻R₃与电源总线VDD连接。

短沟道的MOS管通过电容-电阻与输出焊盘和放电总线/电源总线连接，可保证静电放电时电容的耦合使得短沟道的MOS管迅速导通，并使得有较大的电流注入达林顿结构复合晶体管中的触发管，因此在静电放电时，不需要很高静电放电电压就可促使具有很强过电流能力的达林顿结构的复合晶体管触发导通，达到保护IC芯片的目的，即可有效降低保护电路的触发电压。由于由较大的电流注入达林顿结构复合晶体管中触发管的基极，这样触发管的导通也就不再局限于衬底的漏电流，使得所有的触发管在同一时刻都能导通，不再受其衬底电阻的影响其导通的限制。同时达林顿结构复合晶体管中的触发管的集电极和发射极对应与厚氧化层管的漏极和源极连接，在导通时厚氧化层管的较厚的氧化层下电流呈弧形均匀扫过由触发管T₁/T₃的集电极扫到发射极。这样就保证放电时所有达林顿结构的复合晶体管能导通，解决原来达林顿结构的复合晶体管出现有的达林顿结构的复合晶体管能导通，有的不能导通造成的电流不均匀性问题。由于该保护电路中的达林顿结构的复合晶体管中的触发管可做成厚氧化层管的寄生晶体管，放大管可作为与CMOS输出驱动中NMOS/PMOS的寄生晶体管，因此该保护电路可只占用较少的版图面积。

Claims (5)

1.一种具有CMOS输出驱动的芯片静电保护电路，所述的保护电路包括PMOS和NMOS组成的CMOS驱动电路，以及寄生于所述PMOS管保护电路部分的双PNP型的触发管与放大管组成达林顿结构的复合晶体管和寄生在NMOS管保护电路部分上的双NPN型的触发管和放大管组成达林顿结构的复合晶体管，所述保护电路与电源总线、放电总线以及输出焊盘连接，其特征在于，所述保护电路还包括应用于CMOS管中NMOS管或PMOS管保护电路部分的短沟道的MOS管和厚氧化层管，所述短沟道的MOS管的栅极与厚氧化层管的栅极连接后与所述输出焊盘进行耦合连接；所述短沟道MOS管的漏极与输出焊盘连接，所述短沟道MOS管的源极与所述达林顿结构的触发管和放大管的基极连接，并与短沟道MOS管和厚氧化层管的衬底短接；所述厚氧化层管源极和漏极分别与达林顿结构中触发管的射极和集电极连接。

2.如权利要求1所述的芯片静电保护电路，其特征在于，所述短沟道MOS管为增强型MOS管。

3.如权利要求1所述的芯片静电保护电路，其特征在于，所述短沟道的MOS管的栅极与厚氧化层管的栅极连接后与所述输出焊盘采用电容进行耦合连接后，通过电阻与所述电源总线/放电总线进行连接。

4.如权利要求3所述的芯片静电保护电路，其特征在于，应用于CMOS管中NMOS管部分时，所述短沟道的MOS管为N型MOS管，所述厚氧化层管为N型厚氧化层管；所述N型短沟道MOS管的栅极与所述N型厚氧化层管栅极连接，通过所述电容与所述输出焊盘耦合连接后，通过电阻与放电总线VSS连接；所述N型短沟道MOS管的漏极与所述输出焊盘连接；所述N型短沟道MOS管的源极与所述双NPN型的达林顿结构的复合晶体管中触发管的基极直接连接，与放大管的基极通过电阻进行连接，与N型短沟道MOS管和N型厚氧化层管的衬底短接；所述N型厚氧化层管的漏极和源极分别与双NPN型达林顿结构的复合晶体管中触发管的集电极和发射极连接。

5.如权利要求3所述的芯片静电保护电路，其特征在于，应用于CMOS中PMOS管部分时，所述短沟道的MOS管为P型MOS管，所述厚氧化层管为P型厚氧化层管；所述P型短沟道MOS管的栅极与所述P型厚氧化层管栅极连接通过所述电容与所述输出焊盘耦合连接后，通过电阻与电源总线VDD连接；所述P型短沟道MOS管的漏极与所述输出焊盘连接；所述P型短沟道MOS管的源极与所述双PNP型的达林顿结构的复合晶体管中触发管基极直接连接，与放大管的基极通过电阻进行连接，与P型短沟道MOS管和P型厚氧化层衬底短接；所述P型厚氧化层管的漏极和源极分别与双PNP型达林顿结构的复合晶体管中触发管的集电极和发射极连接。

Images