CN103035624B - 静电防护装置及其芯片 - Google Patents
静电防护装置及其芯片 Download PDFInfo
- Publication number
- CN103035624B CN103035624B CN201210546072.7A CN201210546072A CN103035624B CN 103035624 B CN103035624 B CN 103035624B CN 201210546072 A CN201210546072 A CN 201210546072A CN 103035624 B CN103035624 B CN 103035624B
- Authority
- CN
- China
- Prior art keywords
- electrostatic protection
- resistance
- pad
- polysilicon layer
- electric capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种静电防护装置及使用该静电防护装置的芯片。该静电防护装置包括衬底、形成于衬底上的提供静电放电电路的静电防护元件及形成于静电防护元件上的焊盘。静电防护元件包括至少一个电阻或电容，静电防护元件与焊盘之间形成多晶硅层，焊盘与多晶硅层之间形成介质层。静电防护元件的至少一个电阻或电容由多晶硅层、介质层及焊盘提供。该静电防护装置采用多晶硅层、介质层及焊盘之间形成的电容与电阻来作为该静电防护装置需要的电容与电阻，从而减小了该静电防护装置所占用的面积，节省了成本。
Description
技术领域
本发明涉及一种半导体装置，特别是涉及一种静电防护装置及其芯片。
背景技术
在芯片上，静电防护装置的作用是防止芯片上的半导体器件因受到静电放电的影响而损坏或者失效，从而防止整个芯片被损坏或失效。常用的芯片上一般都会设计静电防护装置来防止芯片因受到静电的影响而损坏或失效。静电防护装置一般会包括电容或者电阻等元件，而且这些电容与电阻的值还会比较大。因而，在芯片上这些电容与电阻元件就会占用静电防护装置所应用的芯片较大的面积，从而增加了芯片的成本。
发明内容
基于此，有必要提供一种静电防护装置及其芯片，其占用芯片面积较小，节约成本。
一种静电防护装置，包括衬底、形成于所述衬底上的提供静电放电电路的静电防护元件及形成于所述静电防护元件上的焊盘，所述静电防护元件包括至少一个电阻或电容，所述静电防护元件与所述焊盘之间形成多晶硅层，所述焊盘与所述多晶硅层之间形成介质层，所述至少一个电阻或电容由所述多晶硅层、介质层及焊盘提供。
在其中一个实施例中，所述介质层为氧化层。
在其中一个实施例中，所述多晶硅层为相互分割的多个多晶硅层。
在其中一个实施例中，所述多个多晶硅层在所述静电防护装置上所占用的面积不同。
在其中一个实施例中，所述多个多晶硅层均为矩形，所述多个多晶硅层的长与宽的比值不同。
一种芯片包括核心电路元件和与所述核心电路元件相连的静电防护装置，所述静电防护装置包括衬底、形成与所述衬底上的提供静电放电电路的静电防护元件及形成于所述静电防护元件上的焊盘，所述静电防护元件包括至少一个电阻或电容，所述静电防护元件与所述焊盘之间形成多晶硅层，所述焊盘与所述多晶硅层之间形成介质层，所述至少一个电阻或电容由所述多晶硅层与所述焊盘提供。
在其中一个实施例中，所述介质层为氧化层。
在其中一个实施例中，所述多晶硅层为相互分割的多个多晶硅层。
在其中一个实施例中，所述多个多晶硅层在所述静电防护装置上所占用的面积不同。
在其中一个实施例中，所述多个多晶硅层均为矩形，所述多个多晶硅层的长与宽的比值不同。
上述静电防护装置在焊盘与静电防护元件之间形成一层多晶硅层，该多晶硅层与焊盘之间形成有介质层，这样多晶硅层与焊盘之间就形成了电容，多晶硅层形成了电阻。该静电防护装置所需要的电容与电阻就可以采用多晶硅层、介质层、焊盘之间形成的电容以及多晶硅层形成的电阻，从而减小了该静电防护装置所占用的面积，节省了成本。
附图说明
图1为一个实施例的静电防护装置结构示意图。
具体实施方式
请参考图1，一个实施例提供一种静电防护装置100。该静电防护装置100包括衬底110、形成于该衬底110上的提供静电放电电路的静电防护元件120及形成于该静电防护元件120上的焊盘130。该静电防护元件120包括至少一个电阻或电容。静电防护元件120与焊盘130之间形成多晶硅层140，焊盘130与多晶硅层140之间形成介质层（图中未绘示）。该静电防护元件120的至少一个电阻或电容由多晶硅层140、介质层及焊盘130提供。
多晶硅层140、介质层及焊盘130可以形成一个三层结构，其中多晶硅层140与焊盘130形成电容的两个金属极板，介质层形成电容的电介质。这样多晶硅层140、介质层及焊盘130形成的三层结构就形成了电容。所形成的电容的容值可以通过调节多晶硅层140与焊盘130的重叠面积或者调节介质层的材料与厚度等方式进行调节。
多晶硅层140可以用来形成电阻。多晶硅层140形成的电阻的阻值可以通过调整多晶硅层的长度与宽度进行调节。
这样，该静电防护装置100为了实现静电防护的功能所需要的电阻与电容就可以采用多晶硅层140、介质层及焊盘130所形成的电阻与电容，而无需再单独去在衬底110上做出电阻与电容。该静电防护装置100所占用的面积就能减少，制造成本也会因此降低。
在该实施例中，该静电防护装置100的介质层为氧化层。多晶硅层140为相互分割的多个多晶硅层。这些相互分割的多个多晶硅层在该静电防护装置100上所占用的面积不同。这样就可以形成多个具有不同容值的电容。进一步的，这些相互分割的多个多晶硅层均为矩形，它们的长与宽的比值不同。这样这些相互分割的多个多晶硅层就可以作为不同阻值的电阻来使用。这些相互分割的多个多晶硅层的数量、面积、长宽比等都可以根据实际需要进行设计，以满足该静电防护装置100的需要。
另一个实施例提供一种芯片。该芯片包括核心电路元件和与该核心电路元件相连的静电防护装置。该静电防护装置可以连接在该芯片的输入端或输出端。当有静电达到该芯片时，该静电防护装置可以将静电导走，从而防止静电对芯片能的其它元件造成影响，以保护该芯片不易受到静电的影响而失效。该静电防护装置采用的是上个实施例中的静电防护装置100。
具体的，该静电防护装置100包括衬底110、形成于该衬底110上的提供静电放电电路的静电防护元件120及形成于该静电防护元件120上的焊盘130。该静电防护元件120包括至少一个电阻或电容。静电防护元件120与焊盘130之间形成多晶硅层140，焊盘130与多晶硅层140之间形成介质层。该静电防护元件120的至少一个电阻或电容由多晶硅层140、介质层及焊盘130提供。
多晶硅层140、介质层及焊盘130可以形成一个三层结构，其中多晶硅层140与焊盘130形成电容的两个金属极板，介质层形成电容的电介质。这样多晶硅层140、介质层及焊盘130形成的三层结构就形成了电容。所形成的电容的容值可以通过调节多晶硅层140与焊盘130的重叠面积或者调节介质层的材料与厚度等方式进行调节。
多晶硅层140可以用来形成电阻。多晶硅层140形成的电阻的阻值可以通过调整多晶硅层的长度与宽度进行调节。
在该实施例中，该静电防护装置100的介质层为氧化层。多晶硅层140为相互分割的多个多晶硅层。这些相互分割的多个多晶硅层在该静电防护装置100上所占用的面积不同。这样就可以形成多个具有不同容值的电容。进一步的，这些相互分割的多个多晶硅层均为矩形，它们的长与宽的比值不同。这样这些相互分割的多个多晶硅层就可以作为不同阻值的电阻来使用。这些相互分割的多个多晶硅层的数量、面积、长宽比等都可以根据实际需要进行设计，以满足该静电防护装置100的需要。
这样，该静电防护装置100为了实现静电防护的功能所需要的电阻与电容就可以采用多晶硅层140、介质层及焊盘130所形成的电阻与电容，而无需再单独去在衬底110上做出电阻与电容。该静电防护装置100所占用的整个芯片的面积就能减少，该芯片的制造成本也会因此降低。
另外，由于该静电防护装置100所需要的电容与电阻形成与焊盘130的下方，因此该静电防护装置100与焊盘的距离就会比较接近。这样就可以减少电容与电阻对芯片其它部分电路的干扰，使该芯片的性能更加可靠。
该静电防护装置及使用该静电防护装置的芯片通过在焊盘下面形成介质层与多晶硅层来形成电阻与电容。该静电防护装置所需要的电阻与电容就可以使用焊盘、介质层及多晶硅层所形成电阻与电容，这样就减小了该静电防护装置的面积，也减小了该静电防护装置所占用的芯片的面积，从而节省了成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (4)
1.一种静电防护装置，包括衬底、形成于所述衬底上的提供静电放电电路的静电防护元件及形成于所述静电防护元件上的焊盘，所述静电防护元件包括至少一个电阻和电容，其特征在于，所述静电防护元件与所述焊盘之间形成多晶硅层，所述焊盘与所述多晶硅层之间形成介质层，所述电容由所述多晶硅层、介质层及焊盘提供，所述电阻由所述多晶硅层提供，所述多晶硅层为相互分割的多个多晶硅层，形成电容的相互分割的多个多晶硅层在所述静电防护装置上所占用的面积不同，所述电阻的阻值由所述多晶硅层的长度和宽度进行调节，形成电阻的多个多晶硅层为矩形，所述形成电阻的多个多晶硅层的长与宽的比值不同。
2.根据权利要求1所述的静电防护装置，其特征在于，所述介质层为氧化层。
3.一种芯片，包括核心电路元件和与所述核心电路元件相连的静电防护装置，其特征在于，所述静电防护装置包括衬底、形成于所述衬底上的提供静电放电电路的静电防护元件及形成于所述静电防护元件上的焊盘，所述静电防护元件包括至少一个电阻和电容，所述静电防护元件与所述焊盘之间形成多晶硅层，所述焊盘与所述多晶硅层之间形成介质层，所述电容由所述多晶硅层与所述焊盘提供，所述电阻由所述多晶硅层提供，所述多晶硅层为相互分割的多个多晶硅层，形成电容的相互分割的多个多晶硅层在所述静电防护装置上所占用的面积不同，所述电阻的阻值由所述多晶硅层的长度和宽度进行调节，形成电阻的多个多晶硅层为矩形，所述形成电阻的多个多晶硅层的长与宽的比值不同。
4.根据权利要求3所述的芯片，其特征在于，所述介质层为氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210546072.7A CN103035624B (zh) | 2012-12-14 | 2012-12-14 | 静电防护装置及其芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210546072.7A CN103035624B (zh) | 2012-12-14 | 2012-12-14 | 静电防护装置及其芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103035624A CN103035624A (zh) | 2013-04-10 |
| CN103035624B true CN103035624B (zh) | 2016-08-03 |
Family
ID=48022370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210546072.7A Active CN103035624B (zh) | 2012-12-14 | 2012-12-14 | 静电防护装置及其芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103035624B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534504A (zh) * | 2019-09-16 | 2019-12-03 | 柳州梓博科技有限公司 | 一种芯片及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686751A (en) * | 1996-06-28 | 1997-11-11 | Winbond Electronics Corp. | Electrostatic discharge protection circuit triggered by capacitive-coupling |
| US6229183B1 (en) * | 1999-10-04 | 2001-05-08 | Winbond Electronics Corporation | ESD damage immunity buffer |
| CN101097917A (zh) * | 2006-06-28 | 2008-01-02 | 大塚宽治 | 静电放电保护电路和终端电阻电路 |
| CN101207119A (zh) * | 2007-12-25 | 2008-06-25 | 上海宏力半导体制造有限公司 | 一种具有cmos输出驱动的芯片静电保护电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494194A (zh) * | 2008-01-23 | 2009-07-29 | 联咏科技股份有限公司 | 集成电路及其形成方法、静电放电保护电路 |
-
2012
- 2012-12-14 CN CN201210546072.7A patent/CN103035624B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686751A (en) * | 1996-06-28 | 1997-11-11 | Winbond Electronics Corp. | Electrostatic discharge protection circuit triggered by capacitive-coupling |
| US6229183B1 (en) * | 1999-10-04 | 2001-05-08 | Winbond Electronics Corporation | ESD damage immunity buffer |
| CN101097917A (zh) * | 2006-06-28 | 2008-01-02 | 大塚宽治 | 静电放电保护电路和终端电阻电路 |
| CN101207119A (zh) * | 2007-12-25 | 2008-06-25 | 上海宏力半导体制造有限公司 | 一种具有cmos输出驱动的芯片静电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103035624A (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8143986B2 (en) | Inductor | |
| CN105428354A (zh) | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 | |
| US8085522B2 (en) | Capacitor and method of manufacturing the same and capacitor unit | |
| US9425330B2 (en) | Metal oxide metal capacitor with slot vias | |
| US20130241361A1 (en) | Multilayer ceramic electronic component and fabrication method thereof | |
| WO2005059930A3 (en) | Printed circuit embedded capacitors | |
| JP6009567B2 (ja) | 異なる幅のディジットを有するインターディジタルキャパシタ | |
| WO2013095692A3 (en) | Electrical fuse and method of making the same | |
| WO2010078014A3 (en) | Semiconductor devices comprising antireflective conductive layers and methods of making and using | |
| WO2009061789A3 (en) | Methods of forming magnetic vias to maximize inductance in integrated circuits and structures formed thereby | |
| CN103035624B (zh) | 静电防护装置及其芯片 | |
| CN107785363B (zh) | 一种mom电容版图及其结构单元、建模方法 | |
| US8856715B1 (en) | Capacitor designs for integrated circuits utilizing self-aligned double patterning (SADP) | |
| CN201041806Y (zh) | 一种增大静电电流有效流通面积的esd防护器件 | |
| CN108257952A (zh) | Mos电容与mom电容并联的版图结构 | |
| CN102194817B (zh) | 半导体器件 | |
| CN103700645A (zh) | Mom电容及其制作方法 | |
| TWI514448B (zh) | 金屬－絕緣體－金屬電容器及其形成之方法 | |
| WO2008028660A3 (en) | Device with pb-based high-k dielectric thin-film capacitor comprising pb-donating layers | |
| CN108172565A (zh) | 一种mom电容及集成电路 | |
| CN107799414B (zh) | 存储结构的形成方法、存储结构中通孔的形成方法 | |
| CN103426728A (zh) | 电容器结构及其制作方法 | |
| JP2009170719A5 (zh) | ||
| CN204289435U (zh) | Eeprom工艺中浅沟道隔离凹陷区的定量监测结构 | |
| CN104485329A (zh) | 一种具有高维持电压的igbt结构的esd保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230918 Address after: 510000 Guangdong city of Guangzhou province Luogang District Science City Nanxiang Road No. 10 two Patentee after: GUANGDONG FENGHUA SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Address before: 510000 Guangdong city of Guangzhou province Luogang District Science City Nanxiang Road No. 10 two Patentee before: GUANGDONG FENGHUA SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Patentee before: Guangdong Fenghua Advanced Technology Holding Co.,Ltd. |
|
| TR01 | Transfer of patent right |