CN112133698A - Esd保护器件 - Google Patents
Esd保护器件 Download PDFInfo
- Publication number
- CN112133698A CN112133698A CN202011367210.6A CN202011367210A CN112133698A CN 112133698 A CN112133698 A CN 112133698A CN 202011367210 A CN202011367210 A CN 202011367210A CN 112133698 A CN112133698 A CN 112133698A
- Authority
- CN
- China
- Prior art keywords
- diffusion region
- type diffusion
- diode
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 248
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 238000002955 isolation Methods 0.000 claims description 47
- 238000005457 optimization Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种ESD保护器件，包括第一二极管、第二二极管、第三二极管、第四二极管和ESD钳位电路；ESD钳位电路包括级联结构；级联结构包括P阱，以及依次间隔设于P阱的第一N型扩散区、第二N型扩散区、第三N型扩散区、第四N型扩散区和第五N型扩散区；级联结构还包括第一多晶硅栅极、第二多晶硅栅极、第三多晶硅栅极和第四多晶硅栅极。通过对ESD钳位电路中的泄放电路的结构优化，使得ESD保护器件不存在折回状态，从而使得ESD钳位电路的抗毛刺能力为各二极管的压降与级联结构对应的泄放管（也即上述MOS管）的触发电压，而传统结构的抗毛刺能力主要是由泄放管的维持电压决定，有效提高了抗毛刺能力。
Description
技术领域
本申请涉及集成电路技术领域，特别是涉及一种ESD保护器件。
背景技术
ESD（Electro-Static discharge，静电释放）失效已成为当前影响集成电路设计的可靠性的首要问题。ESD事件可能出现在芯片制造、测试、划片、封装、装配、运输、板级和系统级装配以及成品使用过程等各个环节中，由于设备和材料之间不可避免的接触摩擦行为会产生大量的电荷积累，如果积累电荷没有及时的泄放，接触到芯片的引脚就会顺着引脚流入到芯片内部，这一过程产生的瞬态ESD电流可能达到数安培以上，会威胁内部器件的栅氧化层可靠性，导致形成栅氧化层缺陷甚至氧化层击穿，或导致内部金属走线或器件直接发热烧毁，轻者导致器件IV曲线偏移，重者导致芯片永久性失效。
在实现过程中，发明人发现传统技术中至少存在如下问题：传统ESD保护器件存在抗高压毛刺能力低的问题。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高抗高压毛刺能力的ESD保护器件。
为了实现上述目的，本发明实施例提供了一种ESD保护器件，包括第一二极管、第二二极管、第三二极管、第四二极管和ESD钳位电路；
第一二极管的阳极分别连接接地端、第三二极管的阳极和ESD钳位电路的输出端，阴极连接第二二极管的阳极且用于连接第一电源；第二二极管的阴极分别连接第四二极管的阴极和ESD钳位电路的输入端；第三二极管的阴极连接第四二极管的阳极且用于连接第二电源；
ESD钳位电路包括级联结构；级联结构包括P阱，以及依次间隔设于P阱的第一N型扩散区、第二N型扩散区、第三N型扩散区、第四N型扩散区和第五N型扩散区；
级联结构还包括第一多晶硅栅极、第二多晶硅栅极、第三多晶硅栅极和第四多晶硅栅极；
第一多晶硅栅极形成于P阱上表面、且位于第一N型扩散区和第二N型扩散区之间区域的上方；第二多晶硅栅极形成于P阱上表面、且位于第二N型扩散区和第三N型扩散区之间区域的上方；第三多晶硅栅极形成于P阱上表面、且位于第三N型扩散区和第四N型扩散区之间区域的上方；第四多晶硅栅极形成于P阱上表面、且位于第四N型扩散区和第五N型扩散区之间区域的上方；第一N型扩散区分别连接第一二极管的阳极和第三极管的阳极；第五N型扩散区分别连接第一二极管的阳极和第三二极管的阳极；第三N型扩散区分别连接第二二极管的阴极和第四二极管的阴极。
在其中一个实施例中，P阱还包括第一P型扩散区和第二P型扩散区；
第一P型扩散区设于第一N型扩散区远离第二N型扩散区的一侧；第二P型扩散区设于第五N型扩散区远离第四N型扩散区的一侧。
在其中一个实施例中，第一P型扩散区与第一N型扩散区邻接设置；第二P型扩散区与第五N扩散区邻接设置。
在其中一个实施例中，第一P型扩散区包括多个第一P型子扩散区；第二P型扩散区包括多个第二P型子扩散区；
各第一P型子扩散区均与第一N型扩散区邻接设置；各第二P型子扩散区均与第五N扩散区邻接设置。
在其中一个实施例中，第一P型扩散区和第二P型扩散区开设有接触孔。
在其中一个实施例中，P阱还包括包围第一P型扩散区和第二P型扩散区的第一P型隔离环。
在其中一个实施例中，第一P型扩散区与隔离环之间的区域、第二P型扩散区与隔离环之间的区域均包括浅沟槽隔离结构。
在其中一个实施例中，第一二极管包括第六N型扩散区以及包围第六N型扩散区的第三P型扩散区；
第二二极管包括第四P型扩散区以及包围第四P型扩散区的第七N型扩散区；
第三二极管包括第八N型扩散区以及包围第八N型扩散区的第五P型扩散区；
第四二极管包括第六P型扩散区以及包围第六P型扩散区的第九N型扩散区。
在其中一个实施例中，第六N型扩散区与第三P型扩散区之间的区域、第四P型扩散区与第七N型扩散区之间的区域、第八N型扩散区与第五P型扩散区之间的区域和第六P型扩散区与第九N型扩散区之间的区域均包括隔离结构。
在其中一个实施例中，第三P型扩散区外围设有第一N型隔离环；第七N型扩散区外围设有第二P型隔离环；第五P型扩散区的外围设有第三P型隔离环；第九N型扩散区的外围设有第二N型隔离环；
第二P型隔离环与第一P型隔离环的相邻区域重合；第三P型隔离环与第一P型隔离环的相邻区域重合。
上述技术方案中的一个技术方案具有如下优点和有益效果：
上述ESD保护器件，通过对ESD钳位电路中的泄放电路的结构优化，使得ESD保护器件不存在折回状态，从而使得ESD钳位电路的抗毛刺能力为各二极管的压降与级联结构对应的泄放管（也即上述MOS管）的触发电压，而传统结构的抗毛刺能力主要是由泄放管的维持电压决定，有效提高了抗毛刺能力。
附图说明
通过附图中所示的本申请的优选实施例的更具体说明，本申请的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1为一个实施例中ESD保护器件的第一示意性结构图；
图2为一个实施例中级联结构的第一示意性剖面图；
图3为一个实施例中级联结构的第一示意性俯视图；
图4为一个实施例中级联结构的第二示意性俯视图；
图5为一个实施例中级联结构的第二示意性A方向的剖面图；
图6为一个实施例中级联结构的第二示意性B方向的剖面图；
图7为一个实施例中ESD保护器件的俯视图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在一个实施例中，如图1、图2所示，提供了一种ESD保护器件，包括第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4和ESD钳位电路PC；
第一二极管D1的阳极分别连接接地端、第三二极管D3的阳极和ESD钳位电路PC的输出端，阴极连接第二二极管D2的阳极且用于连接第一电源VBUS；第二二极管D2的阴极分别连接第四二极管D4的阴极和ESD钳位电路PC的输入端；第三二极管D3的阴极连接第四二极管D4的阳极且用于连接第二电源VBAT；
ESD钳位电路PC包括级联结构；级联结构包括P阱，以及依次间隔设于P阱的第一N型扩散区110、第二N型扩散区120、第三N型扩散区130、第四N型扩散区140和第五N型扩散区150；
级联结构还包括第一多晶硅栅极101、第二多晶硅栅极103、第三多晶硅栅极105和第四多晶硅栅极107；
第一多晶硅栅101极形成于P阱上表面、且位于第一N型扩散区110和第二N型扩散区120之间区域的上方；第二多晶硅栅103极形成于P阱上表面、且位于第二N型扩散区120和第三N型扩散区130之间区域的上方；第三多晶硅栅极105形成于P阱上表面、且位于第三N型扩散区130和第四N型扩散区140之间区域的上方；第四多晶硅栅极140形成于P阱上表面、且位于第四N型扩散区140和第五N型扩散区150之间区域的上方；第一N型扩散区110分别连接第一二极管D1的阳极和第三二极管D3的阳极；第五N型扩散区150分别连接第一二极管D1的阳极和第三二极管D3的阳极；第三N型扩散区130分别连接第二二极管D2的阴极和第四二极管D4的阴极。
具体的，第一电源可以为电池VBAT，第二电源可以为外设串口电源VBUS。在本实施例中，让第一电源和第二电源共用钳位电路。多设置两个二极管而节省一个ESD钳位电路，节省了电路面积，同时降低了电压偏置电路的静态功耗。在一个具体示例中，第一二极管和第三二极管为N+/PWELL二极管，第二二极管和第四二极管为P+/NWELL二极管。当需要说明的是，第二二极管的阴极、第四二极管的阴极与ESD钳位电路的输入端的交点VCC为虚拟电源域。当正高压静电的ESD事件发生在任一电源端口，通过P+/NW二极管（D2或D4）泄放到虚拟电源域VCC。当负高压静电的ESD事件发生在任一电源端口，通过N+/PW二极管（D1或D3）泄放到地。
需要说明的是，ESD钳位电路包括级联结构，用于进行泄放。ESD钳位电路还可以包括其他电路结构，在此不做过多描述。级联结构包括P阱，具体的，可以采用离子注入工艺在衬底中进行P型离子注入以形成P阱。级联结构包括第一N型扩散区、第二N型扩散区、第三N型扩散区、第四N型扩散区和第五N型扩散区、第一多晶硅栅极、第二多晶硅栅极、第三多晶硅栅极和第四多晶硅栅极。需要说明的是，级联结构对应的MOS管MB1和MOS管MB2；MOS管MB1的漏极连接第二二极管D2的阴极，源极连接MOS管MB2的漏极；MOS管MB2的源极接地。第二多晶硅栅极与第三多晶硅栅极构成MOS管MB1的栅极，第一多晶硅栅极和第四多晶硅栅极构成MOS管MB2的栅极。第一N型扩散区对应MOS管MB2的源极，第五N型扩散区对应MOS管MB2的源极，第二N型扩散区对应MOS管MB1的源极和MOS管MB2的漏极；
进一步的，第一N型扩散区、第二N型扩散区、第三N型扩散区、第四N型扩散区和第五N型扩散区可以通过对P阱的部分区域进行N型离子注入反型形成。第一多晶硅栅极、第二多晶硅栅极、第三多晶硅栅极和第四多晶硅栅极形成于P阱上表面。在一个具体示例中，第一多晶硅栅极、第二多晶硅栅极、第三多晶硅栅极和第四多晶硅栅极与P阱上表面之间均有阻挡层。第二N型扩散区不打接触孔，第一多晶硅栅极和第二多晶硅栅极之间的距离服从工艺最小原则。第三N型扩散区不需要加入阻挡层，设于第三N型扩散区的接触孔到各多晶硅栅极的距离服从工艺的最小规格。
上述ESD保护器件，通过对ESD钳位电路中的泄放电路的结构优化，使得ESD保护器件不存在折回状态，从而使得ESD钳位电路的抗毛刺能力为各二极管的压降与级联结构对应的泄放管（也即上述MOS管）的触发电压，而传统结构的抗毛刺能力主要是由泄放管的维持电压决定，有效提高了抗毛刺能力。
在一个实施例中，如图2、图3所示，P阱还包括第一P型扩散区10和第二P型扩散区20；
第一P型扩散区10设于第一N型扩散区110远离第二N型扩散区120的一侧；第二P型扩散区20设于第五N型扩散区150远离第四N型扩散区140的一侧。
具体的，设置第一P型扩散区和设置第二P型扩散区的作用是降低衬底电阻，使得衬底电位不容易抬高，从而使得泄放管（也即上述MOS管）不容易进入折回状态。
在一个可选的实施例中，第一P型扩散区与第一N型扩散区邻接设置；第二P型扩散区与第五N扩散区邻接设置。
在另一个可选的实施例中，如图4、5、6所示，第一P型扩散区包括多个第一P型子扩散区11；第二P型扩散区包括多个第二P型子扩散区13；
各第一P型子扩散区均与第一N型扩散区邻接设置；各第二P型子扩散区均与第五N扩散区邻接设置。
具体而言，第一P型扩散区可以包括有多个第一P型扩散区，第二P型扩散区包括多个第二P型子扩散区，数量可以根据实际区域进行设置，在一个示例中，第一P型子扩散区的数量可以为2个，第二P型子扩散区的数量可以为2个。
可以通过设置多个区域较小的P型子扩散区，使得结构更加紧凑从而节省版图面积。
在其中一个实施例中，如图3所示，第一P型扩散区10和第二P型扩散区20开设有接触孔15。
具体地，接触孔打在第一P型扩散区和第二P型扩散区，使得级联结构中每一个叠层机构均有一条P+衬底接触，大大降低了衬底的寄生电阻，使得寄生的NPN端的基极电压达不到NPN管的导通电压，寄生的NPN管无法开启，从而进一步提高了抗高压毛刺能力，并节省了版图设计面积。
在其中一个实施例中，第一P型扩散区与隔离环之间的区域、第二P型扩散区与隔离环之间的区域均包括浅沟槽隔离结构。
具体的，通过第一P型扩散区与隔离环之间的区域、第二P型扩散区与隔离环之间的区域形成沟槽后，与沟槽内沉积绝缘层（例如氧化硅层或氮化硅层），则能够在第一P型扩散区与隔离环之间的区域、第二P型扩散区与隔离环之间的区域形成沟槽隔离结构。
在其中一个实施例中，如图7所示，第一二极管D1包括第六N型扩散区160以及包围第六N型扩散区160的第三P型扩散区30；
第二二极管D2包括第四P型扩散区40以及包围第四P型扩散区40的第七N型扩散区170；
第三二极管D3包括第八N型扩散区180以及包围第八N型扩散区180的第五P型扩散区50；
第四二极管D4包括第六P型扩散区60以及包围第六P型扩散区60的第九N型扩散区190。
具体的，第一二极管为PNP结构的二极管，第二二极管为NPN结构的二极管，第三二极管为PNP结构的二极管，第四二极管为NPN结构的二极管。
在其中一个实施例中，第六N型扩散区与第三P型扩散区之间的区域、第四P型扩散区与第七N型扩散区之间的区域、第八N型扩散区与第五P型扩散区之间的区域和第六P型扩散区与第九N型扩散区之间的区域均包括隔离结构。
具体的，隔离结构可以为沟槽隔离结构；通过，第六N型扩散区与第三P型扩散区之间的区域、第四P型扩散区与第七N型扩散区之间的区域、第八N型扩散区与第五P型扩散区之间的区域和第六P型扩散区与第九N型扩散区之间的区域形成沟槽后，与沟槽内沉积绝缘层（例如氧化硅层或氮化硅层），则能够在，第六N型扩散区与第三P型扩散区之间的区域、第四P型扩散区与第七N型扩散区之间的区域、第八N型扩散区与第五P型扩散区之间的区域和第六P型扩散区与第九N型扩散区之间的区域形成沟槽隔离结构。
在其中一个实施例中，如图7所示，第三P型扩散区130外围设有第一N型隔离环100；第七N型扩散区外围设有第二P型隔离环200；第五P型扩散区的外围设有第三P型隔离环300；第九N型扩散区的外围设有第二N型隔离环400；
第二P型隔离环200与第一P型隔离环100的相邻区域重合；第三P型隔离环500与第一P型隔离环100的相邻区域重合。
具体的，第二二极管、第四二极管的均是P型隔离环，与第一P型隔离环的类型相同，不存在不同电位的问题，并可以节省版图面积。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种ESD保护器件，其特征在于，包括第一二极管、第二二极管、第三二极管、第四二极管和ESD钳位电路；
所述第一二极管的阳极分别连接接地端、所述第三二极管的阳极和所述ESD钳位电路的输出端，阴极连接所述第二二极管的阳极且用于连接第一电源；所述第二二极管的阴极分别连接所述第四二极管的阴极和所述ESD钳位电路的输入端；所述第三二极管的阴极连接所述第四二极管的阳极且用于连接第二电源；
所述ESD钳位电路包括级联结构；所述级联结构包括P阱，以及依次间隔设于所述P阱的第一N型扩散区、第二N型扩散区、第三N型扩散区、第四N型扩散区和第五N型扩散区；
所述级联结构还包括第一多晶硅栅极、第二多晶硅栅极、第三多晶硅栅极和第四多晶硅栅极；
所述第一多晶硅栅极形成于所述P阱上表面、且位于所述第一N型扩散区和所述第二N型扩散区之间区域的上方；所述第二多晶硅栅极形成于所述P阱上表面、且位于所述第二N型扩散区和所述第三N型扩散区之间区域的上方；所述第三多晶硅栅极形成于所述P阱上表面、且位于所述第三N型扩散区和所述第四N型扩散区之间区域的上方；所述第四多晶硅栅极形成于所述P阱上表面、且位于所述第四N型扩散区和所述第五N型扩散区之间区域的上方；所述第一N型扩散区分别连接所述第一二极管的阳极和所述第三二极管的阳极；所述第五N型扩散区分别连接所述第一二极管的阳极和所述第三二极管的阳极；所述第三N型扩散区分别连接所述第二二极管的阴极和所述第四二极管的阴极。
2.根据权利要求1所述的ESD保护器件，其特征在于，所述P阱还包括第一P型扩散区和第二P型扩散区；
所述第一P型扩散区设于所述第一N型扩散区远离所述第二N型扩散区的一侧；所述第二P型扩散区设于所述第五N型扩散区远离所述第四N型扩散区的一侧。
3.根据权利要求2所述的ESD保护器件，其特征在于，所述第一P型扩散区与所述第一N型扩散区邻接设置；所述第二P型扩散区与所述第五N扩散区邻接设置。
4.根据权利要求3所述的ESD保护器件，其特征在于，所述第一P型扩散区包括多个第一P型子扩散区；所述第二P型扩散区包括多个第二P型子扩散区；
各所述第一P型子扩散区均与所述第一N型扩散区邻接设置；各所述第二P型子扩散区均与所述第五N扩散区邻接设置。
5.根据权利要求3所述的ESD保护器件，其特征在于，所述第一P型扩散区和所述第二P型扩散区开设有接触孔。
6.根据权利要求3所述的ESD保护器件，其特征在于，所述P阱还包括包围所述第一P型扩散区和所述第二P型扩散区的第一P型隔离环。
7.根据权利要求6所述的ESD保护器件，其特征在于，所述第一P型扩散区与所述隔离环之间的区域、所述第二P型扩散区与所述隔离环之间的区域均包括浅沟槽隔离结构。
8.根据权利要求6所述的ESD保护器件，其特征在于，所述第一二极管包括第六N型扩散区以及包围所述第六N型扩散区的第三P型扩散区；
所述第二二极管包括第四P型扩散区以及包围所述第四P型扩散区的第七N型扩散区；
所述第三二极管包括第八N型扩散区以及包围所述第八N型扩散区的第五P型扩散区；
所述第四二极管包括第六P型扩散区以及包围所述第六P型扩散区的第九N型扩散区。
9.根据权利要求8所述的ESD保护器件，其特征在于，所述第六N型扩散区与所述第三P型扩散区之间的区域、所述第四P型扩散区与所述第七N型扩散区之间的区域、所述第八N型扩散区与所述第五P型扩散区之间的区域和所述第六P型扩散区与所述第九N型扩散区之间的区域均包括隔离结构。
10.根据权利要求8所述的ESD保护器件，其特征在于，所述第三P型扩散区外围设有第一N型隔离环；所述第七N型扩散区外围设有第二P型隔离环；所述第五P型扩散区的外围设有第三P型隔离环；所述第九N型扩散区的外围设有第二N型隔离环；
所述第二P型隔离环与所述第一P型隔离环的相邻区域重合；所述第三P型隔离环与所述第一P型隔离环的相邻区域重合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011367210.6A CN112133698B (zh) | 2020-11-30 | 2020-11-30 | Esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011367210.6A CN112133698B (zh) | 2020-11-30 | 2020-11-30 | Esd保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112133698A true CN112133698A (zh) | 2020-12-25 |
| CN112133698B CN112133698B (zh) | 2021-03-19 |
Family
ID=73852453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011367210.6A Active CN112133698B (zh) | 2020-11-30 | 2020-11-30 | Esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112133698B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102024811A (zh) * | 2009-09-17 | 2011-04-20 | 上海宏力半导体制造有限公司 | 一种静电放电保护电路 |
| US20170255741A1 (en) * | 2016-03-04 | 2017-09-07 | Sandisk Technologies Llc | Skeleton i/o generation for early esd analysis |
| CN107785362A (zh) * | 2016-08-29 | 2018-03-09 | 无锡华润上华科技有限公司 | 用于提升静电放电保护能力的版图结构 |
| CN110021922A (zh) * | 2018-09-12 | 2019-07-16 | 晶焱科技股份有限公司 | 超低电容瞬态电压抑制器 |
| CN111883528A (zh) * | 2020-08-31 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 静电保护ggnmos结构 |
-
2020
- 2020-11-30 CN CN202011367210.6A patent/CN112133698B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102024811A (zh) * | 2009-09-17 | 2011-04-20 | 上海宏力半导体制造有限公司 | 一种静电放电保护电路 |
| US20170255741A1 (en) * | 2016-03-04 | 2017-09-07 | Sandisk Technologies Llc | Skeleton i/o generation for early esd analysis |
| CN107785362A (zh) * | 2016-08-29 | 2018-03-09 | 无锡华润上华科技有限公司 | 用于提升静电放电保护能力的版图结构 |
| CN110021922A (zh) * | 2018-09-12 | 2019-07-16 | 晶焱科技股份有限公司 | 超低电容瞬态电压抑制器 |
| CN111883528A (zh) * | 2020-08-31 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 静电保护ggnmos结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112133698B (zh) | 2021-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804669B2 (en) | Stacked ESD protection circuit having reduced trigger voltage | |
| US7615826B2 (en) | Electrostatic discharge protection semiconductor structure | |
| US8981483B2 (en) | ESD protection structure and ESD protection circuit | |
| US7718481B2 (en) | Semiconductor structure and method of manufacture | |
| US8703547B2 (en) | Thyristor comprising a special doped region characterized by an LDD region and a halo implant | |
| CN105655325A (zh) | 静电放电保护电路、结构及其制造方法 | |
| US10262987B2 (en) | Electrostatic discharge protection circuit | |
| KR102440181B1 (ko) | 정전기방전 보호를 위한 게이트-커플드 엔모스 소자 | |
| CN106328644A (zh) | 一种半导体器件和电子装置 | |
| US20150129977A1 (en) | Semiconductor electrostatic discharge protection apparatus | |
| CN112216690A (zh) | 具有低寄生电容的静电放电保护结构及其静电放电保护电路 | |
| US5763918A (en) | ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up | |
| US6784496B1 (en) | Circuit and method for an integrated charged device model clamp | |
| CN112133698B (zh) | Esd保护器件 | |
| CN111341770B (zh) | 一种低触发电压的esd保护结构、集成电路及设备 | |
| US8080832B1 (en) | Semiconductor device for electrostatic discharge protection | |
| CN110071103B (zh) | 一种冷备份电路的esd保护结构及制备方法 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| CN111725203A (zh) | 静电放电保护元件 | |
| CN111799256A (zh) | 提升高压集成电路防负电流闩锁能力的保护环及实现方法 | |
| CN100438018C (zh) | 双极互补式金属氧化物半导体的静电放电防护电路及方法 | |
| CN103904077A (zh) | Esd保护结构、集成电路和半导体器件 | |
| CN111370401B (zh) | 一种esd保护结构、集成电路及电子设备 | |
| CN213212165U (zh) | 静电放电保护结构 | |
| CN110120391B (zh) | 一种用于esd防护的高鲁棒性esd器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: 519000 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province Patentee after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. Address before: Floor 1-107, building 904, ShiJiHua Road, Zhuhai City, Guangdong Province Patentee before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |