CN108039390A - 非接触式保护环单光子雪崩二极管及制备方法 - Google Patents

Abstract

本发明公开了一种非接触式保护环单光子雪崩二极管及制备方法，由P⁺/深N阱组成的感光PN结、和环状的P阱保护环组成，两者相隔一定间距，并利用P阱在感光PN结周围形成保护环抑制边缘击穿；P阱保护环起到分压器的作用，抑制感光区域边缘电场的增加；利用标准CMOS工艺在P型轻掺杂硅衬底上形成轻掺杂的深N阱，以实现与其它电子器件的电学隔离，避免其相互影响；光刻出阴极、阳极和衬底的接触通孔，并淀积一层铝膜之后光刻出电极图形；利用光刻、刻蚀及金属化工艺制备高层互连金属，用于将SPAD的电信号引出至接触焊盘；在芯片上表面顺序淀积氧化硅/氮化硅钝化层，防止芯片划伤和外界环境影响。

Description

非接触式保护环单光子雪崩二极管及制备方法

技术领域

本发明涉及光电检测以及光电传感器领域，尤其涉及一种与标准互补金属-氧化物-半导体(CMOS)工艺相兼容的单光子雪崩二极管(SPAD)结构，以及利用标准CMOS工艺中的氧化、光刻、刻蚀、离子注入、金属化等工艺实现的制备方法。

背景技术

作为一种极微弱光检测技术，单光子探测由于具有巨大科研价值和战略地位成为近年国际研究最活跃的领域之一，其在量子通信、天文测光、医学成像和雷达探测等方面都具有广阔的应用前景。其中，单光子探测器作为该技术的核心部分，决定了整个单光子探测系统的性能上限，因而设计高效、可靠的单光子探测器是单光子探测技术的关键问题之一。

经过多年的努力，科研人员已经研制出多种类型的单光子探测器，其中以光电倍增管(PMT)和雪崩二极管(APD)最为典型。由于光电倍增管需要较高的工作电压(800～1500V)，且容易受到外界磁场的影响，体积也比较笨重，因而无法大规模集成。雪崩二极管是一种建立在内光电效应基础上的光电器件，工作于盖革模式的雪崩二极管具有极高的增益，同样可以实现单光子探测，并且具有灵敏度高、皮秒量级响应速度、工作电压低、体积小、功耗低等优点，工作在这种工作模式的APD被称为单光子雪崩二极管(SPAD)。此外，平面结构的SPAD可以与标准CMOS工艺相兼容，采用CMOS的工艺设计规则来研制SPAD，可以使探测器向低成本、小型化、高集成度、高探测效率的方向发展。

边缘击穿问题是影响SPAD性能和寿命的一个重要因素。现有技术中期望SPAD器件在整个感光平面都具有一个均匀的电场以保证可靠的探测单光子信号。但是由于平面形SPAD存在边缘曲率效应，电场会在边缘曲率较小的区域汇聚，使得器件的内建电场尚未完全建立就提前发生击穿。边缘击穿会使器件噪声增加、探测效率下降，严重时甚至不能正常工作。为了抑制边缘击穿，研究人员已经提出了若干种不同的保护环结构，例如P阱保护环、N阱保护环和STI保护环。但是随着CMOS工艺向深亚微米方向发展，这些保护环都开始显露弊端：随着器件尺寸的缩小，接触式的P阱保护环出现了耗尽现象，可能使保护环失效；工艺中掺杂浓度的提高和热预算的不足使N阱保护环出现了隧穿现象，降低了器件的可靠性；STI保护环则由于大量的界面缺陷，极大地增加了器件噪声。此外，上述保护环的核心思想都是减小边缘区域的电场强度或提高中心区域的击穿电压。由于雪崩电场集中在器件中心，感光区域均小于实际器件的有源区，若光子入射到光学窗口边缘，则很难触发雪崩，因而降低了器件的光子探测效率。综上所述，目前迫切需要一种新的保护环结构来解决这些问题。

发明内容

为了抑制SPAD边缘击穿效应，同时提高器件感光面积，本发明设计了一种使用非接触式保护环的新型SPAD结构，并提出了基于标准CMOS工艺的制备方案，结构对于改善SPAD探测性能具有重要意义，详见下文描述：

一种非接触式保护环单光子雪崩二极管，所述非接触式保护环单光子雪崩二极管与标准CMOS工艺兼容，包括：衬底，

在衬底上设置有深N阱区，作为感光PN结的组成部分，也起到隔离作用；在深N阱区内分别设置N阱区域、P阱区域和重掺杂P型区域，N阱区域用于包围深N阱；P阱区域用于作为单光子雪崩二极管的保护环；重掺杂P型区域与深N阱区共同构成P⁺/深N阱型感光PN结，PN结的耗尽区为雪崩倍增的主要发生区，同时重掺杂的P型区域也作为光电探测器的阳极接触区；

还包括：在N阱区域中设置有N阱接触区，为重掺杂的N型区域，作为光电探测器的阴极接触区；在衬底中设置有衬底接触区，为重掺杂的P型区域；

上述各个区域均在硅晶圆上制备，在硅晶圆表面覆盖有氧化层区域；

在氧化层区域上方通过通孔分别设置有阳极接触区、阴极接触区和P型衬底的金属电极。

一种制造非接触式保护环单光子雪崩二极管的方法，包括以下步骤：

1)利用CMOS工艺在P型轻掺杂硅衬底上形成深N阱；

2)在深N阱内制备N型阱区，包围深N阱，生成二氧化硅薄层；

3)在深N阱中制备P型阱区，作为器件的保护环；

4)在深N阱中心制备P型掺杂区域，该区域与深N阱共同构成P⁺/深N阱型感光PN结；

5)在深N阱中制备N阱接触区，该区域作为器件的阴极；

6)光刻出阴极、阳极和衬底的接触通孔，并淀积一层铝膜，之后光刻出电极图形；

7)利用光刻、刻蚀及金属化工艺制备高层互连金属，用于将SPAD的电信号引出至接触焊盘；

8)在芯片上表面顺序淀积氧化硅/氮化硅钝化层。

所述深N阱掺杂浓度约为4×10¹⁶cm^-3，结深2μm，面积为12×12μm²。

所述P型阱区为宽度0.7μm的环状区域；所述N阱接触区的掺杂浓度为10¹⁹cm^-3，面积0.5×1.5μm²。

在深N阱内制备N型阱区的步骤具体为：

在硅晶圆表面生成二氧化硅垫层和氮化硅薄膜，之后在二氧化硅和氮化硅薄层上进行光刻，刻蚀出宽度约为1μm的环状区域，进行N型杂质注入；

区域掺杂浓度约为10¹⁷cm^-3，并包围深N阱，然后高温退火，重新生成二氧化硅层。

P型掺杂区域与P型阱区有0.3μm左右的间隔；掺杂浓度为10¹⁹cm^-3，面积0.5×1.5μm²。

本发明提供的技术方案的有益效果是：

1、与标准CMOS工艺完全兼容，无需引入额外的工艺步骤；

2、利用P⁺/深N阱组成感光PN结，增加了器件的耐压性，并且具有较宽的耗尽区，有利于光吸收，提高器件的探测效率；

3、在有效抑制边缘击穿效应的同时，改善了器件边缘的电场分布，提高了器件的有效感光面积；

4、深N阱可用来实现SPAD与其他电学器件的隔离，降低大规模集成时的电学串扰。

附图说明

图1单光子雪崩二极管的剖面图；

图2单光子雪崩二极管的顶视图；

图3单光子雪崩二极管工作时的耗尽区示意图；

图4单光子雪崩二极管工作时的横向电场分布曲线示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面对本发明实施方式作进一步地详细描述。

针对边缘击穿的问题，申请人日前提出了一种环形栅控的SPAD结构，但是在深亚微米工艺中，由于不再提供场氧工艺，该结构可能出现栅击穿。

为此，本发明实施例提出了一种全新的SPAD结构，该结构利用非接触式的保护环来调节SPAD的边缘电场，不仅简化了SPAD器件结构，而且具有更好的抑制边缘击穿效果，同时增加了实际的感光面积，克服了传统保护环的缺陷，是一种新型的保护环结构。

实施例1

本发明实施例提出了一种能够有效抑制边缘击穿，且与标准CMOS工艺兼容的单光子雪崩二极管探测器结构，参见图1，详见下文描述：

该探测器主要由P⁺/深N阱组成的感光PN结和环状的P阱保护环组成，两者相隔一定间距，并利用P阱在感光PN结周围形成保护环抑制边缘击穿，提高器件的可靠性和探测性能。

器件工作时，P阱保护环起到分压器的作用，抑制感光区域边缘电场增加，从而解决边缘击穿问题。此外，该探测器还可增大有效感光面积，增加探测效率。

此外，由于深N阱掺杂浓度较低，该器件可以耐受更高的偏压并且具有较宽的耗尽层，提高了光子的吸收效率，增强了探测器的灵敏度。而且深N阱也为SPAD与其他电学器件提供隔离，避免相互影响。

实施例2

本发明实施例还提供了一种用于制造非接触式保护环单光子雪崩二极管的方法，包括以下步骤：

1)利用氧化、光刻、离子注入、退火等标准CMOS工艺在P型轻掺杂硅衬底上形成轻掺杂的深N阱，以实现与其它电子器件的电学隔离，避免其相互影响；

2)在上述深N阱区内制备中等掺杂的N型阱区，包围深N阱，然后重新生成二氧化硅薄层；

3)在深N阱中制备中等掺杂的P型阱区，作为器件的保护环；

4)在深N阱中心制备P型重掺杂区域，该区域与深N阱共同构成P⁺/深N阱型感光PN结；

其中，该P型重掺杂区也作为器件的阳极，此步骤同时也形成P型重掺杂的衬底接触区。

5)在N阱中制备N型重掺杂的N阱接触区，该区域作为器件的阴极；

6)制作接触孔；

光刻出阴极、阳极和衬底的接触通孔，并淀积一层铝膜，之后光刻出电极图形。其中，中心P型重掺杂区上方作为光照窗口，为金属开放区(除必要的电极金属外，不加其它金属层)，增加透光量。

7)金属互连；

利用光刻、刻蚀及金属化工艺制备其它高层互连金属，用于将SPAD的电信号引出至接触焊盘。

8)在芯片上表面顺序淀积氧化硅/氮化硅钝化层，防止芯片划伤和外界环境影响。

实施例3

下面结合附图1-4对实施例1和2中的方案做进一步地介绍，详见下文描述：

图1和图2分别是探测器的剖面和顶视图，为了便于说明，图2中未画出氧化层8和金属电极9、10、11。

图示中1为衬底。衬底1的材料为P型轻掺杂的硅晶圆，作为所设计的单光子雪崩二极管的支撑部分。

图示中2为轻掺杂深N阱，深N阱2一方面作为感光PN结的组成部分，另一方面也用来实现探测器和其他电子器件的相互隔离。

图示中3为N阱区域，N阱采用中等掺杂浓度，并包围深N阱。

图示中4为P阱区域，P阱采用中等掺杂浓度，作为SPAD的保护环。

图示中5为重掺杂P型区域，该区域与上述深N阱区共同构成P⁺/深N阱型感光PN结，其耗尽区为雪崩倍增的主要发生区，同时重掺杂的P⁺区也作为光电探测器的阳极接触区。

图示中6为N阱接触区，为重掺杂的N型区域，该区域也作为光电探测器的阴极接触区。

图示中7为衬底接触区，为重掺杂的P型区域。

图示8为氧化层区域。

图示中9、10和11分别为阳极接触区、阴极接触区和P型衬底的金属电极。

该探测器主要利用P⁺/深N阱组成的PN结耗尽区作为主要感光区域，其对单光子信号的探测过程可以分为两步：

1)SPAD吸收入射光子，并产生初始电子-空穴对；

2)初始电子-空穴对在反偏电压的作用下发生雪崩倍增效应，产生很大的雪崩电流。

一般来说，入射光强随深度按指数规律衰减，即：

I(x)＝I₀e^-αx (1)

其中，x为入射深度，I₀为探测器表面光强，α为材料的吸收系数。由此可知，较宽的耗尽层更利于光子信号的吸收，因此宽耗尽层的SPAD具有更高的探测效率。

PN结的耗尽层宽度主要与PN结两侧的掺杂浓度有关，即：

其中，x_n和x_p分别为N区和P区一侧的耗尽层宽度，ε为介电常数，q为电子电量，V_B为PN结的内建电势差，N_a和N_d分别为受主杂质和施主杂质浓度。若PN结两侧掺杂浓度相差很大，例如：本实例中的P⁺/深N阱，此时上式可简化为：

即耗尽层宽度主要受到轻掺杂一侧的影响。由于在标准CMOS工艺中，深N阱的掺杂浓度较低，所以该器件的耗尽层宽度较大，增大了吸收区的深度。与传统的P⁺/N阱组成的感光PN结相比，本发明实施例提出的探测器具有更高的吸收效率。

平面型SPAD都存在边缘击穿问题，为了抑制边缘击穿效应，本发明实施例提出了一种非接触式的保护环结构。器件P⁺/深N阱和P阱/深N阱组成的PN结均具有各自的耗尽区。器件正常工作时，衬底处于最低电势，阴极相对于衬底施加一固定的正偏压，使深N阱/P衬底组成的PN结处于反偏状态，实现衬底隔离，降低电学串扰。阳极相对阴极为负偏压，使P⁺/深N阱组成的感光PN结处于反向偏置状态，且该反偏电压在感光二极管的雪崩击穿电压之上，器件工作于盖格模式。此时，器件感光PN结的耗尽区宽度增加为：

式中，V_R为外加反偏电压。

由于P⁺/深N阱的耗尽区会向外扩展，并在发生边缘击穿之前与P阱/深N阱的耗尽区发生汇合，如图3所示。这将限制边缘电场的增加，从而抑制边缘击穿效应。非接触式的P阱保护环起到分压的功能，将中心结边缘的高电场分到外侧保护环上。

图4给出了该器件工作时，沿切线AA’的电场强度分布曲线。为便于对比，图中也给出了不使用保护环和使用传统接触式保护环时的场强曲线。可以看出，在不使用保护环时，边缘处的电场可高达7.2×10⁹V/cm。如此高的电场强度将会使器件提前发生击穿，无法正常工作。使用非接触式的保护环之后，电场则集中于器件中心位置，并且相对于传统接触式保护环，电场在边缘处的分布更加均匀，在有效抑制边缘击穿的同时增大了横向的有效感光面积。

实施例4

下面结合具体的实验数据对实施例2和3中的制备方法做进一步地介绍，详见下文描述

1)利用氧化、光刻、离子注入、退火等标准CMOS工艺在P型轻掺杂硅衬底上形成深N阱区域，以实现与其他电子器件的电学隔离，避免其相互影响；

其中，深N阱掺杂浓度约为4×10¹⁶cm^-3，结深2μm，面积为12×12μm²。

2)在深N阱中制作N阱；

首先，在表面生成二氧化硅垫层和氮化硅薄膜，之后在二氧化硅和氮化硅薄层上进行光刻，刻蚀出宽度约为1μm的环状区域，进行N型杂质注入(如磷离子注入)，该区域掺杂浓度约为10¹⁷cm^-3，并包围深N阱，然后高温退火，重新生成二氧化硅层。

3)在深N阱中制备P阱；

基本步骤同N阱，P阱为宽度0.7μm的环状区域，该区域作为器件的保护环。

4)利用光刻和离子注入技术在深N阱中央制备出面积为7×7μm²，掺杂浓度约为10¹⁹cm^-3的P型重掺杂区，和深N阱构成P⁺/深N阱型感光PN结；

其中，P型重掺杂区也作为P⁺/深N阱型感光PN结的阳极，该区域与上述P阱保护环区域约有0.3μm左右的间隔。在此步骤中，同时形成重掺杂的P衬底接触区(掺杂浓度约为10¹⁹cm^-3，面积0.5×1.5μm²)。

5)利用光刻和离子注入技术在N型阱区中制备N型重掺杂区，以形成欧姆接触，作为N阱接触区，该区域掺杂浓度约为10¹⁹cm^-3，面积0.5×1.5μm²。

6)制作接触孔；

光刻出阴极、阳极和衬底的接触通孔，并淀积一层铝膜，之后光刻出电极图形。其中，中心P型重掺杂区上方作为光照窗口，为金属开放区(除必要的电极金属外，不加其它金属层)，增加透光量。

7)金属互连；

利用光刻、刻蚀及金属化工艺制备其它高层互连金属，用于将SPAD的电信号引出至接触焊盘。

8)在芯片上表面顺序淀积氧化硅/氮化硅钝化层，防止芯片划伤和外界环境影响。

本发明实施例对各器件的型号除做特殊说明的以外，其他器件的型号不做限制，只要能完成上述功能的器件均可。

本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种非接触式保护环单光子雪崩二极管，其特征在于，所述非接触式保护环单光子雪崩二极管与标准CMOS工艺兼容，包括：衬底，

在衬底上设置有深N阱区，作为感光PN结的组成部分，起到隔离作用；在深N阱区内分别设置N阱区域、P阱区域和重掺杂P型区域，N阱区域用于包围深N阱；P阱区域用于作为单光子雪崩二极管的保护环；

重掺杂P型区域与深N阱区共同构成P⁺/深N阱型感光PN结，PN结的耗尽区为雪崩倍增的主要发生区，同时重掺杂的P型区域也作为光电探测器的阳极接触区；

还包括：在N阱区域中设置有N阱接触区，为重掺杂的N型区域，作为光电探测器的阴极接触区；在衬底中设置有衬底接触区，为重掺杂的P型区域；

上述各个区域均在硅晶圆上制备，在硅晶圆表面覆盖有氧化层区域；

在氧化层区域上方通过通孔分别设置有阳极接触区、阴极接触区和P型衬底的金属电极。

2.一种用于制造权利要求1所述的非接触式保护环单光子雪崩二极管的方法，其特征在于，包括以下步骤：

1)利用CMOS工艺在P型轻掺杂硅衬底上形成深N阱；

2)在深N阱内制备N型阱区，包围深N阱，生成二氧化硅薄层；

3)在深N阱中制备P型阱区，作为器件的保护环；

4)在深N阱中心制备P型掺杂区域，该区域与深N阱共同构成P⁺/深N阱型感光PN结；

5)在深N阱中制备N阱接触区，该区域作为器件的阴极；

6)光刻出阴极、阳极和衬底的接触通孔，并淀积一层铝膜，之后光刻出电极图形；

7)利用光刻、刻蚀及金属化工艺制备高层互连金属，用于将SPAD的电信号引出至接触焊盘；

8)在芯片上表面顺序淀积氧化硅/氮化硅钝化层。

3.根据权利要求2所述的方法，其特征在于，

所述深N阱掺杂浓度约为4×10¹⁶cm^-3，结深2μm，面积为12×12μm²。

4.根据权利要求2所述的方法，其特征在于，

所述P型阱区为宽度0.7μm的环状区域；所述N阱接触区的掺杂浓度为10¹⁹cm^-3，面积0.5×1.5μm²。

5.根据权利要求2所述方法，其特征在于，在深N阱内制备N型阱区的步骤具体为：

在硅晶圆表面生成二氧化硅垫层和氮化硅薄膜，之后在二氧化硅和氮化硅薄层上进行光刻，刻蚀出宽度约为1μm的环状区域，进行N型杂质注入；

区域掺杂浓度约为10¹⁷cm^-3，并包围深N阱，然后高温退火，重新生成二氧化硅层。

6.根据权利要求2所述的方法，其特征在于，

P型掺杂区域与P型阱区有0.3μm左右的间隔；掺杂浓度为10¹⁹cm^-3，面积0.5×1.5μm²。