CN106449770B - 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法 - Google Patents

Abstract

本发明公开了一种防止边缘击穿的环形栅单光子雪崩二极管及其制备方法，重掺杂N区与P阱区共同构成N⁺/P‑well型感光二极管结构；重掺杂的N区也作为光电探测器的阴极接触区；P阱接触区为重掺杂的P型区域，该区作为光电探测器的阳极接触区；雪崩区域的电场由重掺杂N⁺区指向P‑well区，使得耗尽区下方生成的电子更容易漂移进雪崩区，提高探测器的灵敏度；深N阱作为感光二极管的局部衬底，还用来实现与其它电子器件的相互隔离；氧化层区域，包括栅氧和场氧两部分；多晶硅栅为包围感光二极管的环形区域；N⁺/P‑well型感光二极管的耗尽层作为单光子探测的主要感光区域。避免了边缘击穿现象导致SPAD器件不能正常工作。

Description

防止边缘击穿的环形栅单光子雪崩二极管及其制备方法

技术领域

本发明涉及光电检测以及图像传感器领域，尤其涉及一种与标准互补金属-氧化物-半导体(CMOS)工艺相兼容的单光子雪崩二极管(SPAD)结构，以及利用标准CMOS工艺中的氧化、光刻、刻蚀、离子注入、金属化等工艺实现的制备方法。

背景技术

单光子探测是将单个光子信号加以放大，并通过脉冲甄别和数字计数等技术进行识别，从而达到光电探测的极限灵敏度。单光子探测由于其巨大的科研价值和战略地位成为国际社会最活跃的研究领域之一，在高分辨率的光谱测量、微弱光成像、高速成像、天文测光以及量子通信等领域都有广泛的应用。设计高效、可靠的单光子探测器是单光子探测技术的关键问题之一。

由于单个光子的能量极低，用常规的检测方法很难直接把这种弱信号从噪声中提取出来。目前，常用的单光子探测器主要有光电倍增管(PMT)、单光子雪崩二极管(SAPD)、真空雪崩光电二极管(VAPD)和超导单光子探测器(SSPD)等。其中，光电倍增管(PMT)需要较高的工作电压，抗外磁场性能差，且体积笨重，无法进行大规模集成；单光子雪崩二极管(SPAD)，即工作在盖革模式的雪崩光电二极管(GM-APD)，具有灵敏度高、响应速度快、体积小、功耗低、结构紧凑及集成化程度高等优点；真空雪崩光电二极管(VAPD)是由光电倍增管(PMT)和雪崩二极管(APD)结合而产生的一种单光子探测器件，其对推动单光子检测及其应用起到了积极的作用，但仍存在制作工艺复杂、价格昂贵和难以集成的问题；而超导单光子探测器(SSPD)由于其对工作环境要求极其苛刻，需要冷却至低温(<4K)才能工作，故至今无法实际应用。综上所述，单光子雪崩二极管(SPAD)是目前最有应用前景的一种单光子探测器。更重要的是，由于其基本结构近似于平面PN结，可与标准CMOS工艺兼容，利用CMOS工艺的设计规则来研制单光子雪崩二极管，可使探测器向低成本、小型化、高集成度、高探测效率等方向发展。设计与标准CMOS工艺兼容的高性能SPAD已成为了当今光电检测领域的研究热点之一。

边缘击穿问题是影响SPAD性能和寿命的一个重要因素。由于平面形APD的PN结存在边缘曲率效应，电场在PN结边缘曲率半径较小的区域汇聚，使得器件的内建电场尚未完全建立就提前发生击穿。边缘击穿会导致PN结的探测效率下降，甚至不能正常工作。抑制边缘击穿效应，建立符合设计意图的内建电场分布是研制SPAD需要解决的首要问题。抑制边缘击穿最常用的方法有磨角法和使用保护环结构。前者无法与标准CMOS工艺兼容，而目前使用的保护环结构主要是通过在感光区边缘引入额外的低掺杂阱区或者浅沟槽隔离(STI)来实现的。随着器件尺寸的缩小，使用低掺杂阱区来实现的保护环可能由于耗尽而出现失效。此外，这两种保护环方式都会引入额外的晶格缺陷，造成器件性能下降，尤其是STI结构，其产生的界面缺陷严重制约探测器的性能。

本发明通过环形栅结构来调节边缘电场，是一种新型的保护环结构，在有效抑制边缘击穿的同时，克服了传统保护环结构引入的缺陷。

发明内容

为了避免边缘击穿现象导致SPAD器件不能正常工作，甚至影响其寿命，本发明设计了一种利用栅电极弱化边缘电场的新型SPAD结构，并提出了基于标准CMOS工艺的制备方法，所述结构对于提升SPAD的探测性能具有重要意义，详见下文描述：

一种防止边缘击穿的环形栅单光子雪崩二极管，所述环形栅单光子雪崩二极管与标准CMOS工艺兼容，包括：

重掺杂N区与P阱区共同构成N⁺/P-well型感光二极管结构，其中的耗尽区为雪崩倍增的主要发生区；同时，重掺杂的N区也作为光电探测器的阴极接触区；

P阱接触区为重掺杂的P型区域，该区作为光电探测器的阳极接触区；

雪崩区域的电场由重掺杂N⁺区指向P-well区，使得耗尽区下方生成的电子更容易漂移进雪崩区，提高探测器的灵敏度；

深N阱一方面作为感光二极管的局部衬底，另一方面用来实现与其它电子器件的相互隔离；

氧化层区域，包括栅氧和场氧两部分；多晶硅栅，其为包围感光二极管的环形区域；

N⁺/P-well型感光二极管的耗尽层作为单光子探测的主要感光区域。

一种防止边缘击穿的环形栅单光子雪崩二极管的制备方法，所述制备方法包括以下步骤：

1)利用氧化、光刻、离子注入、退火等标准CMOS工艺在P型轻掺杂硅衬底上形成轻掺杂的深N阱，以实现与其它电子器件的电学隔离，避免其相互影响；

2)在上述深N阱区内制备一个中等掺杂的P型阱区，然后重新生成二氧化硅薄层；

3)制作环形多晶硅栅；

4)在P型阱区内制备N型重掺杂的接触区，形成N⁺/P-well型光电二极管，所述N型重掺杂区作为N⁺/P-well型光电二极管的阴极；

5)在P型阱区内制备P型重掺杂的P阱接触区，所述P阱接触区作为N⁺/P-well型光电二极管的阳极；

6)制作接触孔；

7)利用光刻、刻蚀及金属化工艺制备其它高层互连金属，用于将SPAD的电信号引出至接触焊盘；

8)在芯片上表面顺序淀积氧化硅/氮化硅钝化层，防止芯片划伤和外界环境影响。

其中，所述制作环形多晶硅栅的步骤具体为：

在新生长的栅氧层上用化学气相淀积法淀积一层多晶硅，然后用干法刻蚀技术制备出多晶硅栅的图形。

其中，所述制作接触孔的步骤具体为：

光刻出阴极、阳极和栅极的接触通孔，并淀积一层金属膜，之后光刻出电极图形；

其中，器件中央的重掺杂P型区表面的光照窗口为金属开放区，以增加透光量。

与其它结构的单光子探测器相比，本发明具有如下优点：

1、与标准CMOS工艺完全兼容，无需引入额外的工艺步骤；

2、形成保护环不需要进行离子注入，最大限度地降低晶格缺陷，提高了器件性能；

3、栅极电压可调，使SPAD器件能适应于不同的过偏压；

4、使用N⁺/P-well结作为感光结，有利于光生载流子触发雪崩，提高器件的探测效率；

5、深N阱可用来实现SPAD与其它电学器件的隔离，降低大规模集成时的串扰。

附图说明

图1单光子雪崩二极管的剖面图；

图2单光子雪崩二极管的顶视图；

图3为PN结边缘处的纵向电场曲线。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面对本发明实施方式作进一步地详细描述。

实施例1

本发明实施例提出一种能够有效抑制边缘击穿，且与标准CMOS工艺兼容的单光子雪崩二极管探测器结构。该探测器由深N阱中的N⁺/P-well结构建的感光二极管和环型栅电极组成。器件工作时，加上环形栅上的电压使感光区域边缘的电场减小，进而抑制边缘击穿。此外，本发明实施例所提出的器件结构还可以灵活地调节栅极电压，使SPAD适应不同的过偏压。

本发明实施例所述的单光子雪崩二极管探测器结构如图1所示。探测器由N⁺/P-well构成感光区域，并通过控制N⁺/P-well型感光二极管周围的环状栅极的电压来削弱边缘电场，进而抑制边缘击穿，提高器件的探测性能和可靠性。

此外，由于雪崩区域的电场由重掺杂的N⁺区指向P-well区，这使得耗尽区下方的生成的电子更容易漂移进雪崩区，提高探测器的灵敏度。而深N阱为SPAD与其它电学器件提供隔离，避免相互影响。

综上所述，本发明实施例设计的利用栅电极弱化边缘电场的新型SPAD结构，避免了边缘击穿现象导致SPAD器件不能正常工作，甚至影响寿命的缺陷。

实施例2

为了便于描述，下面结合附图对本发明实施例作进一步地详述。图1和图2分别是探测器的剖面和顶视图，为了便于说明，图2中未画出氧化层8和金属电极10、11、12和13。

图示中1为衬底。衬底材料为P型轻掺杂的硅晶圆，作为所设计的单光子雪崩二极管的支撑部分。图示中2为深N阱，深N阱一方面作为感光二极管的局部衬底，另一方面也用来实现探测器和其它电子器件的相互隔离。图示中3为P阱区域，P阱采用中等掺杂浓度。图示中4为重掺杂N区，该区域与上述P阱区共同构成N⁺/P-well型感光二极管结构，其中的耗尽区为雪崩倍增的主要发生区。同时，重掺杂的N区也作为光电探测器的阴极接触区。

其中，图示中5为P阱接触区，为重掺杂的P型区域，该区作为光电探测器的阳极接触区。图示中6为深N阱接触区，为重掺杂的N型区域。图示中7为衬底接触区，为重掺杂的P型区域。图示8为氧化层区域，包括栅氧和场氧两部分。图示9为多晶硅栅，其为包围感光二极管的环形区域。器件工作时，通过调整多晶硅栅的电压来削弱感光区域边缘的电场，抑制边缘击穿。

图示中10、11、12和13分别为N⁺区、p阱、深N阱和p型衬底的金属电极。N⁺/P-well型感光二极管的耗尽层作为单光子探测的主要感光区域，其探测倍增过程为：

1)SPAD吸收入射光子，产生初始电子-空穴对；

2)初始电子-空穴对在反偏电压作用下触发雪崩，产生很大的光电流。其中，半导体材料对入射光子的吸收随穿透深度呈指数型衰减，入射光强的变化可近似表示为

I_ν(x)＝I_ν0e^-αx (1)

其中，I_v0为探测器表面的光强，α为吸收系数，x为距离表面的距离，I_v(x)为距离表面x处的光强。实际上，并不是每个入射光子都能产生电子-空穴对。在理想情况下，距离表面x处的光生载流子产生率G(x)可表示为

G(x)＝(P/hν)αe^-αx (2)

其中，P是入射光功率，hν表示光子能量，P/hv是入射光子数目。

需要说明的是，即使发生了光吸收，被激发的光生载流子也不一定能触发雪崩倍增，因为在光电二极管的表面及耗尽层内部可能发生载流子的复合。因此，只有在耗尽层内产生的光生载流子以及少量从耗尽层边缘扩散进耗尽层的载流子才能够触发雪崩。通常，耗尽层宽的SPAD具有更高的探测效率。

耗尽层宽度L主要受PN结两侧掺杂浓度的影响，即

其中，x_n和x_p分别为N区和P区一侧的耗尽层宽度，ε为介电常数，q为电子电量，V_B为PN结的内建电势差，N_a和N_d分别为受主杂质和施主杂质浓度。

若PN结两侧的浓度差较大，如实施例中的n⁺/p-well结，则上式可简化为

即耗尽层宽度主要由轻掺杂区决定，并向轻掺杂区扩展。因此，本实施例中的P阱区内的耗尽层宽度较大，增大了吸收区深度。此外，由于电场方向由重掺杂的N⁺区指向中等掺杂的P-well区，在耗尽层下吸收的光生载流子在电场作用下漂移至高场强的雪崩区，触发雪崩击穿。与传统的P⁺/N-well型感光二极管相比，本发明实施例所提出的探测器结构对长波长的光具有更高的探测效率。

器件正常工作时，阳极电压固定，栅电极相对阳极施加一正电压，阴极电压高于阳极电压，使N⁺/P-well型感光二极管反向偏置在雪崩击穿电压之上，工作于盖革模式。此时，器件处于等待接收光子信号状态，对应的耗尽层宽度

式中，V_R为外加反偏电压。

当光子到达时被硅材料吸收，并产生电子-空穴对，这些光生载流子在高场强下可能发生雪崩倍增。当p阱电极11接地，N⁺区电极10施加20V正向偏压，栅电极9电压为零，则SPAD沿AA＇的电场分布如图3中的实线所示，在N⁺区的上表面附近出现高电场，可能导致边缘击穿现象；若栅极相对阳极施加一正向电压，在本实施例中栅极电压为6V时，由于栅电压产生的电场，导致栅下P型区域中载流子重新分布，削弱了表面边缘处的电场强度，结果如图3中的虚线所示，表面附近的高电场向器件内部推移，使光生载流子在耗尽区中央发生雪崩倍增，电场强度可达700KV/cm。入射光子在耗尽区附近被吸收后，光生载流子漂移至雪崩区产生雪崩倍增，进而输出很大的雪崩光电流，通过检测电路检测到弱光信号。随后由专用的淬灭-复位电路进行淬灭和复位，等待接收下一个光子信号。

综上所述，本发明实施例设计的利用栅电极弱化边缘电场的新型SPAD结构，避免了边缘击穿现象导致SPAD器件不能正常工作，甚至影响寿命的缺陷。

实施例3

本发明实施例还提供用于制造所述光电探测器的方法，其主要工艺步骤包括：

1)利用氧化、光刻、离子注入、退火等标准CMOS工艺在P型轻掺杂硅衬底1上形成轻掺杂的深N阱2，以实现与其它电子器件的电学隔离，避免其相互影响；

2)在上述深N阱区内制备一个中等掺杂的P型阱区3，然后重新生成二氧化硅薄层；

3)制作环形多晶硅栅9。首先在新生长的栅氧层上用化学气相淀积法(CVD)淀积一层多晶硅，然后用干法刻蚀技术制备出多晶硅栅9的图形；

4)在P型阱区3内制备N型重掺杂的接触区4，形成N⁺/P-well型光电二极管，所述N型重掺杂区4作为N⁺/P-well型光电二极管的阴极；

5)在P型阱区3内制备P型重掺杂的P阱接触区，所述P阱接触区作为N⁺/P-well型光电二极管的阳极；

6)制作接触孔。光刻出阴极、阳极和栅极的接触通孔，并淀积一层金属膜，之后光刻出电极图形。其中，器件中央的重掺杂P型区表面的光照窗口为金属开放区(除必要的金属电极外，不加其它金属层)，以增加透光量；

7)金属互连。利用光刻、刻蚀及金属化工艺制备其它高层互连金属，用于将SPAD的电信号引出至接触焊盘；

8)在芯片上表面顺序淀积氧化硅/氮化硅钝化层，防止芯片划伤和外界环境影响。

综上所述，本发明实施例设计的利用栅电极弱化边缘电场的新型SPAD结构，避免了边缘击穿现象导致SPAD器件不能正常工作，甚至影响寿命的缺陷。

实施例4

下面结合图片和实例对所述光电探测器的制备方法进行详细叙述：

1)利用氧化、光刻、离子注入、退火等标准CMOS工艺在P型轻掺杂硅衬底1上形成深N阱区域2，以实现与其他电子器件的电学隔离，避免其相互影响。其中，掺杂浓度约为10¹⁶cm^-3，结深1.5μm，面积为14×14μm²。

2)在深N阱区域2里制作P阱。首先，在表面生成二氧化硅垫层和氮化硅薄膜，然后在二氧化硅和氮化硅薄层上光刻，并刻蚀出面积11×11μm²的P阱窗口，进行P阱杂质注入(如硼离子注入)，所述P阱的掺杂浓度为5×10¹⁶cm^-3，然后高温退火，重新生成二氧化硅层。

3)确定重掺杂P型区域及重掺杂N型区域4的位置，完成场氧生长，然后重新生长一层高质量的二氧化硅栅氧层。

4)制作环形多晶硅栅9。首先，在新生长的栅氧层上用化学气相淀积法(CVD)淀积0.3μm的多晶硅，然后用干法刻蚀技术制备出环形多晶硅栅9的图形。

5)利用光刻和离子注入技术在p型阱区内制备出面积为7×7μm²、掺杂浓度～10¹⁹cm^-3的N型重掺杂区，和之前形成的p阱区构成N⁺/P-well型光电二极管。所述N型重掺杂区作为N⁺/P-well型光电二极管的阴极。在此步工艺中，同时形成重掺杂的深N阱接触区(掺杂浓度～10¹⁹cm^-3，面积0.5×0.5μm²)。

6)在P阱区内制备P型重掺杂的P阱接触区(掺杂浓度～～10¹⁹cm^-3，面积0.5×0.5μm²)，所述P阱接触区作为N⁺/P-well型光电二极管的阳极。在此步工艺中，同时形成重掺杂的P型衬底接触区(掺杂浓度～10¹⁹cm^-3，面积0.5×0.5μm²)。

7)制作接触孔。光刻出阴极、阳极和栅极的接触通孔，并淀积一层铝膜，之后光刻出电极图形。其中，多晶硅栅表面的光照窗口为金属开放区(除必要的电极金属外，不加其它金属层)，增加透光量。

8)金属互连。利用光刻、刻蚀及金属化工艺制备其它高层互连金属，用于将SPAD的电信号引出至接触焊盘。

9)在芯片上表面顺序淀积氧化硅/氮化硅钝化层，防止芯片划伤和外界环境影响。

本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种防止边缘击穿的环形栅单光子雪崩二极管，其特征在于，所述环形栅单光子雪崩二极管与标准CMOS工艺兼容，包括：

重掺杂N区与中等掺杂P阱区共同构成N⁺/P-well型感光二极管结构，其中的耗尽区为雪崩倍增的主要发生区；同时，重掺杂N区作为光电探测器的阴极接触区；

在中等掺杂P阱区内制备重掺杂P区作为P阱接触区，该P阱接触区作为光电探测器的阳极接触区；

雪崩区域的电场由重掺杂N区指向中等掺杂P阱区，使得耗尽区下方生成的电子更容易漂移进雪崩区，提高探测器的灵敏度；

深N阱一方面作为感光二极管的局部衬底，另一方面用来实现与其它电子器件的相互隔离；

氧化层区域，包括栅氧和场氧两部分；多晶硅栅，其为包围感光二极管的环形区域；

N⁺/P-well型感光二极管的耗尽层作为单光子探测的主要感光区域。

2.一种用于权利要求1所述的一种防止边缘击穿的环形栅单光子雪崩二极管的制备方法，其特征在于，所述制备方法包括以下步骤：

1)利用氧化、光刻、离子注入、退火标准CMOS工艺在P型轻掺杂硅衬底上形成轻掺杂的深N阱，以实现与其它电子器件的电学隔离，避免其相互影响；

2)在上述深N阱中心制备一个中等掺杂P阱区，然后在其上重新生成二氧化硅薄层；

3)在新生长的二氧化硅薄层上用化学气相淀积法淀积一层多晶硅，然后用干法刻蚀技术制备出多晶硅栅的图形，该多晶硅栅为环状，并包围中等掺杂P阱区；

4)在中等掺杂P阱区中心制备重掺杂N区，形成N⁺/P-well型光电二极管，所述重掺杂N区作为N⁺/P-well型光电二极管的阴极；

5)在中等掺杂P阱区边缘制备重掺杂的P阱接触区，所述P阱接触区作为N⁺/P-well型光电二极管的阳极；

6)制作接触孔；

7)利用光刻、刻蚀及金属化工艺制备其它高层互连金属，用于将SPAD的电信号引出至接触焊盘；

8)在芯片上表面顺序淀积氧化硅/氮化硅钝化层，防止芯片划伤和外界环境影响。

3.根据权利要求2所述的制备方法，其特征在于，所述制作接触孔的步骤具体为：

光刻出阴极、阳极和栅极的接触通孔，并淀积一层金属膜，之后光刻出电极图形；

其中，器件中央的重掺杂N区表面的光照窗口为金属开放区，以增加透光量。