JP7191868B2 - 単一光子アバランシェダイオードおよび単一光子アバランシェダイオードの動作方法 - Google Patents

単一光子アバランシェダイオードおよび単一光子アバランシェダイオードの動作方法 Download PDF

Info

Publication number
JP7191868B2
JP7191868B2 JP2019572082A JP2019572082A JP7191868B2 JP 7191868 B2 JP7191868 B2 JP 7191868B2 JP 2019572082 A JP2019572082 A JP 2019572082A JP 2019572082 A JP2019572082 A JP 2019572082A JP 7191868 B2 JP7191868 B2 JP 7191868B2
Authority
JP
Japan
Prior art keywords
region
spad
multiplication
type doped
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019572082A
Other languages
English (en)
Other versions
JP2020526028A (ja
Inventor
ニューベンホーベ ダニエル ファン
デル テンペル バルト ファン
マールテン クーイク
ゴビナス イェガンナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2020526028A publication Critical patent/JP2020526028A/ja
Application granted granted Critical
Publication of JP7191868B2 publication Critical patent/JP7191868B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/244—Detectors; Associated components or circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本開示は概して、単一光子アバランシェダイオード（ＳＰＡＤ）および単一光子アバランシェダイオードの動作方法に関する。特に、本開示は電流補助式単一光子アバランシェダイオード（ＣＡＳＰＡＤ）および電流補助式単一光子アバランシェダイオードの動作方法に関する。
ＳＰＡＤと呼ばれる単一光子アバランシェダイオードが一般的に知られている。通常、ＳＰＡＤは入射放射線を検出するためｐｎ接合を有し、いわゆるガイガーモードで動作される。つまり、ＳＰＡＤは通常アバランシェ電圧と呼ばれる単一光子アバランシェダイオードのブレークダウン電圧よりも大幅に高い電圧で動作される。
既知のＳＰＡＤにおいて、光子検出効率の向上は、暗計数率の向上、時間分解能の低下のうちの少なくとも１つと関連し得る。
したがって、一般的に、単一光子アバランシェダイオードの暗計数率および時間分解能に対する光子検出効率の向上の影響が少ないまたは影響が無い単一光子アバランシェダイオードおよび単一光子アバランシェダイオードの動作方法が求められている。
本開示の第１の態様によれば、
バルク領域を有する半導体基板と、
上記半導体基板の上記バルク領域において接合増倍領域を有する少なくとも１つの単一光子アバランシェダイオード（ＳＰＡＤ）と、
上記半導体基板の上記バルク領域から上記ＳＰＡＤの上記増倍接合領域へ光生成キャリアを伝送する電気輸送フィールドを生成するように構成された動作回路部とを含む
ＳＰＡＤ検出器が提供される。
本開示の第２の態様によれば、
ＳＰＡＤ検出器を動作させる方法であって、
上記ＳＰＡＤ検出器は
バルク領域を有する半導体基板と、
上記半導体基板の上記バルク領域において接合増倍領域を有する少なくとも１つのＳＰＡＤとを含み、
上記方法は
上記半導体基板の上記バルク領域から上記ＳＰＡＤの上記増倍接合領域へ光生成キャリアを伝送する電気輸送フィールドを生成することを含む
方法が提供される。
本開示の第３の態様によれば、
タイムオブフライト深度検出システムであって、
光源と
第１の態様に係る単一光子アバランシェダイオード（ＳＰＡＤ）検出器を有する
タイムオブフライト深度検出システムが提供される。
さらなる態様は、従属請求項、図面、および以下の説明に記載される。
以下に添付図面を参照しながら、実施形態について説明する。
アバランシェ光検知器の一般的な例を示す。 ガイガーモードでアバランシェ光検知器を動作する回路部を示す。 アバランシェモードでアバランシェ光検知器を動作する回路部を示す。 第１の実施形態に係るＳＰＡＤ検出器の概略断面図を示す。 第１の実施形態に係るＳＰＡＤ検出器の概略平面図を示す。 第１の実施形態に係るＳＰＡＤ検出器の動作方法のフローチャートを示す。 第２の実施形態に係るＳＰＡＤ検出器の概略断面図を示す。 第２の実施形態に係るＳＰＡＤ検出器の概略平面図を示す。 第３の実施形態に係るＳＰＡＤ検出器の概略断面図を示す。 第３の実施形態に係るＳＰＡＤ検出器の動作方法のフローチャートを示す。 第４の実施形態に係るＳＰＡＤ検出器の概略断面図を示す。 輸送印加領域とタップ領域が互いに近接しているＳＰＡＤ検出器の実施形態を示す。 図１１に示すＳＰＡＤ検出器の上面図を示す。 タップ領域が高ドーピングレベル領域と低ドーピングレベル領域を含む、図１１に示す実施形態の変形例を示す。 タップ領域が高ドーピングレベル領域と低ドーピングレベル領域を含む、図１１に示す実施形態の別の変形例を示す。 タイムオブフライト深度検出システムを示す。
図３から図１４を参照して実施形態についての詳細な説明を行う前に、一般的な説明を行う。
単一光子アバランシェダイオード（ＳＰＡＤ）検出器は、バルク領域を有する半導体基板を含む。この半導体基板は表面と、表面の反対側である裏面を有し得る。バルク領域はこの表面と裏面の間に位置する。この表面は、裏面と平行であり得る。
ＳＰＡＤ検出器はさらに、半導体基板のバルク領域、特に、半導体基板の表面において少なくとも１つのＳＰＡＤを含む。このＳＰＡＤは表面に埋め込まれ得る。また、このＳＰＡＤと半導体基板の表面とで共通の面を形成し得る。ＳＰＡＤは、光生成少数キャリアを検出するため、例えば光生成電子や光生成正孔等の光生成少数キャリアによってトリガされる増倍プロセスを行うように構成された接合増倍領域を有する。接合増倍領域は半導体基板のバルク領域、特に、半導体基板の表面に位置し得る。ＳＰＡＤの接合増倍領域はドープ領域であり得る。ドープ領域とは例えば、第１の導電型の高ドープ領域、ｎ型ドープ領域、またはｐ型ドープ領域であり得る。接合増倍領域は、例えばｎ型ウェルまたはｐ型ウェル等の第１の導電型のドープウェルを含み得る。また、接合増倍領域は、ドープウェルの裏面と接するように設けられた第１の導電型のディープドープウェルを含み得る。このドープウェルの裏面は、半導体基板の裏面に対向している。ディープドープウェルは、ドープウェルよりも高いドーピングを有し得る。
ＳＰＡＤ検出器はさらに、半導体基板のバルク領域からＳＰＡＤの増倍接合領域へ光生成キャリア、特に光生成少数キャリアを伝送する電気輸送フィールドを生成するように構成された動作回路部を含む。電気輸送フィールドは同時にバルク領域に多数キャリア電流を伝送し得る。
いくつかの実施形態では、電気輸送フィールドは平面内電界と垂直平面電界のうちの少なくとも１つであり得る。平面内電界は、半導体基板の表面に対して平行に方向づけられ得る。垂直平面電界は、半導体基板の表面に対して垂直に方向づけられ得る。
いくつかの実施形態では、ＳＰＡＤはさらに、ＳＰＡＤに電気読み出しフィールドを印加する読み出し領域を含み得る。ＳＰＡＤの読み出し領域は、半導体基板のバルク領域、特に、半導体基板の表面に位置し得る。ＳＰＡＤの読み出し領域は、例えば第２の導電型の高ドープ領域等のドープ領域であり得る。第２の導電型は第１の導電型とは異なる。第１の導電型がｎ型の場合、第２の導電型はｐ型であり得る。第１の導電型がｐ型の場合、第２の導電型はｎ型であり得る。
読み出し領域は、例えばｐ型ウェルまたはｎ型ウェル等の第２の導電型のドープウェルを含み得る。また、読み出し領域は、第１のドープウェルの裏面と接するように設けられた第２の導電型のディープドープウェルを含み得る。このドープウェルの裏面は、半導体基板の裏面に対向している。
ＳＰＡＤはさらに、電気輸送フィールド、特に平面内電気輸送フィールドを印加する平面内輸送フィールド印加領域を含み得る。平面内輸送フィールド印加領域は半導体基板のバルク領域、特に、半導体基板の表面に位置し得る。平面内輸送フィールド印加領域は、例えば第２の導電型の高ドープ領域等のドープ領域であり得る。これは読み出し領域の導電型と同一である。平面内輸送フィールド印加領域は、例えばｐ型ウェルまたはｎ型ウェル等の第２の導電型のドープウェルを含み得る。平面内輸送フィールド印加領域のドーピング濃度は、読み出し領域のドーピング濃度に相当し得る。
半導体基板はエピタキシャル半導体基板であり得る。半導体基板は、ケイ素、ゲルマニウム、ガリウム、その他の半導体材料のうちの少なくとも１つを含み得る。半導体基板は非ドープ半導体基板またはドープ半導体基板であってもよく、例えば第２の導電型の低濃度ドープ半導体基板であってもよい。ドープ半導体基板のドーピング濃度は、読み出し領域および平面内輸送フィールド印加領域のドーピング濃度よりも大幅に低くなっていてもよい。
ＳＰＡＤの接合増倍領域は、０．１μｍ２から１０μｍ２，好ましくは０．５μｍ２から５μｍ２の領域において半導体基板の表面に平行なエリアを有し得る。この半導体基板の表面に平行なエリアの面積は、好ましくは１μｍ２であり得る。上記のようなエリアに関する仕様はあくまで例示的なものである。従って、この増倍接合領域は従来のＳＰＡＤの増倍接合領域よりも小さくなる。
平面内電気輸送フィールド印加領域を生成するにあたり、動作回路部は輸送電圧を読み出し領域と平面内輸送フィールド印加領域の間に印加するように構成され得る。例えば、動作回路部は、ワイヤを介して読み出し領域と平面内輸送フィールド印加領域とそれぞれ接続し得る。
いくつかの実施形態では、ＳＰＡＤはさらにガード領域を含み得る。ガード領域はバルク領域、特に、半導体基板の表面に位置し得る。ガード領域は、増倍接合領域と、読み出し領域と平面内輸送フィールド印加領域のうちの少なくとも１つの間に位置し得る。ガード領域は、増倍接合領域と、読み出し領域と平面内輸送フィールド印加領域のうちの少なくとも１つと接し得る。ガード領域は、例えば第１の導電型の低濃度ドープ領域等のドープ領域であり得る。これは増倍接合領域の導電型と同一である。ガード領域のドーピング濃度は、増倍接合領域のドーピング濃度よりも低なっていてもよい。ガード領域は、衝突光子を検出することができる増倍接合領域の面積を減らし得る。
いくつかの実施形態では、接合増倍領域と読み出し領域のうちの１つは中空円筒状領域であってもよく、平面内輸送フィールド印加領域は円柱状領域である。例えば、円柱状領域は円形ディスク状または四角形ディスク状であり得る。
いくつかの実施形態では、読み出し領域、平面内輸送フィールド印加領域、接合増倍領域のうちの少なくとも１つは中空円筒状領域であり得る。例えば、中空円筒状領域とはリング状領域またはフレーム状領域であり得る。
例えば、接合増倍領域は円柱状領域であり得る。平面内輸送フィールド印加領域は中空円筒状領域であり得る。読み出し領域は中空円筒状領域であり得る。特に、円柱状の接合増倍領域は中空円筒状の平面内輸送フィールド印加領域に取り囲まれ、中空円筒状の平面内輸送フィールド印加領域は中空円筒状の読み出し領域に囲まれ得る。さらに、ガード領域は中空円筒状領域であってもよく、特に、ガード領域はガードリングであってもよい。中空円筒状のガード領域は円柱状の接合増倍領域を取り囲み得る。また中空円筒状のガード領域は中空円筒状の平面内輸送フィールド印加領域に取り囲まれ得る。
特に、接合増倍領域は、リング形状を有する中空円筒状のガード領域に接するように取り囲まれる円形ディスク状の領域であってもよい。中空円筒状のガード領域は、リング形状を有する平面内輸送フィールド印加領域に接するように取り囲まれ得る。リング形状を有する平面内輸送フィールド印加領域は、リング形状を有する読み出し領域に囲まれ得るが、平面内輸送フィールド印加領域は読み出し領域から離れた場所に位置する。平面内輸送フィールド印加領域と読み出し領域の距離は、半導体基板の表面と裏面の距離と同様であり得る。
一方、平面内輸送フィールド印加領域は円柱状領域であってもよく、接合増倍領域は中空円筒状領域であってもよく、読み出し領域は中空円筒状領域であってもよい。特に、円柱状の平面内輸送フィールド印加領域は中空円筒状の接合増倍領域に取り囲まれていてもよく、中空円筒状の接合増倍領域は中空円筒状の読み出し領域に取り囲まれていてもよい。さらに、ガード領域は中空円筒状領域であってもよい。中空円筒状のガード領域は円柱状の平面内輸送フィールド印加領を取り囲み得る。また中空円筒状のガード領域は中空円筒状増倍接合領域に取り囲まれ得る。
例えば、平面内輸送フィールド印加領域は、第１のガードリングに接するように取り囲まれる円形ディスク状領域であってもよい。第１のガードリングは、リング形状を有する増倍接合領域に接するように取り囲まれ得る。リング形状を有する増倍接合領域は、第２のガードリングに接するように取り囲まれ得る。第２のガードリングは、リング形状を有する読み出し領域に接するように取り囲まれ得る。
また、読み出し領域は円柱状領域であってもよく、接合増倍領域は中空円筒状領域であってもよく、平面内輸送フィールド印加領は中空円筒状領域であってもよい。特に、円柱状の読み出し領域は中空円筒状の接合増倍領域に取り囲まれていてもよい。中空円筒状の接合増倍領域は中空円筒状の平面内輸送フィールド印加領域に取り囲まれていてもよい。さらに、ガード領域は中空円筒状領域であってもよい。中空円筒状のガード領域は中空円筒状の増倍接合領域を取り囲み得る。また、中空円筒状のガード領域は円柱状の平面内輸送フィールド印加領域に取り囲まれ得る。
例えば、読み出し領域は、第１のガードリングに接するように取り囲まれ得る円形ディスク状領域であってもよい。第１のガードリングは、リング形状を有する増倍接合領域に接するように取り囲まれ得る。リング形状を有する増倍接合領域は、第２のガードリングに接するように取り囲まれていてもよい。第２のガードリングは、リング形状を有する平面内輸送フィールド印加領域に接するように取り囲まれ得る。
いくつかの実施形態では、半導体基板はさらに、電気輸送フィールド、特に垂直平面電気輸送フィールドを印加する垂直平面輸送フィールド印加領域を含み得る。垂直平面輸送フィールド印加領域は半導体基板のバルク領域、特に、半導体基板の裏面に位置し得る。垂直平面輸送フィールド印加領域は、例えば第２の導電型の高ドープ領域等のドープ領域であり得る。これは読み出し領域の導電型と同一である。垂直平面輸送フィールド印加領域は半導体基板の裏面に延在する層であってもよい。
垂直平面電気輸送フィールドを生成するにあたり、動作回路部は輸送電圧を読み出し領域と垂直平面輸送フィールド印加領域の間に印加するように構成され得る。例えば、動作回路部は、ワイヤを介して読み出し領域と垂直平面輸送フィールド印加領域とそれぞれ接続し得る。
このＳＰＡＤ検出器の半導体基板とＳＰＡＤは半導体デバイス製造プロセスによって製造され得る。半導体デバイス製造プロセスは、フォトリソグラフィ、ドライエッチングまたはウェットエッチング等のエッチング、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、分子線エピタキシー法（ＭＢＥ）、電気化学蒸着（ＥＣＤ）、または、例えば純粋な半導体材料で作られたウエハ等のウエハに対する他の処理プロセスのうちの少なくとも一つを含み得る。例えば、半導体デバイス製造プロセスは、プレーナー技術または標準ＣＭＯＳ集積回路製造プロセスであってもよい。ＳＰＡＤ検出器は、ＢＩＣＭＯＳ、バイポーラ、およびＳｉＧｅ－ＢＩＣＭＯＳ技術によって製造されてもよい。
いくつかの実施形態では、動作回路部は、光生成少数キャリアによってトリガされるアバランシェを発生させる電気読み出しフィールドを生成するように構成され得る。増倍接合領域がｐ型ドープ領域の場合、光生成少数キャリアは光生成電子であり得る。増倍接合領域がｎ型ドープ領域の場合、光生成少数キャリアは光生成正孔であり得る。電気読み出しフィールドを生成するにあたり、動作回路部は読み出し電圧を増倍接合領域と読み出し領域の間に印加するように構成され得る。例えば、動作回路部はワイヤを介して増倍接合領域と読み出し領域に接続され得る。増倍接合領域を読み出し電圧にバイアスする際には、増倍接合領域を電圧源に接続し、読み出し回路を接地接続する。また、読み出し領域を読み出し電圧にバイアスする際には、読み出し領域を電圧源に接続し、増倍接合領域を接地接続する。
動作回路部は、ＳＰＡＤのブレークダウン電圧よりも高い電圧まで読み出し電圧を上げるように構成され得る。ＳＰＡＤのブレークダウン電圧（アバランシェ電圧）とは、ＳＰＡＤの逆電流のジャンプに対応する電圧である。読み出し電圧をブレークダウン電圧よりも高い電圧まで上げることによって、光生成少数キャリアによってトリガされる増倍プロセスを行うことができる。
動作回路部は、ブレークダウン電圧よりも高い第１の読み出し電圧とブレークダウン電圧よりも低い第２の読み出し電圧との間で読み出し電圧を変動させるように構成され得る。読み出し電圧が高い場合、ＳＰＡＤは検出状態にある。検出状態では、ＳＰＡＤは衝突光子を検出する準備が整っている状態にある。読み出し電圧がブレークダウン電圧よりも低い場合、ＳＰＡＤは再生状態にある。再生状態では、多数キャリアが増倍領域から除去される。読み出し電圧を変動させるため、動作回路部はクエンチング回路部を有し得る。クエンチング回路部は、パッシブクエンチング回路部またはアクティブクエンチング回路部であり得る。クエンチング回路部は、逆電流のジャンプに起因する電圧降下を引き起こすためのＳＰＡＤと直列になるように配置される単一の抵抗を有し得る。
いくつかの実施形態では、電気輸送フィールドは一定であり得る。従って、輸送電圧も一定であり得る。つまり、光子検出後に読み出し電圧が減少しても、輸送電圧は維持される。例えば、輸送電圧は０．５Ｖから５Ｖの電圧であり得る。好ましくは、１Ｖから２Ｖの電圧であり得る。
動作回路部は、入射光子を検出するように構成されたパルス検出回路部をさらに含み得る。
いくつかの実施形態では、ＳＰＡＤ検出器はさらなるＳＰＡＤ（第２のＳＰＡＤ）を含み得る。動作回路部はＳＰＡＤ（第１のＳＰＡＤ）と第２のＳＰＡＤを交互に動作させるように構成される。つまり、第１のＳＰＡＤが検出状態にあるとき、第２のＳＰＡＤは再生状態にある。第１のＳＰＡＤが衝突光子を検出すると、第１のＳＰＡＤは再生状態になり、第２のＳＰＡＤは検出状態になる。
ＳＰＡＤ検出器は、高速かつ高感度の検出器であり得る。
または、ＳＰＡＤ検出器は「タイムオブフライト」（ＴＯＦ）方式の距離測定の用途で用いられてもよい。この場合、光源は１ＭＨｚから１ＧＨｚの範囲の周波数で変調される。この光が物体や場所を照射し、反射光の一部が焦点レンズを介してレンジファインダーカメラに入射する。各画素において入射光の位相を測定することによって、画素とその場所における共役（光反射）画素エリアとの距離を推定することができる。このようにして、物体の距離や形状を推定し、記録することができる。
いくつかの実施形態では、ＳＰＡＤ検出器はタイムオブフライト検出器、特に、フォトニックミキサであってもよい。フォトニックミキサは、入射振幅変調電磁放射線と電気信号をミックスし、電気光電流を出力するように構成され得る。
以下、本開示の実施例への理解を深めるために、基本的なｐｎ接合の原理について説明する。一般的にこの理念においては、（アバランシェレジーム検出を想定した場合には）アバランシェ増倍を引き起こすための接合のブレークダウンより下にバイアスをかけ、（ＳＰＡＤ動作を想定する場合は）ブレークダウンより上にバイアスをかける。
いくつかの実施形態では、ＳＰＡＤ検出器がガイガーモードで動作し、検出器が１つの光子が検出されたことに応じてダイレクトデジタルパルスをトリガすることを想定しているが、本明細書において説明する実施形態はこれに限定されない。例えば、いくつかの実施形態においては、ＳＰＡＤ検出器は（純粋な）アバランシェレジームまたはアバランシェモードにおいて動作される。
従来、シンプルなｐｎ接合を単に形成することによって、通常は外周においてアバランシェ増倍が発生するが、検出器の全域で発生するわけではないことが知られている。物理学において知られているように、荷電キャパシタの隅は電界が増加している場所であり、つまり、隅を含み得る外周においては高電界になっている。つまり、（印加される逆バイアスが低い場合に）アバランシェブレークダウンが早期に発生し、このエリア全体で増倍が起こる。
また、ｐｎ接合の片側または両側における低ドーピングレベルの接合は、高いブレークダウン電圧を有するため、ブレークダウンが発生しにくいことが知られている。
これらの問題を解決するために、いくつかの実施形態においては、外周において低ドープドーナツリング部を配置している。これにより、検出器の中心部よりも高いブレークダウン電圧を生成することができる（例えば、図３参照。詳細については後述する）。
いくつかの実施形態は、このようなＳＰＡＤ構造によって実現される。一般的に、このようなＳＰＡＤのトリガを行うことによって、光感知領域全体でブレークダウンが発生する。全領域において中レベルトラップが埋められるとその少しあとに電荷キャリアを放出する。これにより再びＳＰＡＤのトリガが行われる。しかしこの時には光子によってトリガされるわけではない。いくつかの実施形態において発生するこのような影響は、アフターパルシングと呼ばれる。いくつかの実施形態で用いられる解決法によると、ＳＰＡＤをトリガせずにトラップを空にして、ＳＰＡＤをしばらくの間ブレークダウンよりも下の電圧で維持する（この期間はクエンチ時間と呼ばれる）。この動作を行わない期間は、いくつかの用途においてＳＰＡＤの使用を制限している。また、逆バイアスされた領域はとても大きく、このため多量の暗電流を生成し得る。いくつかの例においては、生成されたキャリアがＳＰＡＤをトリガし、結果として誤検出が発生し得る。このような事象が発生する確率は暗計数率（ＤＣＲ）と呼ばれている。ＤＣＲとアフターパルシングの影響は、アバランシェが発生し得る領域の面積と比例し得る。つまり、ＳＰＡＤの面積が小さいとそれに比例してアフターパルシングとＤＣＲも小さくなると理解される。従って、いくつかの実施形態においては、このように面積が小さいＳＰＡＤを用いる。
従来のＳＰＡＤおよびアバランシェ検出器は主に近赤外（ＮＩＲ）において低い光検出率を有する。さらに、光生成少数キャリアの増倍エリアは従来の既知のＳＰＡＤの検出エリアと同じ大きさになっているため、結果として高い暗計数率と、大きく長いアフターパルシングと、長いクエンチ時間が必要となる。
したがって、本開示のいくつかの実施形態においては、（電気輸送フィールドの印加によって引き起こされる）多数電流誘導によって、光電子が中心のＳＰＡＤに誘導され、これによりトリガリングを引き起こすことが提案されている。この小型のＳＰＡＤはより広い領域から光電子を収集し、小規模のアクティブアバランシェ領域を組み合わせたＮＩＲ光検出を可能にする。
このように、いくつかの実施形態においては、大面積の光検出器を小型のアバランシェ検出器と組み合わせることにより、大面積の光検出器と小型のアバランシェ光検出器の両方の利点を生かすことができる。
しかし、例えば図３に示すような構成ではいわゆるガードリングに妨害されるので、電子はｐｎ接合に誘導され得るが、トリガリングを引き起こすことができる領域に優先的に誘導されるわけではないということが理解されている。
このため、いくつかの実施形態においては、ＳＰＡＤの構成が超小型「点状」アバランシェ検出器となるように簡略化される。これにより、光電子が誘導される場所と外周が近接し、アバランシェが発生する可能性がとても高くなる。
したがって、いくつかの実施形態においては、接合増倍領域とタップ領域が近接し、タップ領域がＳＰＡＤのカソードまたはアノードを形成する。したがって、体積が減少し、点状のＳＰＡＤ検出器を製造できる。
したがって、上述のような悪影響が発生する可能性のある領域は、いくつかの実施形態では最小減に抑えることができ、半導体（バルク領域）の表面に対して、または半導体（バルク領域）の表面に隣接して配置し得る。通常、半導体の表面には多くのトラップがあり、状況によっては常に最適にアフターパルシングやＤＣＲを減少することが出来るというわけではない。
上記の説明は、ＳＰＡＤに関して、いくつかの実施形態において以下のことを意味する。
・リークキャリアが生成される領域が小さいため、暗計数率が低くなる。
・ＳＰＡＤエリアが小さいため、アフターパルシングが小さくなる。
・超小型ｐｎ接合（例えば１ｆＦオーダー）のみを有するため、検出器のキャパシタンスが小さくなる。
・検出器の面積を大きくすることができる（電気輸送フィールドを印加することによって電流を誘導するため）。
・光生成電子を迅速に増倍領域に誘導することができるので、検出率が高くなる。
・ＮＩＲ効率が良い。（半導体の深部にある電子がアバランシェ位置に誘導される。上記のように、ここでは、光電子を高速かつ効率的にアバランシェ領域に誘導するのと同じ目的を有する、底部からの電気輸送フィールドの印加が可能である。）
一般的に、上記の説明は、アバランシェ検出器に関しては、いくつかの実施形態において以下のことを意味する。
・リークキャリアが生成される領域が小さいため、低暗電流となる。
・超小型ｐｎ接合（１ｆＦオーダー）のみを有するため、検出器のキャパシタンスが小さくなる。
・検出器の面積を大きくすることが出来る（本明細書に記載のように、電気輸送フィールドを印加することによって電流を誘導するため）。
・光生成電子を迅速に増倍領域に誘導することによって、ほとんどの光生成電子を増倍することができる。
・ＮＩＲ効率が良い。
いくつかの実施形態においては、タップ領域はｎ型ドープ領域またはｐ型ドープ領域であり、タップ領域はそれぞれｎ型ウェルまたはｐ型ウェルを含み得る。
表面状態を避けるために、タップ領域に近接して設けられる増倍領域がバルク領域の表面よりも下に位置し得るようにタップ領域はある程度の深さを有し得る。このため、表面状態は、生成されるキャリアが（アバランシェレジームにおいて）あまり増倍せず、（ＳＰＡＤレジームにおいて）ブレークダウンをトリガしないように、最高電界内に存在しない可能性がある。
ｎ型ウェルまたはｐ型ウェルは、イオン注入により生成され得るレトログレードドーピングを有し得る。ｎ型ウェルまたはｐ型ウェルは低ドープエリアと高ドープエリアを有し得る。低ドープエリアは高ドープエリアよりもバルク領域の表面に近接し得る。そのため、低ドープエリアは高ドーブエリアの上に配置され得る。
いくつかの実施形態において、高ドープエリアは、例えばイオン注入によってバルク領域に埋め込まれている。
いくつかの実施形態において、ＳＰＡＤ検出器は電気輸送フィールドを印加する輸送印加領域をさらに含み、輸送フィールド印加領域はＳＰＡＤ検出器のアノードまたはカソードとしても機能する。輸送（フィールド）印加領域は、タップ領域を囲むｐ型（またはｎ型）ドープリング構造等として配置さ得る。増倍接合領域は、輸送印加領域とタップ領域との間の領域に少なくとも部分的に配置される。また、増倍接合領域は、輸送印加領域および／またはタップ領域内に（部分的に）延在してもよい。そのため、輸送印加領域は少なくとも部分的に増倍接合領域と重複し得る。
ＳＰＡＤ構造が超小型となるように、輸送印加領域と増倍接合領域は互いに近接し得る。
本明細書で記載するように、本開示はさらにＳＰＡＤ検出器の動作方法に関する。ＳＰＡＤ検出器は、バルク領域を有する半導体基板を含み、半導体基板のバルク領域において接合増倍領域を有する少なくとも１つのＳＰＡＤを含む。ＳＰＡＤ検出器の動作方法は、半導体基板のバルク領域からＳＰＡＤの増倍接合領域へ光生成キャリア、特に光生成少数キャリアを伝送する電気輸送フィールドを生成することを含む。
ＳＰＡＤ検出器、特にＳＰＡＤと半導体基板は、上記のＳＰＡＤ検出器に関する詳細な説明にしたがって構成され得る。
いくつかの実施形態では、電気輸送フィールドは平面内電界と垂直平面電界のうちの少なくとも１つであり得る。平面内電界は、半導体基板の表面に対して平行に方向づけられ得る。垂直平面電界は、半導体基板の表面に対して垂直に方向づけられ得る。
動作方法に関するいくつかの実施形態では、光生成少数キャリアによってトリガされるアバランシェを発生させる電気読み出し領域が生成され得る。例えば、読み出し電圧が増倍接合領域と読み出し領域の間に印加され得る。特に、増倍接合領域がｎ型ドープ領域の場合は、増倍接合領域が読み出し電圧にバイアスされ得る。増倍接合領域がｐ型ドープ領域の場合は、読み出し領域が読み出し電圧にバイアスされ得る。
読み出し電圧は、ＳＰＡＤのブレークダウン電圧よりも高い電圧まで上げられ得る。読み出し電圧をブレークダウン電圧よりも高い電圧まで上げることによって、光生成少数キャリアによってトリガされる増倍プロセスを行うことができる。
例えば、ブレークダウン電圧よりも高い第１の読み出し電圧とブレークダウン電圧よりも低い第２の読み出し電圧との間で読み出し電圧が変動し得る。読み出し電圧が高い場合、ＳＰＡＤは検出状態にあり、読み出し電圧がブレークダウン電圧よりも低い場合、ＳＰＡＤは再生状態にある。例えば、パッシブまたはアクティブクエンチングプロセスが行われ得る。
いくつかの実施形態では、電気輸送フィールドは一定であり得る。したがって、輸送電圧も一定であり得る。つまり、光子検出後に読み出し電圧が減少しても、輸送電圧は維持される。例えば、輸送電圧は０．５Ｖから５Ｖであり得る。好ましくは、１Ｖから２Ｖであり得る。
いくつかの実施形態では、ＳＰＡＤ検出器はさらなるＳＰＡＤ（第２のＳＰＡＤ）を含み得る。この場合、ＳＰＡＤ（第１のＳＰＡＤ）と第２のＳＰＡＤは交互に動作され得る。つまり、第１のＳＰＡＤが検出状態で動作するとき、第２のＳＰＡＤは再生状態で動作する。第１のＳＰＡＤが衝突光子を検出すると、第１のＳＰＡＤは再生状態になり、第２のＳＰＡＤは検出状態になる。
この方法は、高速かつ高感度の検出器を動作するのに用いられ得る。
いくつかの実施形態では、この方法はタイムオブフライト検出器、特に、フォトニックミキサを動作させるのに用いられ得る。フォトニックミキサは、入射振幅変調電磁放射線と電気信号をミックスし、電気光電流を出力するように動作され得る。
本明細書に記載の方法は、いくつかの実施形態では、コンピュータおよび／またはプロセッサが、コンピュータおよび／またはプロセッサ上においてその方法を実行するためのコンピュータプログラムとして実装される。いくつかの実施形態では、上述したようなプロセッサのようなプロセッサによって本明細書に記載の方法を実行させるコンピュータプログラム製品を内部に格納する、非一過性のコンピュータ読み取り可能な記録媒体も提供される。
要するに、本開示は、電子や正孔等の光生成キャリアを、例えばシリコンバルクといったバルク領域からアバランシェ接合（増倍接合領域）へ伝送させるための追加電界の追加と、ＳＰＡＤ時間応答、特に、ＳＰＡＤの時間応答の半値全幅（ＦＷＨＭ）に対する照明波長の影響の低下を提案している。また、裏面照射（ＢＳＩ）構造においてＳＰＡＤデバイスを使用すると、アバランシェ接合が多くのキャリアが生成される裏面から遠くに位置することになる。このように、ＢＳＩ技術におけるＳＰＡＤデバイスの時間分解能は、拡散成分により支配される。電界の印加によって誘発されるドリフト電界の追加により、時間応答から拡散成分を切り離すことができる。
さらに、電界は、アバランシェ増倍プロセスによって生成された過剰キャリアからＳＰＡＤ検出器および増倍接合領域を除去するのに役立つ。ＳＰＡＤがトリガされた後アバランシェが収束するのに必要な時間はＳＰＡＤの無駄時間と呼ばれ、ＳＰＡＤシステム設計における重要なパラメータである。印加された電界によって無駄時間を減らすことが本ＳＰＡＤ検出器の特徴の１つである。ＳＰＡＤの回復中に他の入力キャリアを排出する追加のドレイン要素を実装することによって、アフタートリガリングを防止ことができる。このドレイン要素が第２のＳＰＡＤであって、無駄時間をすべて防止する。
さらに本開示は、アバランシェモードで動作する接合エリアを制限すること、つまり、従来のＳＰＡＤと比べてＳＰＡＤの増倍接合領域の面積を制限することを提案している。光学エリアに比べてアバランシェ接合の相対面積を減らすことによって、ウエハの不純物や転位等による過剰な暗電流率（ＤＣＲ）のリスクを減らし得る。
したがって、本開示は、特にＢＳＩを採用した場合の光子検出効率を向上し、ヒストグラムにおける拡散テイルがドリフトテイルに置き換えられる際にタイムジッタを向上し、通常は不安定な接合エリアを小さくし得る。
再び図１を参照すると、図１には通常当業者に周知のアバランシェ光検出器４００が示されている。以下のさらなる説明において明らかにされるように、アバランシェ光検出器４００はいくつかの実施形態で使用され得る。
光検出器４００は、表面４０２と裏面４０３を有するバルク領域４０１を有する。このバルク領域４０１は、層厚さがｄである低ｐ型ドープバルク領域エピタキシャル半導体からなる。
ＳＰＡＤはｎ型ドープ増倍接合領域からなり、このｎ型ドープ増倍接合領域はｎ型ドープウェル４０４とｎ型ドープディープウェル４０５を含む。ｎ型ドープウェル４０４とｎ型ドープディープウェル４０５は円板状の形状を有する。ｎ型ドープウェル４０４の表面はバルク領域４０１の表面４０２と同一平面上にあり、ｎ型ドープウェル４０４の裏面はｎ型ドープディープウェル４０５と接している。ｎ型ウェル４０４とディープｎ型ウェル４０５はアバランシェ光検出器４００のカソードを形成する。
ｎ型ウェル４０４とディープｎ型ウェル４０５によって形成される増倍接合領域は低ｎ型ドープリング４０６によって囲まれている。この低ｎ型ドープリング４０６はガードリングの機能を有する。
ｎ型ドープリング４０６の近傍において、ある程度の距離をおいてｐ型ドープ読み出しリング４０７が配置される。ｐ型ドープ読み出しリング４０７は裏面コンタクト４０８と共に接地される。
上記のように、ｎ型ウェル４０４とディープｎ型ウェル４０５を有する増倍接合領域はアバランシェ光検出器４００のカソードを形成し、接続部４０９を介して回路部４１０に接続される。後述するように、回路部４１０はアバランシェ光検出器に動作電流／電圧を印加し、これによってアバランシェ増倍空乏ゾーン４１１が生成される。
光生成電子４１２はアバランシェ増倍空乏ゾーン４１１においてアバランシェ増倍を引き起こす。アバランシェ増倍空乏ゾーン４１１はディープｎ型ウェル４０５と低ｐ型ドープバルク領域エピタキシャル半導体４０１によって共有される。
図２ａと図２ｂはそれぞれ２種類の回路部４１０および４１０'を示す。一般的に、回路部４１０および４１０'は電線４０９を介してカソードに接続されることができる。いくつかの実施形態においては、回路部４０１はいわゆるガイガーモードの動作のために用いられ、回路部４１０'はアバランシェ光検出器のアバランシェ動作モードのために用いられる。
図２ａの回路部４１０の場合、アバランシェ光検出器は電子正孔対を生成する単一の光子を検出するために用いることができる。電子正孔対の電子または正孔は、図１に例示するように、アバランシェ増倍空乏ゾーン４１１における自己再生衝突電離によるブレークダウン現象のトリガとなる。
上記に記載したように、これはアバランシェ光検出器の動作のガイガーモードと呼ばれる。したがって、いくつかの実施形態においては、カソードワイヤ４０９はアバランシェ光検出器のブレークダウン電圧を超えてバイアスされる。回路部４１０はこのバイアス電流Ｖｂｅを管理する。いくつかの実施形態においては、通常、５００ｍＶから、ブレークダウン電圧を超える数ボルトまでの過剰電圧が印加される。これは例えば、クエンチング回路部４３０の直列抵抗４３１によって行われることができる。これにより、ブレークダウン後にアバランシェ光検出器で電圧が降下し、続いてブレークダウン以下の有効バイアスが発生する。その結果、自己再生ブレークダウンのクエンチが行われる。このクエンチングは、当業者に一般的に周知なように、複雑なアナログ／デジタル回路を用いて行われることもできる。さらに、ブレークダウン現象を検出し、さらなるデータ処理のためのデジタル信号を生成するためのパルス検出回路部４３２が設置される。
図２ｂの回路部４１０'の場合、アバランシェ光検出器は電子正孔対を生成する複数の光子を検出するために用いることができる。電子または正孔は、図１に例示するように、アバランシェ増倍空乏ゾーン４１１における衝突電離による制限要因によって増倍される。
いくつかの実施形態において、制限要因とはアバランシェゲインであり、その大きさはアバランシェ光検出器のブレークダウン電圧に対して電圧Ｖｇｅ'でカソードワイヤ４０９がバイアスされる程度に依存し得る。例えば抵抗４３１'を含むバイアス回路部４３０'は、このバイアス電圧を管理し、通常、いくつかの実施形態においては、３から３０のアバランシェゲインの間の増倍率を生成するために、ブレークダウンよりも低い２００ｍＶから１Ｖの電圧が印加される。また、例えば、さらなるアナログ信号処理のための低ノイズトランスインピーダンス増幅器を介してアバランシェ光検出電流を電圧に変換することによってアバランシェ光検出電流をさらに処理するためのトランスインピーダンス回路部４３２'が設けられる。
図３および図４はそれぞれ、ＳＰＡＤ検出器の第１の実施形態の断面図と平面図である。ＳＰＡＤ検出器は、半導体基板１と、ＳＰＡＤ２と、動作回路３を有する。
半導体基板１は、表面１００と、表面１００の反対側である裏面１０１を有するバルク領域１０を含む。バルク領域１０は、厚さｄの非ドープエピタキシャル半導体層である。半導体基板１はさらに、垂直平面輸送フィールド印加領域として垂直平面輸送フィールド印加層１１を含む。垂直平面輸送フィールド印加層１１はバルク領域１０の裏面１０１に沿って延在する。垂直平面輸送フィールド印加層１１はｐ型ドープ層である。
ＳＰＡＤ２は増倍接合領域としてｎ型ドープ増倍接合領域２０を有する。ｎ型ドープ増倍接合領域２０はｎ型ドープウェル２００とｎ型ドープディープウェル２０１を含む。ｎ型ドープウェル２００とｎ型ドープディープウェル２０１は円板状の形状を有する。ｎ型ドープウェル２００の表面はバルク領域１０の表面１００と同一平面上にあり、ｎ型ドープウェル２００の裏面はｎ型ドープディープウェル２０１と接している。
ＳＰＡＤ２はｎ型ドープガードリング２１を有する。ｎ型ドープガードリング２１のドーピング濃度はｎ型ドープ増倍接合領域２０のドーピング濃度よりも低い。リング状のｎ型ドープガードリング２１はｎ型ドープ増倍接合領域２０を取り囲み、ｎ型ドープ増倍領域２０と接する。ｎ型ドープドープガードリング２１の表面はバルク領域１０の表面１００と同一平面上にある。バルク領域１０の表面１００と垂直なガードリング２１の深さはｎ型ドープ増倍接合領域２０の深さより少し深くなっている。
ＳＰＡＤ２はさらに平面内輸送フィールド印加領域としてｐ型ドープ平面内輸送フィールド印加リング２２を有する。リング状のｐ型ドープウェルとして形成されたｐ型ドープ平面内輸送フィールド印加リング２２はｎ型ドープガードリング２１を取り囲み、ｎ型ドープガードリング２１と接する。ｐ型ドープ平面内輸送フィールド印加リング２２の表面はバルク領域１０の表面１００と同一平面上にある。バルク領域１０の表面１００と垂直な平面内輸送フィールド印加リング２２の深さはｎ型ドープ増倍接合領域２０の深さおよびｎ型ドープガードリング２１の深さより浅くなっている。平面内輸送フィールド印加リング２２のドーピング濃度は、垂直平面輸送フィールド印加層１１のドーピング濃度と略同一である。
ＳＰＡＤ２はさらに読み出し領域としてｐ型ドープ読み出しリング２３を有する。リング状のｐ型ドープウェルとして形成されたｐ型ドープ読み出しリング２３は距離ｌだけ離れてｐ型平面内輸送フィールド印加リング２２を取り囲む。距離ｌは、バルク領域１０の厚さｄより小さい。ｐ型ドープ読み出しリング２３の表面はバルク領域１０の表面１００と同一平面上にある。バルク領域１０の表面１００と垂直なｐ型ドープ読み出しリング２３の深さはｐ型ドープ平面内輸送フィールド印加リング２２の深さと同一である。
動作回路部３はパッシブクエンチング回路部３０とパルス検出回路部３１を含む。パッシブクエンチング回路部３０は抵抗３００と読み出し電圧源３０１を有する。動作回路部３はさらに輸送電圧源３２も含む。
ＳＰＡＤ２と垂直平面輸送フィールド印加層１１はワイヤを介して動作回路部３に接続される。第１の実施形態において、ｎ型ドープ増倍接合領域２０は逆バイアスＶｂｅを印加するために抵抗３００を介して読み出し源３０１に接続され、ｐ型ドープ読み出しリング２３は接地ｇｎｄに接続される。これにより、衝突光子４によって生成された電子正孔対の光生成電子の増倍が可能になり、パルス検出回路部３１は増倍プロセスで発生した電圧パルス検出することができる。
また、平面内輸送フィールド印加リング２２は、一定の輸送電圧ｄＶを印加するために輸送電圧源３２に接続される。これにより、平面内電気輸送フィールドが生成され、平面内正孔電流５０を増倍接合領域２０から読み出し領域２３に伝送することができる。一方、光生成電子は平面内電気輸送フィールドによって増倍接合領域２０に向かって伝送される。
また、垂直平面輸送フィールド印加層１１も接地ｇｎｄに接続される。これにより、垂直平面電気輸送フィールドが生成され、垂直平面正孔電流５１を増倍接合領域２０から垂直平面輸送フィールド印加層１１に伝送することができる。一方、光生成電子は垂直平面電気輸送フィールドによって増倍接合領域２０に向かって伝送される。
図５は第１の実施形態に係るＳＰＡＤ検出器の動作方法６のフローチャートを示す。
ステップ６０において、電気読み出しフィールドがＳＰＡＤに印加される。第１の実施形態に係るＳＰＡＤ検出器の場合、ＳＰＡＤのブレークダウン電圧よりも高い逆バイアスＶｂｅがｎ型ドープ増倍領域に印加され、読み出しリングが接地される。光生成電子が増倍接合領域に到達すると、電気読み出しフィールドは光生成電子によってトリガされるアバランシェ処理を行うことができるようになる。
ステップ６１において、電気輸送フィールドがＳＰＡＤと半導体基板に印加される。第１の実施形態に係るＳＰＡＤ検出器の場合、輸送電圧ｄＶが平面内輸送フィールド印加リングに印加され、読み出しリングと垂直平面輸送フィールド印加層が接地される。光生成電子が生成されると、電気輸送フィールドは光生成電子を増倍接合領域に向かってシフトさせる。
ステップ６２において、光生成電子によってトリガされたアバランシェ処理によって生成された電流パルスがパルス検出回路部によって検出される。
ステップ６３において、アバランシェ処理のクエンチが行われる。第１の実施形態に係るＳＰＡＤ検出器の場合、逆バイアスがブレークダウン電圧よりも低くなるように減少する。そして、ＳＰＡＤが再生され、さらなる衝突光子が検出できるようになるまでブレークダウン電圧よりも低い状態で維持される。第１の実施形態においては、パッシブクエンチングが行われる。このパッシブクエンチングにおいては、アバランシェ処理によって引き起こされた電流パルスに応じた抵抗における電圧降下に応じて逆バイアスが減少する。クエンチング中に、増倍を停止するために電気読み出しフィールドが減少させられ、電気輸送フィールドは増倍接合領域からバルク領域に正孔の形で多数キャリアを伝送する。
ＳＰＡＤの再生後、処理はステップ６０に戻る。つまり、逆バイアスがブレークダウン電圧よりも上になるように増加する。
図６および図７はそれぞれ、ＳＰＡＤ検出器の第２の実施形態の断面図と平面図を示す。ＳＰＡＤ検出器は、半導体基板１と、ＳＰＡＤ２'と、動作回路部３を有する。
半導体基板１と動作回路部３は上述の第１の実施形態と同様に形成される。
続いて、ＳＰＡＤ２'の構成について説明する。
ＳＰＡＤ２'は増倍接合領域としてｎ型ドープ増倍接合リング２０'を有する。ｎ型ドープ増倍接合リング２０'はリング状のｐ型ドープウェルとして形成される。
ＳＰＡＤ２'はｎ型ドープガードリング２１'をさらに有する。ｎ型ドープガードリング２１'のドーピング濃度はｎ型ドープ増倍接合リング２０'のドーピング濃度よりも低い。リング状のｎ型ドープガードリング２１'はｎ型ドープ増倍接合リング２０'によって取り囲まれ、ｎ型ドープ増倍接合リング２０'と接する。バルク領域１０の表面１００と垂直なｎ型ドープガードリング２１の深さはｎ型ドープ増倍接合リング２０'の深さより少し深くなっている。
ＳＰＡＤ２'はさらに平面内輸送フィールド印加領域としてｐ型ドープ平面内輸送フィールド印加領域２２'を有する。ｐ型ドープ平面内輸送フィールド印加領域２２'は円板状のｐ型ドープウェルとして形成される。バルク領域１０の表面１００と垂直な平面内輸送フィールド印加領域２２'の深さはｎ型ドープ増倍接合リング２０'の深さおよびｎ型ドープガードリング２１'の深さより深くなっている。平面内輸送フィールド印加領域２２'のドーピング濃度は、垂直平面輸送フィールド印加層１１のドーピング濃度と略同一である。
ＳＰＡＤ２'はさらなるｎ型ドープガードリング２４を有する。さらなるｎ型ドープガードリング２４のドーピング濃度はｎ型ドープガードリング２１'のドーピング濃度と略同一である。リング状のｎ型ドープガードリング２４はｎ型ドープ増倍リング２０'を取り囲み、ｎ型ドープ増倍リング２０'と接する。バルク領域１０の表面１００と垂直なさらなるｎ型ドープガードリング２４の深さはｐ型ドープ平面内輸送フィールド印加領域２２'の深さよりも深くなっている。
ＳＰＡＤ２'はさらに読み出し領域としてｐ型ドープ読み出し領域２３'を有する。ｐ型ドープ読み出し領域２３'は円形の開口部を有するｐ型ドープウェルである。このｐ型ドープウェルはさらなるｎ型ドープガードリング２４を取り囲み、さらなるｎ型ドープガードリング２４と接する。バルク領域１０の表面１００と垂直なｐ型ドープ読み出し領域２３'の深さはｎ型ドープ増倍接合リング２０'の深さと同様である。
ｎ型ドープ増倍接合リング２０'、ｎ型ドープガードリング２１'、ｐ型ドープ平面内輸送フィールド印加領域２２'、さらなるｎ型ドープガードリング２４、そしてｐ型ドープ読み出し領域２３'の表面はバルク領域１０の表面１００と同一平面上にある。
ＳＰＡＤ２'と垂直平面輸送フィールド印加層１１は、第１の実施形態に係るＳＰＡＤ２と同様にアナログな方法によって動作回路部３と接続される。第２の実施形態に係るＳＰＡＤ検出器の動作方法は、図５を参照して説明した方法と同様に行われる。
図８はＳＰＡＤ検出器の第３の実施形態の断面図を示す。このＳＰＡＤ検出器は第１のＳＰＡＤ２'と第２のＳＰＡＤ７を含み、第１のＳＰＡＤ２'と第２のＳＰＡＤ７は両方、第２の実施形態に係るＳＰＡＤ２'と同じ構成を有する。読み出し領域２３'は、第１のＳＰＡＤ２'の読み出し領域と第２のＳＰＡＤ７の読み出し領域の両方を形成する。この場合、動作回路部は第１のＳＰＡＤ２'と第２のＳＰＡＤ７を交互に動作させるように構成される。つまり、第２のＳＰＡＤ７がオフ状態で回復されると、第１のＳＰＡＤ２'が回復している間にドリフト電界を変化させることにより第２のＳＰＡＤ７に切り替える。
図９は第３の実施形態に係るＳＰＡＤ検出器の動作方法６'のフローチャートを示す。
ステップ６０'において、第１の電気読み出しフィールドが第１のＳＰＡＤに印加され、第２の電気読み出しフィールドが第２のＳＰＡＤに印加される。第１の電気読み出しフィールドは第２の電気読み出しフィールドよりも強くなっている。したがって、ブレークダウン電圧よりも高い逆バイアスが第１のＳＰＡＤのｎ型ドープ増倍領域に印加され、ブレークダウン電圧よりも低い逆バイアスが第２のＳＰＡＤのｎ型ドープ増倍領域に印加され、第１のＳＰＡＤと第２のＳＰＡＤに共通の読み出し領域が接地される。光生成電子が第１のＳＰＡＤの増倍接合領域に到達すると、電気読み出しフィールドは第１のＳＰＡＤにおいて光生成電子によってトリガされるアバランシェ処理を行うことができるようになる。
ステップ６１'において、電気輸送フィールドが第１のＳＰＡＤと垂直平面輸送フィールド印加層に印加される。第３の実施形態に係るＳＰＡＤ検出器の場合、輸送電圧が第１のＳＰＡＤの平面内輸送フィールド印加リングに印加され、第１のＳＰＡＤの読み出しリングと垂直平面輸送フィールド印加層が接地される。
ステップ６２'において、光生成電子によってトリガされたアバランシェ処理によって生成された第１のＳＰＡＤの電流パルスがパルス検出回路部によって検出される。
ステップ６３'において上記アバランシェ処理のクエンチが行われ、高電気読み出しフィールドが第２のＳＰＡＤに印加される。第３の実施形態に係るＳＰＡＤ検出器の場合、第１のＳＰＡＤに印加された逆バイアスがブレークダウン電圧よりも低くなるように減少する。そして、ＳＰＡＤが再生され、さらに衝突光子が検出できるようになるまでブレークダウン電圧よりも低い状態で維持される。同時に、第２のＳＰＡＤに印加された逆バイアスはブレークダウン電圧よりも高くなる。
ステップ６４において、電気輸送フィールドが第２のＳＰＡＤと半導体基板に印加される。第３の実施形態に係るＳＰＡＤ検出器の場合、第１のＳＰＡＤの平面内輸送フィールド印加リングへ印加された輸送電圧が停止され、輸送電圧が第２のＳＰＡＤの平面内輸送フィールド印加リングに印加され、第２のＳＰＡＤの読み出しリングと垂直平面輸送フィールド印加層が接地される。
ステップ６５において、光生成電子によってトリガされたアバランシェ処理によって生成された第２のＳＰＡＤの電流パルスがパルス検出回路部によって検出される。そして、処理はステップ５０および５１に戻る。
第３の実施形態に係るＳＰＡＤ検出器は、１つのＳＰＡＤが再生状態にある間でも入射放射線を検出可能である。
図１０はＳＰＡＤ検出器の第４の実施形態の断面図を示す。ＳＰＡＤ検出器は、半導体基板１と、ＳＰＡＤ２''と、動作回路部３'を有する。
詳述すると、半導体基板１'は、表面１００'と、表面１００'の反対側である裏面１０１'を有するバルク領域１０'を含む。バルク領域１０'は非ドープエピタキシャル半導体層である。半導体基板１'はさらに、垂直平面輸送フィールド印加領域として垂直平面輸送フィールド印加層１１'を含む。垂直平面輸送フィールド印加層１１'はバルク領域１０'の裏面１０１'に沿って延在する。垂直平面輸送フィールド印加層１１'はｎ型ドープ層である。
ＳＰＡＤ２''はリング状ｐ型ドープウェルとして形成された増倍接合領域としてｐ型ドープ増倍接合リング２０''を有する。
ＳＰＡＤ２''はさらにｐ型ドープガードリング２１''を有する。ｐ型ドープガードリング２１''のドーピング濃度はｐ型ドープ増倍接合領域２０''のドーピング濃度よりも低い。リング状のｐ型ドープガードリング２１''はｐ型ドープ増倍接合領域２０''を取り囲み、ｐ型ドープ増倍接合領域２０''と接する。バルク領域１０'の表面１００'と垂直なｐ型ドープガードリング２１''の深さはｐ型ドープ増倍接合領域２０''の深さより少し深くなっている。
ＳＰＡＤ２''はさらに平面内輸送フィールド印加領域として平面内輸送フィールド印加領域２２''を有する。ｎ型ドープ平面内輸送フィールド印加領域２２''は円形の開口部を有するｎ型ドープウェルである。このｎ型ドープウェルはｐ型ドープガードリング２１''を取り囲み、ｐ型ドープガードリング２１''と接する。バルク領域１０'の表面１００'と垂直なｎ型ドープ平面内輸送フィールド印加領域２２''の深さはｐ型ドープ増倍接合リング２０''およびｐ型ドープガードリング２１''の深さより少し深くなっている。
ＳＰＡＤ２''はさらなるｐ型ドープガードリング２４'を有する。さらなるｐ型ドープガードリング２４'のドーピング濃度はｐ型ドープガードリング２１''のドーピング濃度と略同一である。リング状のｐ型ドープガードリング２４'はｐ型ドープ増倍接合リング２０''によって取り囲まれ、ｐ型ドープ増倍接合リング２０''と接する。バルク領域１０'の表面１００'と垂直なさらなるｐ型ドープガードリング２４'の深さはｐ型ドープガードリング２１''の深さと同様である。
ＳＰＡＤ２''はさらに読み出し領域としてｎ型ドープ読み出し領域２３''を有する。ｎ型ドープ読み出し領域２３''は円板状のｎ型ドープウェルとして形成される。バルク領域１０'の表面１００'と垂直なｎ型ドープ読み出し領域２３''の深さはｐ型ドープ増倍接合リング２０''の深さ、ガードリング２１''の深さ、および平面内輸送フィールド印加領域２２''の深さより深くなっている。ｎ型ドープ読み出し領域２３''のドーピング濃度は、平面内輸送フィールド印加リング２２''のドーピング濃度と略同一である。
ＳＰＡＤ２''はさらにｎ型ドープ平面内輸送フィールド印加領域２２''内にリング状画素ｐ型ウェル２５を有する。このリング状画素ｐ型ウェル２５は接地されている。リング状画素ｐ型ウェル２５はトランジスタや他の回路部部品のために用いられる。
ｐ型ドープ増倍接合リング２０''、ｐ型ドープガードリング２１''、ｎ型ドープ平面内輸送フィールド印加領域２２''、さらなるｐ型ドープガードリング２４'、ｎ型ドープ読み出し領域２３''、そして画素ｐ型ウェル２５の表面はバルク領域１０'の表面１００'と同一平面上にある。
動作回路部３'はパッシブクエンチング回路部３０'とパルス検出回路部３１'を含む。パッシブクエンチング回路部３０'は抵抗３００'を有する。動作回路部３'はさらに輸送電圧源３２'と読み出し電圧源３３を有する。
ＳＰＡＤ２''と垂直平面輸送フィールド印加層１１'はワイヤを介して動作回路部３'に接続される。第４の実施形態において、ｐ型ドープ増倍接合リング２０''は抵抗３００'を介して接地ｇｎｄに接続され、ｎ型ドープ読み出し領域２２''は逆バイアス Ｖｂｅを印加するために読み出し電圧源３３に接続される。これにより、衝突光子４によって生成された電子正孔対の光生成正孔の増倍が可能になり、パルス検出回路部３１'は増倍プロセスで発生したパルスを検出することができる。
また、平面内輸送フィールド印加領域２２''は、逆バイアスＶｂｅと輸送電圧ｄＶの和を電圧としてを印加するために輸送電圧源３２'に接続される。輸送電圧ｄＶは一定である。したがって、平面内電気輸送フィールドが生成され、これにより平面内電子流を増倍接合領域２０''からバルク領域１０'に伝送することができる。一方、光生成正孔は平面内電気輸送フィールドによって増倍接合領域２０''に向かって伝送される。
また、垂直平面輸送フィールド印加層１１''も、逆バイアスＶｂｅと輸送電圧ｄＶの和を電圧としてを印加するために輸送電圧源３２'に接続される。この輸送電圧は一定である。したがって、垂直平面電気輸送フィールドが生成され、これにより垂直平面電子流を増倍接合領域２０''から垂直平面輸送フィールド印加層１１'に伝送することができる。一方、光生成正孔は垂直平面電気輸送フィールドによって増倍接合領域２０''に向かって経路５２に沿って伝送される。
図１１は表面１００と裏面１０１を有するアバランシェ光検出器（ＳＰＡＤ）５００の他の実施形態を示す。前述の実施形態と同じ参照符号は、光検出器５００でも同じ構成要素を示す（例えば図３のバルク領域１０、輸送フィールド印加層１１、読み出し領域としてのｐ型ドープ読み出しリング２３、輸送電圧ｄＶを印加するための輸送電圧源３２、平面内正孔電流５０、垂直平面正孔電流５１、および図２ａ、図２ｂ等に関連して説明した回路部４１０（または４１０'））。電気輸送フィールドを印加するためのｐ型ドープ輸送印加リング５０２は、平面内と、平面ｐ型輸送に対して垂直と両方に対して機能する（例えば、これは図１のガードリング４０６や図３の実施形態のガードリング２１とは対照的である）。
また、ｐ型ドープ輸送印加リング５０２はアバランシェ光検出器５００のアノードとして機能し、ｎ型ドープ領域５０６（タップ領域とも呼ばれる）がカソードを形成する。ｐ型ドープ輸送印加リング５０２がｎ型ドープ領域５０６を取り囲む。ｎ型ドープ領域５０６は（例えば断面が円形の）円柱状であり得る。
電気輸送フィールドを印加することで、輸送印加リング５０２と読み出しリング２３の間で平面内正孔電流５０が発生し、輸送印加リング５０２とバルク領域１０の裏面１０１の間で垂直平面正孔電流５１が発生する。
カソード５０６のブレークダウン電圧は基本的に輸送印加リング５０２とカソード領域５０６の間の空間と、そのドーピングレベルに依存する。その距離が広がり、ドーピングレベルが低下すると、ブレークダウン電圧が高くなる。本実施形態の場合と同様に、基板１０は非ドープ基板または低ｐ型ドープ基板であることができる。
カソードの電圧が上昇すると、最初にアノードリング５０２（ｐ型ドープ輸送印加リング５０２）とカソード５０６（ｎ型ドープタップ領域）の間でブレークダウンが発生する。したがって、輸送印加リング５０２とカソード領域５０６との間の領域は、アバランシェ増倍空乏リング５１１（増倍接合領域）として示され、この空乏は、ゾーン５０２、１０、および５０６の間で共有される。
入射光子は吸収されて、軌道５１５に沿って輸送印加リング５０２に向かう光生成電子４１２を形成することができる。このとき、輸送印加リング５０２とアバランシェ増倍空乏リング５１１は非常に近接しているため、電子はすぐにアバランシェ増倍空乏リング５１１に到着する。
ブレークダウンよりも低くなっている電圧バイアスまたはブレークダウンよりも高くなっている電圧バイアスに依存して、アバランシェゲインが発生したり、ブレークダウンがトリガされたりする。これは選択される回路部４１０または４１０'の種類に依存する。これについては既に図２ａと図２ｂに関連して上記で説明済みである。
図３から図１０に関して説明した実施形態とは対照的に、図１１の実施形態では輸送印加リング５０２と増倍空乏リング５１１が互いに隣接している。このため、引き付けられた電子は迅速に増倍領域４１１に移動し、ガードリングによって妨げられない可能性がある。
したがって、輸送印加（リング）領域５０２は、電気輸送フィールドを印加するためのｐ型ドープ輸送印加リングとして、およびアバランシェ光検出器のアノードとして同時に機能する。さらに、アバランシェ増倍空乏リング５１１はｐ型ドープ輸送印加リング５０２と隣接もしくは部分的に重複している。これに関しては図１２を参照して後述する。
図１２は、図１１に示すアバランシェ検出器５００の上面図を示す。
隅の部分においてフィールドが集中するのを回避または低減するためには、輸送印加リング５０２、アバランシェ増倍領域５１１、及びタップ領域５０６の形状（断面形状）は円形や八角形等であるのが好ましい。
ｐ型ドープ読み出しリング２３の直径に応じて、感光エリアが決定される。いくつかの実施形態においては、所望の感光エリアの面積に応じて、この直径は例えば数ミクロンから３０ミクロン（またはこの領域における他の任意の数値）までの間であることができる。いくつかの実施形態において、ｎ型ドープカソード５０６の直径は例えば１ミクロンから数ミクロンの間であることができる。アノード５０２とカソード５０６の間の距離に応じてブレークダウン電圧が決定される。いくつかの実施形態において、この距離は例えば３００ｎｍから４ミクロンまでの間に任意の値であることができる。バルク領域１０のドーピングレベルもまた、ブレークダウン電圧を決定する要素の１つである。読み出しリング２３はいくつかの実施形態においては、例えば１００ｎｍから４ミクロンの間であえれば浅くても深くてもよい。いくつかの実施形態においては、読み出しリング２３の幅は例えば数百ｎｍから数ミクロンまでの間であることができる。
いくつかの実施形態において、輸送印加リング５０２は、深部まで延びていない。なぜならば、そうしないと、輸送印加リング５０２からアバランシェ増倍リング５１１への電子の伝送速度を制限し、それによってアバランシェ光検出器５００の全体の速度を制限する可能性があるからである。いくつかの実施形態において、輸送印加リング５０２の深さは、速度がそれほど重要でない場合を除いて、例えば１００ｎｍから１ミクロンの間である。輸送印加リング５０２の幅は、例えば５００ｎｍから３ミクロンの間であり得る。
図１３は図１１および図１２に示すアバランシェ光検出器５００の実施形態の変形例５００'（ＳＰＡＤ）を示す（ＳＰＡＤ検出器５００'とＳＰＡＤ検出器５００の間で同一または同様の構成要素には同一または同様の参照符号を用いる）。ＳＰＡＤ検出器５００'では、ｎ型ドープカソード（タップ領域）５０６'が改良され、低位置において高ドーピングレベル領域５０８を含み、表面に近い位置において低ドーピングレベル領域５０７を含む。ｎ型ドープカソード（タップ領域）５０６'はレトログレードｎ型ウェルとも称され、半導体表面における中間トラップによる暗電流増倍を低減するために表面より下に（例えば１ミクロン分下に）アバランシェ増倍空乏領域５１１'（増倍接合領域）を位置させるために機能する。
図１４は図１１および図１２に示すアバランシェ光検出器５００の実施形態の変形例５００''（ＳＰＡＤ）を示す（ＳＰＡＤ検出器５００''とＳＰＡＤ検出器５００の間で同一または同様の構成要素には同一または同様の参照符号を用いる）。ＳＰＡＤ検出器５００''では、ｎ型ドープカソード（タップ領域）５０６''が改良され、低位置において高ドーピングレベル領域５０８'を含み、埋込ｎ型層を用いて表面に近い位置において低ドーピングレベル領域５０７'を含む。ｎ型ドープカソード（タップ領域）５０６''は、半導体表面における中間トラップによる暗電流増倍を低減するために表面より下に（例えば１ミクロン分下に）アバランシェ増倍空乏領域５１１''（増倍接合領域）を位置させるために機能する。
図１３のレトログレードｎ型ウェルも図１４の埋込ｎ型層も、イオン注入によって形成され得る。
第４の実施形態に係るＳＰＡＤ検出器の動作方法は図５を参照して説明した方法と同様に行われる。正孔電流が電子電流と入れ替わり、電子電流が正孔電流と入れ替わる。
図１１から図１４に記載の実施形態は図３から図１０のいずれの実施形態と組み合わせてもよい。
図１５はタイムオブフライト深度検出システム６００を示す。システム６００はパルス光源６０１を有する。パルス光源６０１はタイムオブフライト深度検出に適していればどんな種類の光源でも良く、例えば（レーザーダイオード、発光ダイオード等に基づく）発光素子を含む。
光源６０１は物体６０２にパルス光を照射し、物体６０２はその光を反射する。当業者に一般的に知られているように。光を繰り返し物体６０２に照射することで、物体６０２をスキャンされることができる。反射光はレンズ６０３（またはレンズ系）によってＳＰＡＤ検出器６０４に集光される。ＳＰＡＤ検出器６０４は例えば図３から図１４のいずれかを参照して本明細書で説明したＳＰＡＤ検出器のうちの１つである。
発光時間情報が光源６０１からタイムオブフライト測定ユニット６０５に与えられる。タイムオブフライト測定ユニット６０５はさらに、物体６０２によって反射された光が検出された際にＳＰＡＤ検出器６０４から各時間情報を受信する。光源６０１から受信した発光時間情報とＳＰＡＤ検出器６０４から受信した到達時間情報に基づいて、タイムオブフライト測定ユニット６０５は光源６０１から照射され、物体６０２で反射された光の往復時間を算出する。そしてそれに基づき、ＳＰＡＤ検出器６０４と物体６０２の間の距離ｄ（深度情報）を算出する。
深度情報はタイムオブフライト測定ユニット６０５から３Ｄ画像再構成ユニット６０６に与えられる。３Ｄ画像再構成ユニット６０６はタイムオブフライト測定ユニット６０５から受信した深度情報に基づいて物体６０２の３Ｄ画像を再構成（生成）する。
すべての実施形態は、ｐ型ドープ領域とｎ型ドープ領域を入れ替えたり、ｎ型ドープ領域とｐ型ドープ領域を入れ替えたりすることによって変形されてもよい。この場合、ｎ型ドープ増倍接合領域はクエンチング回路部を介して接地接続され、ｎ型ドープ読み出しリングは逆バイアスにバイアスされ、平面内輸送フィールド印加リングおよび垂直平面輸送フィールド印加層は逆バイアスと輸送電圧の和にバイアスされる。したがって、平面内電気輸送フィールドおよび垂直平面輸送フィールドは電子電流をｐ型ドープ増倍接合領域から平面内輸送フィールド印加リングおよび垂直平面輸送フィールド印加層へ伝送する。
すべての実施形態において、バルク領域はドープエピタキシャル層であってもよい。ドープエピタキシャル層の導電型は垂直平面輸送フィールド印加領域の導電型と同一であり、ドーピング濃度は垂直平面輸送フィールド印加領域のドーピング濃度よりも小さい。
すべての実施形態に係るＳＰＡＤ検出器は、裏面照射型ＳＰＡＤ検出器であることができる。
実施形態は、方法ステップの例示的な順序付けを有する方法を記述していると認識されるべきであり、この方法はすべての実施形態に係るＳＰＡＤ検出器のいずれかに適用され得る。しかしながら、方法ステップの特定の順序付けは、説明のためにのみ挙げられており、拘束力のあるものとして解釈されるべきではない。例えば、図５の実施形態のステップ５０とステップ５１の順番は逆であってもよい。また、図９の実施形態のステップ５０'とステップ５３'の順番は逆であってもよい。その他の方法ステップの順番の変更も、当業者にとっては明らかなものである。
なお、動作回路部をユニット３０と３１に分離しているのは単に説明の便宜上行ったものであり、本開示はこれらの機能の特定のユニットへの分割には限定されない。例えば、動作回路部３が各プログラム式プロセッサ、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、等によって実装されてもよい。
ＳＰＡＤ検出器の制御方法は、コンピュータおよび／またはプロセッサが、コンピュータおよび／またはプロセッサ上においてその方法を実行するためのコンピュータプログラムとして実装されることができる。いくつかの実施形態では、上述したようなプロセッサのようなプロセッサによって、本明細書で説明される方法を実行させるコンピュータプログラム製品を内部に格納する、非一過性のコンピュータ読み取り可能な記録媒体も提供される。
なお、本技術は、以下のような構成をとることも可能である。
（１）
バルク領域を有する半導体基板と、
上記半導体基板の上記バルク領域において接合増倍領域を有する少なくとも１つの単一光子アバランシェダイオード（ＳＰＡＤ）と、
上記半導体基板の上記バルク領域から上記ＳＰＡＤの上記増倍接合領域へ光生成キャリアを伝送する電気輸送フィールドを生成するように構成された動作回路部とを含む
ＳＰＡＤ検出器。
（２）
（１）に記載のＳＰＡＤ検出器であって、
上記電気輸送フィールドは、平面内電界と垂直平面電界のうちの少なくとも１つである
ＳＰＡＤ検出器。
（３）
（１）または（２）に記載のＳＰＡＤ検出器であって、
上記ＳＰＡＤは
上記ＳＰＡＤを接地接続する読み出し領域と、
上記電気輸送フィールドを印加する平面内輸送フィールド印加領域とをさらに含む
ＳＰＡＤ検出器。
（４）
（１）乃至（３）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記ＳＰＡＤはガード領域をさらに含む
ＳＰＡＤ検出器。
（５）
（１）乃至（４）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記接合増倍領域、上記読み出し領域、上記平面内輸送フィールド印加領域のうちの１つは円柱状領域である
ＳＰＡＤ検出器。
（６）
（１）乃至（５）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記読み出し領域、上記平面内輸送フィールド印加領域、上記接合増倍領域のうちの少なくとも１つは中空円筒状領域である
ＳＰＡＤ検出器。
（７）
（１）乃至（６）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記半導体基板は垂直平面輸送フィールド印加領域をさらに含む
ＳＰＡＤ検出器。
（８）
（１）乃至（７）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記動作回路部は光生成キャリアによってトリガされるアバランシェを発生させる電気読み出し領域を生成するように構成される
ＳＰＡＤ検出器。
（９）
（１）乃至（８）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記電気輸送フィールドは一定である
ＳＰＡＤ検出器。
（１０）
（１）乃至（９）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記ＳＰＡＤ検出器はさらなるＳＰＡＤを含み、
上記動作回路部は上記ＳＰＡＤと上記さらなるＳＰＡＤを交互に動作させるように構成される
ＳＰＡＤ検出器。
（１１）
（１）乃至（１０）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記ＳＰＡＤ検出器はフォトニックミキサである
ＳＰＡＤ検出器。
（１２）
（１）乃至（１１）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記接合増倍領域はタップ領域に隣接し、上記タップ領域は上記ＳＰＡＤのカソードまたはアノードを形成する
ＳＰＡＤ検出器。
（１３）
（１２）に記載のＳＰＡＤ検出器であって、
上記タップ領域はｎ型ドープ領域またはｐ型ドープ領域である
ＳＰＡＤ検出器。
（１４）
（１２）または（１３）に記載のＳＰＡＤ検出器であって、
上記タップ領域はｎ型ウェルまたはｐ型ウェルを含む
ＳＰＡＤ検出器。
（１５）
（１４）に記載のＳＰＡＤ検出器であって、
上記ｎ型ウェルまたはｐ型ウェルはレトログレードドーピングを有する
ＳＰＡＤ検出器。
（１６）
（１５）に記載のＳＰＡＤ検出器であって、
上記ｎ型ウェルまたはｐ型ウェルは低ドープエリアと高ドープエリアを有する
ＳＰＡＤ検出器。
（１７）
（１６）に記載のＳＰＡＤ検出器であって、
上記低ドープエリアは上記高ドープエリアよりも上記バルク領域の表面に近い
ＳＰＡＤ検出器。
（１８）
（１７）に記載のＳＰＡＤ検出器であって、
上記高ドープエリアは上記バルク領域に埋め込まれている
ＳＰＡＤ検出器。
（１９）
（１７）に記載のＳＰＡＤ検出器であって、
上記高ドープエリアはイオン注入により形成される
ＳＰＡＤ検出器。
（２０）
（１２）乃至（１９）のいずれか１項に記載のＳＰＡＤ検出器であって、
上記ＳＰＡＤ検出器は上記電気輸送フィールドを印加する輸送印加領域をさらに含み、
上記輸送フィールド印加領域は上記ＳＰＡＤ検出器のアノードまたはカソードとしても機能する
ＳＰＡＤ検出器。
（２１）
（２０）に記載のＳＰＡＤ検出器であって、
上記輸送印加領域と上記増倍接合領域は互いに近接している
ＳＰＡＤ検出器。
（２２）
（２１）に記載のＳＰＡＤ検出器であって、
上記輸送印加領域は少なくとも部分的に上記増倍接合領域と重複する
ＳＰＡＤ検出器。
（２３）
ＳＰＡＤ検出器を動作させる方法であって、
上記ＳＰＡＤ検出器は
バルク領域を有する半導体基板と、
上記半導体基板の上記バルク領域において接合増倍領域を有する少なくとも１つのＳＰＡＤとを含み、
上記方法は
上記半導体基板の上記バルク領域から上記ＳＰＡＤの上記増倍接合領域へ光生成キャリアを伝送する電気輸送フィールドを生成することを含む
方法。
（２４）
（２３）に記載の方法であって、
上記電気輸送フィールドは、平面内電界と垂直平面電界のうちの少なくとも１つである
方法。
（２５）
（２３）または（２４）に記載の方法であって、
上記ＳＰＡＤは
上記ＳＰＡＤを接地接続する読み出し領域と、
上記電気輸送フィールドを印加する平面内輸送フィールド印加領域とをさらに含む
方法。
（２６）
（２３）乃至（２５）のいずれか１項に記載の方法であって、
上記ＳＰＡＤはガード領域をさらに含む
方法。
（２７）
（２３）乃至（２６）のいずれか１項に記載の方法であって、
上記接合増倍領域、上記読み出し領域、上記平面内輸送フィールド印加領域のうちの１つは円柱状領域である
方法。
（２８）
（２３）乃至（２７）のいずれか１項に記載の方法であって、
上記読み出し領域、上記平面内輸送フィールド印加領域、上記接合増倍領域のうちの少なくとも１つは中空円筒状領域である
方法。
（２９）
（２３）乃至（２８）のいずれか１項に記載の方法であって、
上記半導体基板は垂直平面輸送フィールド印加領域をさらに含む
方法。
（３０）
（２３）乃至（２９）のいずれか１項に記載の方法であって、
光生成キャリアによってトリガされるアバランシェを発生させる電気読み出し領域を生成することをさらに含む
方法。
（３１）
（３０）に記載の方法であって、
上記電気輸送フィールドは一定である
方法。
（３２）
（２３）乃至（３１）のいずれか１項に記載の方法であって、
上記ＳＰＡＤ検出器はさらなるＳＰＡＤを含み、
上記方法は上記ＳＰＡＤと上記さらなるＳＰＡＤを交互に動作させることを含む
方法。
（３３）
（２３）乃至（３２）のいずれか１項に記載の方法であって、
上記ＳＰＡＤ検出器はフォトニックミキサである
方法。
（３４）
コンピュータプログラムであって、
コンピュータ上で実行される際に、コンピュータに（２３）乃至（３３）のいずれか１項に記載の方法を実行させるプログラムコードを含む
コンピュータプログラム。
（３５）
非一過性のコンピュータ読み取り可能記録媒体であって、
プロセッサによって実行される際に、（２３）乃至（３３）のいずれか１項に記載の方法を実行させるコンピュータプログラム製品を格納した
非一過性のコンピュータ読み取り可能記録媒体。
（３６）
タイムオブフライト深度検出システムであって、
光源と
（１）乃至（２２）のいずれか１項に記載の単一光子アバランシェダイオード（ＳＰＡＤ）検出器を有する
タイムオブフライト深度検出システム。

Claims (1)

  1. バルク領域を有する半導体基板と、
    前記半導体基板の前記バルク領域において接合増倍領域を有する少なくとも１つの単一光子アバランシェダイオード（ＳＰＡＤ）と、
    前記半導体基板の前記バルク領域から前記ＳＰＡＤの前記接合増倍領域へ光生成キャリアを伝送する電気輸送フィールドを生成するように構成された動作回路部と、前記接合増倍領域に隣接するタップ領域とを含み、
    前記タップ領域はｎ型ウェルまたはｐ型ウェルを含み、前記ｎ型ウェルまたはｐ型ウェルは低ドープエリアと高ドープエリアを有し、前記低ドープエリアは前記高ドープエリアよりも前記バルク領域の表面に近く、
    前記ＳＰＡＤは
    前記ＳＰＡＤを接地接続する読み出し領域と、
    前記電気輸送フィールドを印加する平面内輸送フィールド印加領域と
    を含む、
    ＳＰＡＤ検出器。
JP2019572082A 2017-06-26 2018-06-26 単一光子アバランシェダイオードおよび単一光子アバランシェダイオードの動作方法 Active JP7191868B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17177891 2017-06-26
EP17177891.3 2017-06-26
PCT/EP2018/067044 WO2019002252A1 (en) 2017-06-26 2018-06-26 MONOPHOTONIC AVALANCED DIODE AND METHOD FOR OPERATING A MONOPHOTONIC AVALANCED DIODE

Publications (2)

Publication Number Publication Date
JP2020526028A JP2020526028A (ja) 2020-08-27
JP7191868B2 true JP7191868B2 (ja) 2022-12-19

Family

ID=59227560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019572082A Active JP7191868B2 (ja) 2017-06-26 2018-06-26 単一光子アバランシェダイオードおよび単一光子アバランシェダイオードの動作方法

Country Status (6)

Country Link
US (1) US20200144436A1 (ja)
EP (1) EP3646390B1 (ja)
JP (1) JP7191868B2 (ja)
KR (2) KR102615081B1 (ja)
CN (1) CN111684610B (ja)
WO (1) WO2019002252A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527670B2 (en) 2020-02-13 2022-12-13 Infineon Technologies Dresden GmbH & Co. KG Photon avalanche diode and methods of producing thereof
US11735677B2 (en) 2020-07-20 2023-08-22 ActLight SA Photodetectors and photodetector arrays
CN112701172B (zh) * 2020-11-27 2024-03-15 宁波飞芯电子科技有限公司 一种雪崩光电二极管
CN113078227B (zh) * 2021-03-29 2023-10-13 宁波飞芯电子科技有限公司 一种雪崩光电二极管探测装置
KR102653478B1 (ko) * 2022-10-06 2024-04-01 주식회사 트루픽셀 단일 광자 검출 소자, 전자 장치, 및 라이다 장치
KR20240028106A (ko) * 2022-08-24 2024-03-05 주식회사 트루픽셀 단일 광자 검출 소자, 전자 장치, 및 라이다 장치
US20230065873A1 (en) * 2021-08-31 2023-03-02 Korea Institute Of Science And Technology Single-photon detection device, single-photon detector, and single-photon detector array
KR102711235B1 (ko) * 2022-06-24 2024-09-27 주식회사 트루픽셀 단일 광자 검출 소자, 전자 장치, 및 라이다 장치
KR102668639B1 (ko) * 2022-10-07 2024-05-23 주식회사 트루픽셀 아발란치 광검출 소자, 전자 장치, 및 라이다 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512723A (ja) 2000-10-16 2004-04-22 シュワルテ　ルドルフ 信号波を検出して処理する方法およびデバイス
US20050258449A1 (en) 2004-05-10 2005-11-24 Gerhard Lutz Avalanche radiation detector
WO2012032353A2 (en) 2010-09-08 2012-03-15 The University Court Of The University Of Edinburgh Single photon avalanche diode for cmos circuits
JP2012069944A (ja) 2010-09-13 2012-04-05 Toshiba Corp 光子検出器
CN103779437A (zh) 2014-02-17 2014-05-07 苏州超锐微电子有限公司 一种基于标准cmos工艺的单光子级分辨率传感器单元结构
JP2015041746A (ja) 2013-08-23 2015-03-02 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
JP2016145776A (ja) 2015-02-09 2016-08-12 三菱電機株式会社 レーザ受信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE456158T1 (de) * 2003-09-02 2010-02-15 Univ Bruxelles Ein durch einen strom aus majoritätsträgern unterstützter detektor für elektromagnetische strahlung
EP2455985A3 (en) * 2008-07-10 2013-07-17 STMicroelectronics (Research & Development) Limited Improvements in single photon avalanche diodes
US8779543B2 (en) * 2011-09-19 2014-07-15 Technion Research And Development Foundation Ltd. Device having an avalanche photo diode and a method for sensing photons
US9209320B1 (en) * 2014-08-07 2015-12-08 Omnivision Technologies, Inc. Method of fabricating a single photon avalanche diode imaging sensor
CN107078145B (zh) * 2014-11-18 2019-05-07 王士原 经微结构增强吸收的光敏器件
CN105810775B (zh) * 2014-12-31 2017-09-12 湘潭大学 一种基于cmos图像传感器工艺的np型单光子雪崩二极管
US10153310B2 (en) * 2016-07-18 2018-12-11 Omnivision Technologies, Inc. Stacked-chip backside-illuminated SPAD sensor with high fill-factor
CN106449770B (zh) * 2016-12-07 2019-09-24 天津大学 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法
CN106531837B (zh) * 2016-12-29 2017-10-17 杭州电子科技大学 双结单光子雪崩二极管及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512723A (ja) 2000-10-16 2004-04-22 シュワルテ　ルドルフ 信号波を検出して処理する方法およびデバイス
US20050258449A1 (en) 2004-05-10 2005-11-24 Gerhard Lutz Avalanche radiation detector
WO2012032353A2 (en) 2010-09-08 2012-03-15 The University Court Of The University Of Edinburgh Single photon avalanche diode for cmos circuits
JP2012069944A (ja) 2010-09-13 2012-04-05 Toshiba Corp 光子検出器
JP2015041746A (ja) 2013-08-23 2015-03-02 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
CN103779437A (zh) 2014-02-17 2014-05-07 苏州超锐微电子有限公司 一种基于标准cmos工艺的单光子级分辨率传感器单元结构
JP2016145776A (ja) 2015-02-09 2016-08-12 三菱電機株式会社 レーザ受信装置

Also Published As

Publication number Publication date
KR20200110717A (ko) 2020-09-25
WO2019002252A1 (en) 2019-01-03
CN111684610A (zh) 2020-09-18
KR20220069125A (ko) 2022-05-26
US20200144436A1 (en) 2020-05-07
CN111684610B (zh) 2023-07-21
EP3646390B1 (en) 2023-07-26
JP2020526028A (ja) 2020-08-27
EP3646390A1 (en) 2020-05-06
KR102615081B1 (ko) 2023-12-19

Similar Documents

Publication Publication Date Title
JP7191868B2 (ja) 単一光子アバランシェダイオードおよび単一光子アバランシェダイオードの動作方法
US11579267B2 (en) High-speed light sensing apparatus
US10217889B2 (en) Clamped avalanche photodiode
JP6485880B2 (ja) 多数電流によって補助される放射線検出器デバイス
US11764314B2 (en) Scattering structures for single-photon avalanche diodes
US8441032B2 (en) Low-level signal detection by semiconductor avalanche amplification
US11709238B2 (en) Demodulator with a carrier generating pinned photodiode and a method for operating it
US20040245592A1 (en) Solid state microchannel plate photodetector
KR102484157B1 (ko) 변조된 이미지 캡처를 위한 시스템 및 방법
JP2017005276A (ja) シングルフォトンアバランシェダイオード
CN111766592A (zh) 传感器以及距离测量装置
CN111312831A (zh) 低暗噪的半导体装置和光侦测装置
KR20230039707A (ko) 광 검출기들 및 광 검출기 어레이들
US11817518B2 (en) Multi-junction pico-avalanche detector
US7564022B1 (en) Method and device for time-gating the sensitivity of an imager structure
US12027633B2 (en) Scattering structures for single-photon avalanche diodes
KR101707897B1 (ko) 실리콘 광 증배 소자
CN117374087A (zh) 光电探测器及单光子探测系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221007

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221207

R150 Certificate of patent or registration of utility model

Ref document number: 7191868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150