CN117374087A - 光电探测器及单光子探测系统 - Google Patents

Abstract

本申请提供一种光电探测器及单光子探测系统，涉及光电探测器领域，能够实现减小单光子雪崩二极管的尺寸的同时提高单光子雪崩二极管的光子探测效率和提高单光子雪崩二极管的响应速度的稳定性，提高光电探测器的性能。光电探测器包括衬底和第一沟槽隔离结构。衬底包括多个单光子雪崩二极管。第一沟槽隔离结构设置于衬底内，且设置于相邻两个单光子雪崩二极管之间，被配置为将任意两个相邻的单光子雪崩二极管隔开。第一沟槽隔离结构包括导电部和绝缘部，导电部被配置为传输负偏压信号。绝缘部设置于导电部与衬底之间。本申请提供的光电探测器及单光子探测系统用于测距。

Description

光电探测器及单光子探测系统

技术领域

本申请涉及光电探测器领域，尤其涉及一种光电探测器及单光子探测系统。

背景技术

目前，雪崩二极管可实现单光子级别微弱光信号探测，多应用于飞行时间探测及可见光成像等光电探测器设备中。雪崩二极管的光子探测效率是影响光电探测器性能的重要因素，雪崩二极管的光子探测效率的高低主要与雪崩二极管的暗计数有关。

通常，光电探测器包括多个雪崩二极管，任意两个相邻的雪崩二极管由沟槽隔离结构隔开。由于制作沟槽隔离结构的工艺导致沟槽隔离结构附近的半导体材料会产生大量的晶格缺陷，导致雪崩二极管探测过程中的暗计数增加，降低雪崩二极管的光子探测效率；并且，由于雪崩二极管边缘远离雪崩区，边缘处产生的光生载流子难以漂移至雪崩区，导致雪崩二极管的时间抖动大，雪崩二极管的光子探测效率有限，影响雪崩二极管用于探测距离时的精度和探测距离的范围。

发明内容

本申请的实施例提供一种光电探测器及单光子探测系统，能够实现减小单光子雪崩二极管的尺寸的同时提高单光子雪崩二极管的光子探测效率和降低雪崩二极管的时间抖动，提高光电探测器的性能。

为达到上述目的，本申请的实施例采用如下技术方案：

第一方面，提供一种光电探测器。光电探测器包括衬底和第一沟槽隔离结构。衬底包括多个单光子雪崩二极管。第一沟槽隔离结构设置于衬底内，且设置于相邻两个单光子雪崩二极管之间，被配置为将任意两个相邻的单光子雪崩二极管隔开。第一沟槽隔离结构包括导电部和绝缘部。导电部被配置为传输负偏压信号。绝缘部设置于导电部与衬底之间。

第一沟槽隔离结构将任意两个相邻的单光子雪崩二极管隔开，防止单光子雪崩二极管之间发生串扰。并且，由于第一沟槽隔离结构的导电部、绝缘部和衬底形成一个MOS电容器(金属-氧化物-半导体的结构)，当金属连接至绝对值较大的负电压时，MOS电容器的衬底部分在电场作用下产生大量空穴，且衬底处的能级沿远离绝缘部的方向发生向下的弯曲，大量空穴聚集在衬底与绝缘部的交界面，形成一个空穴累积区；远离该交界面的区域形成耗尽区，且耗尽区的电场增强。这样，在第一沟槽隔离结构与衬底的交界面处产生的非光生电子能够与空穴累计区的空穴快速复合，降低非光生电子漂移至雪崩区的几率，即抑制雪崩二极管的暗计数。并且，由于耗尽区的能带沿远离第一沟槽隔离结构的方向降低，耗尽区内的光生电子在更强的电场作用下，能够快速高效地漂移至雪崩区，提高单光子雪崩二极管的光子探测效率，且降低单光子雪崩二极管的时间抖动。

在一些示例中，衬底包括第一导电层、半导体层和多个第二导电图案。第一导电层包括阵列排布的多个第一导电图案。半导体层设置于第一导电层的一侧。多个第二导电图案嵌设于半导体层内，且相邻两个之间具有间隔。其中，光电探测器还包括第一电极层，第一电极层设置于第一导电层远离半导体层的一侧，且第一电极层与导电部和多个第一导电图案电连接，被配置为传输负偏压信号。

在一些示例中，第一沟槽隔离结构为网格结构。沿衬底的厚度方向，第一沟槽隔离结构贯穿第一导电层，将多个第一导电图案隔开。其中，每个第一导电图案在半导体层上的正投影覆盖一个第二导电图案。第一电极层为网格结构，第一电极层覆盖第一沟槽隔离结构；且沿网格线的宽度方向，第一电极层的至少一端伸出第一沟槽隔离结构的边缘，并与第一导电图案电连接。

在一些示例中，沿衬底的厚度方向，第一沟槽隔离结构的至少部分伸入半导体层。

在一些示例中，第一沟槽隔离结构沿衬底的厚度方向的尺寸小于衬底的厚度。

在一些示例中，光电探测器还包括第二电极层，第二电极层设置于衬底远离第一电极层的一侧。第二电极层包括多个第二电极，一个第二电极与一个第二导电图案电连接。

在一些示例中，光电探测器还包括第二沟槽隔离结构。第二沟槽隔离结构设置于衬底内，且设置于相邻两个单光子雪崩二极管之间，被配置为将任意两个相邻的单光子雪崩二极管隔开。沿衬底的厚度方向，第二沟槽隔离结构与第一沟槽隔离结构间隔设置。

在一些示例中，第二沟槽隔离结构为网格状；第二沟槽隔离结构在半导体层上的正投影，与第一沟槽隔离结构在半导体层上的正投影至少部分重叠。

在一些示例中，第一沟槽隔离结构的绝缘部采用的材料包括氧化硅、氮化硅、氧氮化硅、氧化铝和氧化铪中的一种或多种；和/或，第一沟槽隔离结构的导电部采用的材料包括铝、铜、银和钨中的一种或多种。

第二方面，提供一种单光子探测系统。单光子探测系统包括如第一方面的任意一项示例中的光电探测器；以及，光源发射器和信号处理器。

光源发射器被配置为产生投射在目标对象的光源。光电探测器被配置为响应于光源经目标对象反射后的反射光，产生探测信号。信号处理器被配置为对探测信号进行处理，输出用于对目标对象进行测距的数据。

本申请的实施例提供的单光子探测系统包括上述第一方面提供的光电探测器，因此具有上述光电探测器的全部有益效果，在此不再赘述。

附图说明

图1为本申请的实施例提供的单光子探测系统的模块框图；

图2为本申请的实施例提供的光电探测器的一种结构示意图；

图3为图2沿剖面线A-A的一种结构示意图；

图4为图3中局部G的能带示意图；

图5为本申请的实施例提供的光电探测器中淬灭电路的结构示意图；

图6为图2沿剖面线A-A的另一种结构示意图；

图7为图2沿剖面线A-A的又一种结构示意图；

图8为图2沿剖面线A-A的又一种结构示意图；

图9为本申请的实施例提供的光电探测器的另一种结构示意图。

具体实施方式

下面将结合附图，对本申请一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

在描述一些实施例时，描述一些实施例时可能使用了术语“电连接”以表明两个或两个以上部件有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本申请提供一种单光子探测系统2000。单光子探测系统2000能够检测携带量子信息的单光子，并转换为电信号输出，然后通过符合测量、计数等手段提取单光子所携带的量子信息。单光子探测系统2000在物理、化学和生物等领域获得广泛应用。

示例的，如图1所示，单光子探测系统2000包括光电探测器1000、光源发射器1100和信号处理器1200。光源发射器1100被配置为产生投射在目标对象的光源。光电探测器1000被配置为响应于光源经目标对象反射后的反射光，产生探测信号。信号处理器1200被配置为对探测信号进行处理，输出用于对目标对象进行测距的数据。通过配置光电探测器1000，可以提高单光子探测系统2000的时间响应速率。

通常，光电探测器包括多个光敏器件，例如光敏器件包括雪崩二极管。雪崩二极管将光信号转换为电信号，以便于光电探测器实现图像显示。光电探测器具有感测区和非感测区，感测区可划分为阵列排布的多个像素单元，每个像素单元包括一个雪崩二极管，这样，多个雪崩二极管阵列排布在感测区。目前，本领域技术人员对感测区的多个雪崩二极管的尺寸、光子探测效率和响应速度的稳定性进行研究，以提高光电探测器的性能。

为了提高图像质量，例如提高显示图像的分辨率(即在一定显示区域内减小像素单元尺寸以增加像素单元数量)，通常采用减小雪崩二极管的尺寸，以增加雪崩二极管数量的方式。然而，考虑到填充因子对雪崩二极管光子探测效率的影响，在填充因子不便于提升的情况下，缩小雪崩二极管的尺寸会降低雪崩二极管的探测效率。并且，由于用于隔离任意两个相邻的雪崩二极管的沟槽隔离结构的附近有大量非光生电子，非光生电子会进行扩散，甚至在电场作用下漂移至雪崩区区域，导致雪崩二极管的暗计数增加，降低了雪崩二极管的光子探测性能。并且由于制作沟槽隔离结构的工艺导致沟槽隔离结构附近的半导体材料会产生大量的晶格缺陷，导致雪崩二极管探测过程中的暗计数增加，降低雪崩二极管的光子探测效率；并且，由于雪崩二极管边缘远离雪崩区，边缘处产生的光生载流子难以漂移至雪崩区，导致雪崩二极管的时间抖动大，雪崩二极管的光子探测效率有限，影响雪崩二极管用于探测距离时的精度和探测距离的范围。

为此，本申请提供一种光电探测器，能够实现小尺寸的单光子雪崩二极管的同时提升单光子雪崩二极管的光子探测效率。

示例的，光电探测器采用背照式CMOS光电探测器。与传统的正面入射式CMOS光电探测器相比，背照式CMOS光电探测器可从背后接收入射光，从而提高了器件的量子效率。本申请以下实施例以背照式CMOS光电探测器为例进行示例性说明。

在一些实施例中，如图2所示，光电探测器1000包括衬底10和第一沟槽隔离结构20。

衬底10包括阵列排布的多个单光子雪崩二极管100。单光子雪崩二极管具有高探测率、低功耗、体积小的特点，是光电探测器1000的最佳选择。本申请以下实施例以单光子雪崩二极管为例进行示例性说明。

第一沟槽隔离结构20设置于衬底10内，且设置于相邻两个单光子雪崩二极管100之间，被配置为将任意两个相邻的单光子雪崩二极管100隔开。如图3所示，第一沟槽隔离结构20包括导电部21和绝缘部22。导电部21被配置为传输负偏压信号。绝缘部22设置于导电部21与衬底10之间。

第一沟槽隔离结构20将任意两个相邻的单光子雪崩二极管100隔开，防止单光子雪崩二极管100之间发生串扰。并且，由于第一沟槽隔离结构20的导电部21、绝缘部22和衬底10形成MOS电容器(金属-氧化物-半导体的结构)，当金属连接至绝对值较大的负电压时，MOS电容器的衬底10部分在导电的金属的影响下产生大量空穴，且衬底10的能级沿远离绝缘部22的方向发生向下的弯曲，大量空穴聚集在衬底10与绝缘部22的交界面，如图4所示，半导体层12靠近绝缘部22的区域形成一个空穴累积区，该区域的能带变化沿远离绝缘部22的N方向降低，形成耗尽区。这样，在第一沟槽隔离结构20与衬底10的交界面处产生的非光生电子能够与空穴累计区的空穴迅速复合，抑制单光子雪崩二极管100的暗计数，提高单光子雪崩二极管的光子探测性能。并且，由于耗尽区的能带沿远离第一沟槽隔离结构20的方向发生弯曲，耗尽区内的光生电子在较强电场作用下，能够快速高效地漂移至雪崩区，降低单光子雪崩二极管的时间抖动，提高单光子雪崩二极管100用于探测距离的精度。因此，第一沟槽隔离结构20的设置结构和材料，能够降低非光生电子漂移至单光子雪崩二极管100的雪崩区的数量，减少单光子雪崩二极管100的暗计数，提高单光子雪崩二极管100的光子探测性能，提高光电探测器1000的性能。

在一些示例中，如图3所示，衬底10包括第一导电层11、半导体层12和多个第二导电图案13，即导电部21、绝缘部22和半导体层12形成一个MOS电容器。

第一导电层11包括阵列排布的多个第一导电图案111。示例的，第一导电层11为半导体层掺杂P型离子后的导电膜层，其掺杂物浓度近似为1*10¹⁶/cm³。

半导体层12设置于第一导电层11的一侧。示例的，半导体层12的材料包括Si、SiC、GaAs、InAs、InP和其他III/V或II/VI族化合物半导体的任何合适的材料组成。例如，半导体层12采用的材料包括Si，半导体层12可以掺杂较低浓度的其他粒子，且半导体层12掺杂的离子浓度小于第一导电层11和第二导电层13(以及保护环14)掺杂的离子浓度。

多个第二导电图案13嵌设于半导体层12内，且相邻两个第二导电图案13之间具有间隔。示例的，第二导电图案13为半导体层掺杂N型离子后的导电图案，其掺杂物浓度为1*10¹⁷/cm³～1*10¹⁹/cm³。

这样，每个第一导电图案111在半导体层12上的正投影覆盖一个第二导电图案13，即每个第一导电图案111和一个第二导电图案13在半导体层12上的正投影重叠的部分，与半导体层12构成一个单光子雪崩二极管100。

上述第一沟槽隔离结构20的导电部21采用的材料包括铝、铜、银和钨中的一种或多种。和/或，第一沟槽隔离结构20的绝缘部22采用的材料包括氧化硅、氮化硅、氧氮化硅、氧化铝和氧化铪中的一种或多种。示例的，导电部21采用的材料包括钨。绝缘部22采用的材料包括氧化硅。此处，本申请对导电部21和绝缘部22采用的材料进行示例性说明，并不限制导电部21和绝缘部22采用的材料。

需要说明的是，绝缘部22设置于导电部21与半导体层12之间，以将导电部21与半导体层12隔开。可以理解的是，第一沟槽隔离结构20是在一个衬底10的沟槽内填充不同材料，由填充的材料所构成的复合结构，这样，绝缘部22至少位于沟槽的底部，且根据需求设置绝缘部22至少将导电部21与衬底10的半导体层12隔开。

在一些示例中，请继续参阅图3，衬底10还包括多个保护环14。第二导电图案13嵌设于保护环14内，且与保护环14紧密连接，保护环14被配置为提高第二导电图案13的扩散速率。保护环14掺杂与第二导电图案13的掺杂物相同的掺杂离子，且保护环14的掺杂离子浓度小于第二导电图案13的掺杂离子浓度。示例的，第二导电图案13为半导体层掺杂N型离子后的导电图案，其掺杂物浓度为1*10¹⁹/cm³。保护环14为半导体层掺杂N型离子后的结构，其掺杂物浓度为1*10¹⁷/cm³。这样，在衬底10包括保护环14的情况下，单光子雪崩二极管100还包括保护环14。

为了更清楚说明单光子雪崩二极管100的性能对光电探测器性能的重要性，以下结合图5对单光子雪崩二极管的工作特性进行示例性说明。单光子雪崩二极管是工作在盖革模式下的雪崩二极管。所谓盖革模式，即施加在单光子雪崩二极管两极的反偏电压略高于雪崩电压的工作模式。在盖革模式下，当有光子入射时，会产生电子空穴对，激发的自由载流子扩散进耗尽层后受到强电场的作用而进行高速的漂移运动，因而具有极高的概率能与晶格发生碰撞电离，产生新的电子空穴对。强电场作用下，新生的电子空穴对在倍增区继续碰撞晶格，使得上述的碰撞电离继续发生，而新的电子空穴对也不断产生，即发生雪崩倍增，雪崩区内的自由载流子越聚越多，反向电流急剧增大，以达到单光子检测的效果。

单光子雪崩二极管的工作电压高于其雪崩阈值电压，保证了单光子触发的雪崩信号可以被后续电路检测到。但雪崩是一种自持的行为，单光子雪崩二极管本身并不能自发的将其淬灭，持续通过大电流很容易造成单光子雪崩二极管的损毁。而且，为了能够进行连续探测，及时对下一个光子信号产生响应，光电探测器也需要采取淬灭电路在雪崩发生后迅速将其切断，回复到接受光子的状态。例如，如图5所示，淬灭电路1001可以采用被动式淬灭电路。淬灭电路1001包括单光子雪崩二极管100和淬灭电阻200。单光子雪崩二极管100的阳极与输出VSS信号的电极电连接，单光子雪崩二极管100的阴极与淬灭电阻200的一端电连接。淬灭电阻200的另一端与输出VDD信号的电极电连接。淬灭电路1001的雪崩脉冲信号通过VOUT输出。当没有光子时单光子雪崩二极管100处于等待状态，此时单光子雪崩二极管100两端电压为VDD-VSS；一旦单光子雪崩二极管100接收到光子后雪崩发生，瞬间产生的雪崩大电流导致淬灭电阻200两端的电压迅速增大，单光子雪崩二极管100两端的偏置电压则迅速降低至雪崩阈值电压以下，雪崩被淬灭。随后，偏置电压又通过淬灭电阻200对单光子雪崩二极管100进行充电，使其恢复到雪崩前的状态，准备对下一个光子进行探测。

可以理解的是，VDD信号是相对于VSS信号的绝对值更大的电信号，本申请仅示例性说明，并不限制VDD信号和VSS信号的具体数值。

在一些实施例中，第一电极层30和第二电极层40位于半导体层12的相对的两侧。

在一些示例中，如图3、图6和图7所示，光电探测器1000包括第一电极层30。第一电极层30设置于第一导电层11远离半导体层12的一侧，且第一电极层30与第一沟槽隔离结构20的导电部21和多个第一导电图案111电连接，被配置为传输负偏压信号。

可以理解的是，光电探测器1000中为单光子雪崩二极管提供负偏压信号的信号线包括输出VSS信号的信号线。示例的，第一电极层30与掺杂P型离子的第一导电层11电连接，则第一电极层30输出VSS信号。这样，将第一电极层30同时与第一沟槽隔离结构20的导电部21电连接，可实现导电部21传输负偏压信号，简化单光子雪崩二极管100所在膜层的结构。

在一些示例中，如图3、图6和图7所示，光电探测器1000包括第二电极层40，第二电极层40设置于衬底10远离第一电极层30的一侧。第二电极层40与第一电极层30分别设置于衬底10的相对两侧，这样，有利于设置多个第二电极图案41，即有利于设置多个雪崩二极管100，提高光电探测器1000的填充因子，进而实现减小单光子雪崩二极管100的尺寸，提高图像显示质量(提高显示图像的分辨率)。

第二电极层40包括多个第二电极图案41，一个第二电极图案41与一个第二导电图案13电连接。示例的，第二电极层40传输VSS信号，第二导电图案13为掺杂N型离子的半导体材料，则第二电极图案41驱动第二导电图案13传输电子；第一电极层30传输VSS信号，第一导电图案111为掺杂P型离子的半导体材料，则第一电极层30驱动第一导电图案111传输空穴。这样，在第一电极层30和一个第二电极图案41的驱动下，一个单光子雪崩二极管100能够实现光信号转换为电信号。

在一些示例中，如图2所示，在第一沟槽隔离结构20为网格结构。如图4所示，沿衬底10的厚度方向，第一沟槽隔离结构20贯穿第一导电层11，将多个第一导电图案111隔开。每个第一导电图案111对应一个单光子雪崩二极管100。

如图2和图3所示，第一电极层30为网格结构，第一电极层30覆盖第一沟槽隔离结构20；且沿网格线的宽度方向，第一电极层30的至少一端伸出第一沟槽隔离结构20的边缘，并与第一导电图案111电连接。

示例性地，如图3所示，第一电极层30的网格线沿线宽方向，第一电极层30的一端S1伸出第一沟槽隔离结构20的边缘，并延伸至第一导电图案111的表面；且第一电极层30的另一端S2伸出第一沟槽隔离结构20的边缘，并延伸至第一导电图案111的表面。这样，第一电极层30的网格线与第一导电图案111电连接，以为第一导电图案111提供电信号。

在一些示例中，如图3、图6和图7所示，沿衬底10的厚度方向，第一沟槽隔离结构20的至少部分伸入半导体层12。

示例性地，如图3和图7所示，第一沟槽隔离结构20沿衬底10的厚度方向的尺寸，大于第一导电层11的厚度且小于衬底10的厚度。通常，第一沟槽隔离结构20远离第一电极层30的一端所在平面，与第二导电图案13靠近第一电极层30的一侧所在平面大致齐平。

示例性地，如图6所示，第一沟槽隔离结构20沿衬底10的厚度方向的尺寸等于衬底10的厚度，即第一沟槽隔离结构20正好贯穿衬底10。这样第一沟槽隔离结构20将任意两个相邻的单光子雪崩二极管100完全隔开，能够更好的防止相邻两个单光子雪崩二极管100之间的串扰，且对非光生电子的吸附效果更好，进一步提高单光子雪崩二极管100的光子探测效率。

可以理解的是，在光电探测器1000还包括衬底10以外的多层膜层结构，衬底10位于这些膜层结构的一侧，即使第一沟槽隔离结构20贯穿衬底10，衬底10也不会发生各部分分离的情况。

在一些实施例中，如图7所示，在第一沟槽隔离结构20沿衬底10的厚度方向的尺寸，大于第一导电层11的厚度且小于衬底10的厚度的情况下，光电探测器1000还包括第二沟槽隔离结构50。第二沟槽隔离结构50设置于衬底10内，且设置于相邻两个单光子雪崩二极管100之间，被配置为将任意两个相邻的单光子雪崩二极管100隔开。沿衬底10的厚度方向，第二沟槽隔离结构50与第一沟槽隔离结构20间隔设置。

示例的，第二沟槽隔离结构50为网格状；第二沟槽隔离结构50在半导体层12上的正投影，与第一沟槽隔离结构20在半导体层12上的正投影至少部分重叠。

沿衬底10的厚度方向，第一沟槽隔离结构20的长度从衬底10靠近第一电极层30的一侧延伸至半导体层12内，第二沟槽隔离结构50的长度从衬底10远离第一电极层30的一侧延伸至半导体层12内，即第一沟槽隔离结构20和第二沟槽隔离结构50分别从衬底10相对的两个表面沿相互靠近的方向延伸，且两者之间具有间隔。这样，第一沟槽隔离结构20和第二沟槽隔离结构50共同作用，将任意相邻两个单光子雪崩二极管100隔开，提高相邻两个单光子雪崩二极管100之间的防串扰效果。

在一些实施例中，如图8所示，保护环14也可以是其他形状。示例的，第二导电图案13在第一导电层11上的正投影位于保护环14在第一导电层11上的正投影内，即保护环14设置于第二导电图案13远离第二电极层40一层的表面，且延伸至第二导电图案13的侧边缘。这样，保护环14的结构能够进一步提高第二导电图案13的扩散速率。

在另一些实施例中，如图9所示，第一电极层30和第二电极层40位于半导体层12的同一侧。

示例性地，第一沟槽隔离结构20的导电部21也可以与光电探测器1000内的其他信号线电连接，例如，在光电探测器中增设一层金属导电层，金属导电层包括沟槽引线60，沟槽引线60被配置为向导电部21传输负偏压信号。本申请对导电部21提供电信号的信号线不做限制。

请继续参阅图9，第一导电层11包括多个第一导电图案111，第一导电图案111为环状结构。多个第一导电图案111和多个第二导电图案13位于半导体层12的同一侧，均嵌设于半导体层12内，且一个第一导电图案111围绕一个第二导电图案13。这样，第一电极层30和第二电极层40位于半导体层12的同一侧。示例的，第一电极层30输出VSS负偏压信号。第一电极层30与掺杂P型离子的第一导电层11电连接。第二电极层40输出正偏压信号。第二电极层40包括多个第二电极图案41，一个第二电极图案41与一个第二导电图案13电连接。

上述沟槽引线60输出的负偏压信号的绝对值小于第一电极层30输出的负偏压信号的绝对值。示例的，第一电极层30输出的负偏压信号范围-50V～-10V。例如，第一电极层30输出的负偏压信号为-30V。沟槽引线60输出的负偏压信号的绝对值小于30V即可。

可以理解的是，第一电极层30和第二电极层40位于半导体层12的同一侧的情况下，沟槽引线60在半导体层12上的正投影位于第一沟槽隔离结构20内，且不与半导体层12电连接。

在上述实施例中，对各个实施例的描述各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种光电探测器，其特征在于，包括：

衬底，包括阵列排布的多个单光子雪崩二极管；

第一沟槽隔离结构，设置于所述衬底内，且设置于相邻两个单光子雪崩二极管之间，被配置为将任意两个相邻的所述单光子雪崩二极管隔开；

所述第一沟槽隔离结构包括：

导电部，所述导电部被配置为传输负偏压信号；

绝缘部，设置于导电部与所述衬底之间。

2.根据权利要求1所述的光电探测器，其特征在于，所述衬底包括：

第一导电层，包括阵列排布的多个第一导电图案；

半导体层，设置于所述第一导电层的一侧；

多个第二导电图案，嵌设于所述半导体层内，且相邻两个之间具有间隔；

其中，光电探测器还包括第一电极层，所述第一电极层设置于所述第一导电层远离所述半导体层的一侧，且所述第一电极层与所述导电部和所述多个第一导电图案电连接，被配置为传输负偏压信号。

3.根据权利要求2所述的光电探测器，其特征在于，所述第一沟槽隔离结构为网格结构；沿所述衬底的厚度方向，所述第一沟槽隔离结构贯穿所述第一导电层，将所述多个第一导电图案隔开；其中，每个第一导电图案在所述半导体层上的正投影覆盖一个第二导电图案；

所述第一电极层为网格结构，所述第一电极层覆盖所述第一沟槽隔离结构；且沿网格线的宽度方向，所述第一电极层的至少一端伸出所述第一沟槽隔离结构的边缘，并与所述第一导电图案电连接。

4.根据权利要求2所述的光电探测器，其特征在于，沿所述衬底的厚度方向，所述第一沟槽隔离结构的至少部分伸入所述半导体层。

5.根据权利要求4所述的光电探测器，其特征在于，所述第一沟槽隔离结构沿所述衬底的厚度方向的尺寸小于所述衬底的厚度。

6.根据权利要求2所述的光电探测器，其特征在于，还包括第二电极层，所述第二电极层设置于所述衬底远离所述第一电极层的一侧；

所述第二电极层包括多个第二电极，一个所述第二电极与一个所述第二导电图案电连接。

7.根据权利要求6所述的光电探测器，其特征在于，还包括第二沟槽隔离结构；所述第二沟槽隔离结构设置于所述衬底内，且设置于相邻两个单光子雪崩二极管之间，被配置为将任意两个相邻的所述单光子雪崩二极管隔开；

沿所述衬底的厚度方向，所述第二沟槽隔离结构与所述第一沟槽隔离结构间隔设置。

8.根据权利要求7所述的光电探测器，其特征在于，所述第二沟槽隔离结构为网格状；所述第二沟槽隔离结构在所述半导体层上的正投影，与所述第一沟槽隔离结构在所述半导体层上的正投影至少部分重叠。

9.根据权利要求1所述的光电探测器，其特征在于，所述第一沟槽隔离结构的所述绝缘部采用的材料包括氧化硅、氮化硅、氧氮化硅、氧化铝和氧化铪中的一种或多种；和/或，

所述第一沟槽隔离结构的所述导电部采用的材料包括铝、铜、银和钨中的一种或多种。

10.一种单光子探测系统，其特征在于，包括如权利要求1～9中任意一项所述的光电探测器；以及，

光源发射器，被配置为产生投射在目标对象的光源；所述光电探测器被配置为响应于所述光源经所述目标对象反射后的反射光，产生探测信号；

信号处理器，被配置为对所述探测信号进行处理，输出用于对所述目标对象进行测距的数据。