CN111684610A - 单光子雪崩二极管和用于操作单光子雪崩二极管的方法 - Google Patents

单光子雪崩二极管和用于操作单光子雪崩二极管的方法 Download PDF

Info

Publication number
CN111684610A
CN111684610A CN201880042775.1A CN201880042775A CN111684610A CN 111684610 A CN111684610 A CN 111684610A CN 201880042775 A CN201880042775 A CN 201880042775A CN 111684610 A CN111684610 A CN 111684610A
Authority
CN
China
Prior art keywords
region
single photon
avalanche diode
photon avalanche
spad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880042775.1A
Other languages
English (en)
Other versions
CN111684610B (zh
Inventor
丹尼尔·范·纽文霍夫
沃德·范·德·坦佩
马尔滕·奎克
哥宾纳·叶加纳森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111684610A publication Critical patent/CN111684610A/zh
Application granted granted Critical
Publication of CN111684610B publication Critical patent/CN111684610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/244—Detectors; Associated components or circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本公开涉及单光子雪崩二极管(SPAD)检测器，包括：半导体衬底(1)，其具有体区域(10)；在半导体衬底的体区域处的至少一个SPAD(2)，SPAD具有倍增结区域(20)；以及操作电路(3)，被配置为生成用于将光生载流子从半导体衬底的体区域传输到SPAD的倍增结区域的电传输场。本公开还涉及用于操作SPAD的方法。

Description

单光子雪崩二极管和用于操作单光子雪崩二极管的方法
技术领域
本公开总体上涉及一种单光子雪崩二极管(SPAD)和一种用于操作单光子雪崩二极管的方法。具体而言，本公开涉及一种电流辅助单光子雪崩二极管(CASPAD)和一种用于操作电流辅助单光子雪崩二极管的方法。
背景技术
通常，众所周知单光子雪崩二极管(也称为SPAD)。典型地，SPAD具有检测入射辐射的p-n结，并且以所谓的盖革模式工作，即，电压显著高于单光子雪崩二极管的击穿电压，也称为雪崩电压。
对于已知的SPAD，光子检测效率的增加可以与暗计数率的增加和时间分辨率的降低中的至少一个相关联。
因此，通常希望提供一种单光子雪崩二极管和一种操作单光子雪崩二极管的方法，其中，光子检测效率的增加对单光子雪崩二极管的暗计数率和时间分辨率只有很小的影响或者甚至没有影响。
发明内容
根据第一方面，本公开提供了一种单光子雪崩二极管检测器(SPAD)，包括：
半导体衬底，其具有体区域；
在半导体衬底的体区域处的至少一个SPAD，所述SPAD具有倍增结区域(junctionmultiplication region)；以及
操作电路，其被配置为生成用于将光生载流子从半导体衬底的体区域传输到SPAD的倍增结区域的电传输场。
根据第二方面，本公开提供了一种用于操作SPAD检测器的方法，所述SPAD检测器包括：
半导体衬底，其具有体区域；以及
在半导体衬底的体区域处的至少一个SPAD，所述SPAD具有倍增结区域；
所述方法包括：
生成用于将光生载流子从半导体衬底的体区域传输到SPAD的倍增结区域的电传输场。
根据第三方面，本公开提供了一种飞行时间深度感测系统，包括：光源；以及根据第一方面的单光子雪崩二极管(SPAD)检测器。
在从属权利要求、附图和以下描述中阐述了进一步的方面。
附图说明
参考附图通过示例的方式解释实施方式，其中：
图1示出雪崩光电检测器的一般示例；
图2a示出了用于在盖革模式下操作雪崩光电检测器的电路；
图2b示出了用于在雪崩模式下操作雪崩光电检测器的电路；
图3示出了根据第一实施方式的SPAD检测器的示意性剖视图；
图4示出了根据第一实施方式的SPAD检测器的示意性平面图；
图5示出了根据第一实施方式的用于操作SPAD检测器的方法的流程图；
图6示出了根据第二实施方式的SPAD检测器的示意性剖视图；
图7示出了根据第二实施方式的SPAD检测器的示意性平面图；
图8示出了根据第三实施方式的SPAD检测器的示意性剖视图；
图9示出了根据第三实施方式的用于操作SPAD检测器的方法的流程图；
图10示出了根据第四实施方式的SPAD检测器的示意性剖视图。
图11示出了SPAD检测器的实施方式，其中，传输施加区域和抽头区域彼此相邻；
图12示出了图11的SPAD检测器的俯视图；
图13示出了图11的实施方式的变型，其中，抽头区域包括较高掺杂水平区域和较低掺杂水平区域；
图14示出了图11的实施方式的另一变型，其中，抽头区域包括较高掺杂水平区域和较低掺杂水平区域；以及
图15示出了飞行时间深度感测系统。
具体实施方式
在给出参考图3至图14的实施方式的详细描述之前，进行一般性解释。
单光子雪崩二极管(SPAD)检测器包括具有体区域的半导体衬底。半导体衬底可以具有正面和与正面相对的背面，其中，体区域介于正面和背面之间。正面可以平行于背面。
SPAD检测器还包括在半导体衬底的体区域(特别是在半导体衬底的正面)的至少一个SPAD。SPAD可以嵌入正面，并且可以与半导体衬底的正面一起形成公共平面。SPAD具有倍增结区域，该倍增结区域被配置为执行由光生少数载流子(例如，光生电子或光生空穴)触发的倍增过程，并且用于检测光生少数载流子。倍增结区域可以在半导体衬底的体区域处，特别是在半导体衬底的正面。SPAD的倍增结区域可以是第一导电类型(例如，n掺杂区域或p掺杂区域)的掺杂区域，例如，高掺杂区域。倍增结区域可以包括第一导电类型的掺杂阱，例如，n阱或p阱。此外，倍增结区域可以包括第一导电类型的深掺杂阱，其定位成与掺杂阱的背面接触，掺杂阱的背面朝向半导体衬底的背面。深掺杂阱可以具有比掺杂阱更高的掺杂。
SPAD检测器还包括操作电路，该操作电路被配置为生成电传输场，用于将光生载流子(特别是光生少数载流子)从半导体衬底的体区域传输到SPAD的倍增结区域。电传输场可以同时导致多数载流子电流流向体区域。
在一些实施方式中，电传输场可以是面内电场和垂直平面电场中的至少一个。面内电场可以定向成平行于半导体衬底的正面。垂直平面电场可以定向成垂直于半导体衬底的正面。
在一些实施方式中，SPAD可以还包括用于向SPAD施加电读出场的读出区域。SPAD的读出区域可以在半导体衬底的体区域，特别是在半导体衬底的正面。SPAD的读出区域可以是不同于第一导电类型的第二导电类型的掺杂区域，例如，高掺杂区域。当第一导电类型是n型时，第二导电类型可以是p型。当第一导电类型是p型时，第二导电类型可以是n型。
读出区域可以包括第二导电类型的掺杂阱，例如，p阱或n阱。此外，读出区域可以包括第二导电类型的深掺杂阱，其定位成与第一掺杂阱的背面接触，掺杂阱的背面朝向半导体表面的背面。
SPAD还可以包括面内传输场施加区域，用于施加电传输场，特别是面内电传输场。面内传输场施加区域可以位于半导体衬底的体区域，特别是半导体衬底的正面。面内传输场施加区域可以是与读出区域的导电类型相同的第二导电类型的掺杂区域，例如，高掺杂区域。面内传输场施加区域可以包括第二导电类型的掺杂阱，例如，p阱或n阱。面内传输场施加区域的掺杂浓度可以与读出区域的掺杂浓度相当。
半导体衬底可以是外延半导体衬底。半导体衬底可以包括或由硅、锗、镓和其他半导体材料中的至少一种组成。半导体衬底可以是未掺杂半导体衬底或第二导电类型的掺杂半导体衬底，例如，轻掺杂半导体衬底。掺杂半导体衬底的掺杂浓度可以比读出区域和面内传输场施加区域的掺杂浓度小得多。
SPAD的倍增结区域可以在从0.1μm2至10μm2、优选0.5μm2至5μm2的区域中具有平行于半导体衬底正面的面积。优选地，平行于半导体衬底正面的面积可以是1μm2。所述区域规范仅具有示例性特征。因此，倍增结区域小于传统的SPAD的倍增结区域。
为了生成面内电传输场，操作电路可以被配置为在读出区域和面内传输场施加区域之间施加传输电压。例如，操作电路可以经由导线分别与读出区域和面内传输场施加区域连接。
在一些实施方式中，SPAD可以还包括保护区域。保护区域可以位于体区域，特别是半导体衬底的正面。保护区域可以在倍增结区域与读出区域和面内传输场施加区域中的至少一个之间。保护区域可以接触倍增结区域以及读出区域和面内传输场施加区域中的至少一个。保护区域可以是导电类型与倍增结区域的导电类型相同的第一导电类型的掺杂区域，例如，轻掺杂区域。保护区域的掺杂浓度可以小于倍增结区域的掺杂浓度。保护区域可以减小倍增结区域的能够检测撞击光子的面积。
在一些实施方式中，倍增结区域、读出区域中的一个可以是中空圆柱形区域，面内传输场施加区域是圆柱形区域。例如，圆柱形区域可以是圆形盘或矩形盘。
在一些实施方式中，读出区域、面内传输场施加区域和倍增结区域中的至少一个可以是中空圆柱形区域。例如，中空圆筒状区域可以是环形区域或框架状区域。
例如，倍增结区域可以是圆柱形区域，面内传输场施加区域可以是中空圆柱形区域，读出区域可以是中空圆柱形区域。特别地，圆柱形倍增结区域可以被中空圆柱形面内传输场施加区域包围，该面内传输场施加区域可以被中空圆柱形读出区域包围。此外，保护区域可以是中空圆柱形区域，特别是保护环。中空圆柱形保护区域可以包围圆柱形倍增结区域，并且可以被中空圆柱形面内传输场施加区域包围。
特别地，倍增结区域可以是圆盘，其被环形的中空圆柱形保护区域包围并与之接触。中空圆柱形保护区域可以被环形的面内传输场施加区域包围并与之接触。环形面内传输场施加区域可以被环形读出区域包围，其中，面内传输场施加区域与该区域间隔开。面内传输场施加区域和读出区域之间的距离可以与半导体衬底的正面和背面之间的距离具有类似的大小。
可替代地，面内传输场施加区域可以是圆柱形区域，倍增结区域可以是中空圆柱形区域，读出区域可以是中空圆柱形区域。特别地，圆柱形面内传输场施加区域可以被中空圆柱形倍增结区域包围，中空圆柱形倍增结区域可以被中空圆柱形读出区域包围。此外，保护区域可以是中空圆柱形区域。中空圆柱形保护区域可以包围圆柱形面内传输场施加区域，并且可以被中空圆柱形倍增结区域包围。
例如，面内传输场施加区域可以是圆盘，其可以被第一保护环包围并与之接触。第一保护环可以被环形倍增结区域包围并与之接触。环形倍增结区域可以被第二保护环包围并与之接触。第二保护环可以被环形读出区域包围并与之接触。
可替代地，读出区域可以是圆柱形区域，倍增结区域可以是中空圆柱形区域，面内传输场施加区域可以是中空圆柱形区域。特别地，圆柱形读出区域可以被中空圆柱形倍增结区域包围，中空圆柱形倍增结区域可以被中空圆柱形面内传输场施加区域包围。此外，保护区域可以是中空圆柱形区域。中空圆柱形保护区域可以包围中空圆柱形倍增结区域，并且可以被圆柱形面内传输场施加区域包围。
例如，读出区域可以是圆盘，其可以被第一保护环包围并与之接触。第一保护环可以被环形倍增结区域包围并与之接触。环形倍增结区域可以被第二保护环包围并与之接触。第二保护环可以被环形的面内传输场施加区域包围并与之接触。
在一些实施方式中，半导体衬底可以还包括垂直平面传输场施加区域，用于施加电传输场，特别是垂直平面电传输场。垂直平面传输场施加区域可以位于半导体衬底的体区域，特别是半导体衬底的背面。垂直平面传输场施加区域可以是第二导电类型的掺杂区域，例如，高掺杂区域，即与读出区域相同的导电类型。垂直平面传输场施加区域可以是在半导体衬底上背面延伸的层。
为了生成垂直平面电传输场，操作电路可以被配置为在读出区域和垂直平面传输场施加区域之间施加传输电压。例如，操作电路可以经由导线分别与读出区域和垂直平面传输场施加区域连接。
SPAD检测器的半导体衬底和SPAD可以通过半导体器件制造工艺制造。半导体器件制造工艺可包括光刻、蚀刻(例如，干蚀刻或湿蚀刻)、化学气相沉积(CVD)、物理气相沉积(PVD)、分子束外延(MBE)、电化学沉积(ECD)和晶片(例如，由纯半导体材料制成的晶片)上的其他处理工艺中的至少一种。例如，半导体器件制造工艺可以是平面技术或标准CMOS集成电路制造工艺。SPAD检测器也可以用BICMOS、双极和SiGe BICMOS技术制造。
在一些实施方式中，操作电路可以被配置为生成电读出场，用于生成由光生少数载流子触发的雪崩。如果倍增结区域是p掺杂区域，则光生少数载流子可以是光生电子，如果倍增结区域是n掺杂区域，则光生少数载流子可以是光生空穴。为了生成电读出场，操作电路可以被配置为在倍增结区域和读出区域之间施加读出电压。例如，操作电路可以经由导线与倍增结区域和读出区域连接，以将倍增结区域连接到电压源，并将读出区域连接到地，以便将倍增结区域偏置到读出电压，或将读出区域连接到电压源，并将倍增结区域连接到地，以便将读出区域偏置到读出电压。
操作电路可以被配置为将读出电压升高到高于SPAD的击穿电压的电压。SPAD的击穿电压(雪崩电压)是对应于SPAD的反向电流的跳变的电压。通过将读出电压升高到高于击穿电压的电压，可以执行由光生少数载流子触发的倍增过程。
操作电路可以被配置为在高于击穿电压的第一读出电压值和低于击穿电压的第二读出电压值之间改变读出电压。当读出电压高时，SPAD处于检测状态。在检测状态下，SPAD准备好检测撞击光子。当读出电压低于击穿电压时，SPAD处于再生状态。在再生状态下，从倍增区域移除多数载流子。为了改变读出电压，操作电路可以具有淬灭电路。淬灭电路可以是无源淬灭电路或有源淬灭电路。淬灭电路可以具有与SPAD串联设置的单个电阻器，用于由于反向电流的跳变而产生压降。
在一些实施方式中，电传输场可以是恒定的。因此，传输电压可以是恒定的。即，当检测到光子后，读出电压降低时，传输电压保持不变。例如，传输电压可以是从0.5V到5V、优选从1V到2V的电压。
操作电路还可以包括被配置为检测入射光子的脉冲检测电路。
在一些实施方式中，SPAD检测器可以还包括另一SPAD(第二SPAD)，其中，操作电路被配置为交替地操作SPAD(第一SPAD)和第二SPAD。即，当第一SPAD处于检测状态时，第二SPAD处于再生状态。当第一SPAD检测到撞击光子时，第一SPAD进入再生状态，第二SPAD进入检测状态。
SPAD检测器可以是快速灵敏的光电检测器。
可替代地，SPAD检测器可用于“飞行时间”(TOF)测距应用。其中，以1MHz至1GHz范围内的频率调制光源。光照亮物体或场景，部分反射光通过聚焦透镜进入测距仪相机。通过测量每个像素中入射光的相位，可以估计场景中像素与其共轭(反光)像素区域之间的距离。这样，可以估计和记录物体的距离和物体的形状。
在一些实施方式中，SPAD检测器可以是飞行时间检测器，特别是光子混合器。光子混合器可以被配置为将入射调幅电磁辐射与电信号混合，并输出光电电流。
在下文中，为了增强对本公开实施方式的理解，讨论了基本p-n结的一些原理。通常，其想法是将其偏置到结的击穿以下，以产生雪崩倍增(当设想雪崩状态检测时)，并将其偏置到击穿以上(当设想SPAD操作时)。
尽管在假设SPAD检测器在盖革模式下操作的情况下描述一些实施方式，其中，检测器响应于检测到的单个光子而触发并给出直接数字脉冲，但是本文描述的实施方式不限于此。例如，在一些实施方式中，SPAD检测器在(纯)雪崩状态或模式下操作。
众所周知，过去只制作简单的pn结，通常会在周边发生雪崩倍增，但不会在检测器的总面积上发生。从物理学中可知，带电电容器的角是电场增加的地方，因此，在周界处，可能存在角，因此存在更高的电场，因此将更早发生雪崩击穿(即，在较低的施加的反向偏置时)，并且倍增将在该区域占主导地位。
还众所周知，pn结一侧或两侧掺杂水平较低的结具有较高的击穿电压，因此不太容易击穿。
在一些实施方式中，这些问题的解决方案是在周边提供低掺杂圆环，从而产生高于检测器中心部分的击穿电压(参见示例性的图3，其也将在下面进一步描述)。
在这种SPAD结构中实现一些实施方式。通常，当这样的SPAD触发时，整个光敏体积将会击穿。中间级陷阱(mid-level traps)填满，充满整个体积，稍后会释放其电荷载流子，这将再次触发SPAD，但这次不是通过光子触发。在一些实施方式中可能出现的这种效应称为后脉冲。在一些实施方式中使用的一种解决方案是在一段时间内将SPAD保持在击穿之下，使得这些陷阱清空而不会触发SPAD(这段时间称为淬灭时间)。这段不工作的时间限制了SPAD在某些应用中的使用。此外，反向偏置量相当大，结果可能产生大暗电流。在某些情况下，生成的载流子也可能触发SPAD，结果可能会出现错误检测。发生这种情况的比率就是所谓的暗计数率(DCR)。DCR效应和后脉冲可能与发生雪崩的体积成正比。因此，已经认识到，具有较小面积的SPAD可以成比例地具有较小的后脉冲和DCR，因此，一些实施方式涉及具有这种较小面积的SPAD。
经典SPAD和雪崩检测器主要在NIR(近红外)中具有低的光检测概率。此外，光生少数载流子的倍增面积与一些已知的经典SPAD的检测面积一样大，因此，存在高暗计数率、大且长的后脉冲以及所需的长淬灭时间。
因此，在本公开的一些实施方式中，建议并规定通过大部分电流引导(由电传输场的施加而引起)，将光电子引导到中央SPAD，其中，将引发触发。因此，这个更小的SPAD从更大的体积中收集光电子，与一个小的有效雪崩区域结合，允许近红外光检测。
以这种方式，在一些实施方式中，大面积光电检测器可以与小体积雪崩检测器相结合，从而组合相关的益处。
然而，已经认识到，例如，图3所示的结构可以将电子驱动到pn结中，但是不优先驱动到可以引发触发的体积，因为可能被所谓的保护环干扰。
因此，在一些实施方式中，SPAD的结构被简化为非常小的“点”雪崩检测器，由此周界邻近光电子被驱动到的地方，其中，可能引发非常高的生成雪崩的概率。
因此，在一些实施方式中，倍增结区域与抽头区域相邻，抽头区域形成SPAD的阴极或阳极。因此，体积可以减小，并且SPAD检测器可以制成点状。
因此，在一些实施方式中，可以产生如上所述的不良性质的体积可以减小到最小，并且可以靠着或靠近半导体表面(体区域)而定位。典型地，半导体表面有更多的陷阱，因此在某些情况下，后脉冲和DCR并不总是最佳地减少。
对于SPAD，这在一些实施方式中可能意味着：
·实现低暗计数率，因为产生泄漏载流子的体积很小；
·后脉冲很少，因为SPAD面积很小；
·检测器电容小，因为只有非常小的pn结(可能大约为1fF)；
·可能大的检测器面积(由于施加电传输场所导致的引导电流)；
·由于将光生电子立即带到倍增区域，所以检测概率高；
·良好的NIR效率(将来自衬底深处的电子驱动到雪崩位置。如上所述，在本文中，可以从底部施加电传输场，具有以快速和有效的方式将光电子驱动到雪崩区域的相同目的)。
通常，对于雪崩检测器，这在一些实施方式中可能意味着：
·实现低暗电流，因为产生泄漏载流子的体积很小；
·检测器电容小，因为只有非常小的pn结(大约为1fF)；
·可能大的检测器面积(由于如本文所讨论的施加电传输场所导致的引导电流)；
·大多数光生电子将会倍增，因为将其立即带到倍增区域；
·良好的NIR效率。
在一些实施方式中，抽头区域是n掺杂或p掺杂的，并且抽头区域可以分别包括n阱或p阱。
抽头区域可以具有一定深度，使得邻近抽头区域而设置的倍增体积可以在体区域的表面之下，以避免表面态(surface state)。因此，表面态可能不存在于最高电场中，使得产生的载流子将较少倍增(在雪崩状态下)，并且不会触发击穿(在SPAD状态下)。
n阱或p阱可以具有倒掺杂，这可以通过离子注入产生。n阱或p阱可以具有低掺杂区域和高掺杂区域。低掺杂区域可以比高掺杂区域更靠近体区域的表面。因此，低掺杂区域可以设置在高掺杂区域的顶部。
在一些实施方式中，例如，通过离子注入，高掺杂区域掩埋在体区域中。
在一些实施方式中，SPAD检测器还包括用于施加电传输场的传输施加区域，其中，传输场施加区域也用作SPAD检测器的阳极或阴极。传输(场)施加区域可以被设置为包围抽头区域的p(或n)掺杂环结构等，其中，倍增结区域至少部分地设置在传输施加区域和抽头区域之间的体积中。倍增结区域也可以(部分地)在传输施加区域和/或抽头区域中延伸。因此，传输施加区域可以至少部分地与倍增结区域重叠。
传输施加区域和倍增结区域可以彼此相邻，使得整个SPAD结构可以非常小。
如本文所讨论的，本公开还涉及一种用于操作SPAD检测器的方法。SPAD检测器包括具有体区域的半导体衬底和在半导体衬底的体区域的至少一个SPAD，该SPAD具有倍增结区域。用于操作SPAD检测器的方法包括生成电传输场，用于将光生载流子(特别是光生少数载流子)从半导体衬底的体区域传输到SPAD的倍增结区域。
SPAD检测器(特别是SPAD检测器和半导体衬底)可以按照上面关于SPAD检测器的详细描述来配置。
在一些实施方式中，电传输场可以是面内电场和垂直平面电场中的至少一个。面内电场可以平行于半导体衬底的正面而定向，垂直平面电场可以垂直于半导体衬底的正面而定向。
在该方法的一些实施方式中，可以生成用于生成由光生少数载流子触发的雪崩的电读出场。例如，可以在倍增结区域和读出区域之间施加读出电压。特别地，如果倍增结区域是n掺杂区域，则倍增结区域可以偏置到读出电压，或者，如果倍增结区域是p掺杂区域，则读出区域可以偏置到读出电压。
读出电压可以上升到高于SPAD击穿电压的电压。通过将读出电压升高到高于击穿电压的电压，可以执行由光生少数载流子触发的倍增过程。
例如，读出电压可以在高于击穿电压的第一读出电压值和低于击穿电压的第二读出电压值之间变化。当读出电压高时，SPAD处于检测状态，当读出电压低于击穿电压时，SPAD处于再生状态。例如，可以执行无源或有源淬火处理。
在一些实施方式中，电传输场可以是恒定的。因此，传输电压可以是恒定的。即，当检测到光子之后，读出电压降低时，传输电压保持不变。例如，传输电压可以是从0.5V到5V、优选从1V到2V的电压。
在一些实施方式中，SPAD检测器可以还包括另一SPAD(第二SPAD)。在这种情况下，可交替操作SPAD(第一SPAD)和第二SPAD。即，当第一SPAD在检测状态下操作时，第二SPAD在再生状态下操作。当第一SPAD检测到撞击光子时，第一SPAD进入再生状态，第二SPAD进入检测状态。
该方法可用于操作快速灵敏的检测器。
在一些实施方式中，该方法可以用于操作飞行时间检测器，特别是光子混合器。光子混合器可以被操作为来将入射调幅电磁辐射与电信号混合，并输出光电电流。
在一些实施方式中，当在计算机和/或处理器上执行时，本文描述的方法还被实现为使得计算机和/或处理器执行该方法的计算机程序。在一些实施方式中，还提供了一种在其中存储计算机程序产品的非暂时性计算机可读记录介质，当该计算机程序产品由处理器(例如，上述处理器)执行时，促使执行在本文描述的方法。
总之，本公开提出增加额外的电场，以将光生载流子(例如，空穴或电子)从体区域(例如，硅体)传输到雪崩结(倍增结区域)，降低照明波长对SPAD时间响应的影响，特别是SPAD的时间响应的FWHM(半最大全宽)。此外，当在BSI(背面照明)结构中实现SPAD装置时，雪崩结远离将产生大多数载流子的背面。因此，BSI技术中的SPAD装置的时间分辨率更受扩散分量的支配。由电场施加引起的漂移场的增加从时间响应中去除了扩散分量。
此外，电场将有助于清除SPAD检测器和倍增结区域的雪崩倍增过程产生的多余载流子。SPAD触发后雪崩消退所需的时间称为SPAD死区时间，是SPAD系统设计中的一个重要参数。通过施加电场降低死区时间是当前SPAD检测器的一个特征。在SPAD恢复期间，额外排放元件排出其他进入的载流子的实现有助于防止后触发。这个排放元件可以是第二SPAD，一起避免死区时间。
此外，本公开提出了在雪崩模式下操作的结区域的限制，即与传统的SPAD相比，SPAD的倍增结区域的面积的限制。通过减小雪崩结与光学区域的相对面积，可以降低由于晶片杂质、位错等引起的过大暗电流率(DCR)的风险。
因此，本公开可以提高光子检测效率，特别是对于BSI实现方式；提高时间抖动，因为直方图中的扩散尾部被漂移尾部代替；并且可以减小结面积，而这通常是不稳定的。
返回图1，示出了本领域技术人员通常已知的雪崩光电检测器400，并且其可以用于一些实施方式中，这将从下面的进一步描述中变得显而易见。
光电检测器400包括具有正面402和背面403的体区域401，其中，体区域401由层厚为d的低p掺杂体区域外延半导体形成。
SPAD由包括n掺杂阱404和n掺杂深阱405的n掺杂倍增结(multiplicationjunction)区域形成。n掺杂阱404和n掺杂深阱405具有圆盘状形状。n掺杂阱404的正面与体区域401的正面402在一个平面中，并且n掺杂阱404的背面与n掺杂深阱405接触。深n阱405与n阱404一起形成雪崩光电检测器400的阴极。
由n阱404和深n阱405形成的倍增结区域被低n掺杂环406包围，低n掺杂环406具有保护环的功能。
与n掺杂环406相邻，与n掺杂环406有一定距离，设置p掺杂读出环407，p掺杂读出环407与背面接触408一起接地。
如上所述，具有n阱404和深n阱405的倍增结区域形成雪崩光电检测器400的阴极，并且通过连接409连接到电路410，电路410向雪崩光电检测器施加工作电流/电压，如下文进一步讨论的，由此产生雪崩倍增耗尽区域411。
光生电子412将在雪崩倍增耗尽区域411中产生雪崩倍增，在深n阱405和低p掺杂体区域外延半导体401之间共享雪崩倍增耗尽区域411。
图2a和图2b分别示出了两种类型的电路410和410’，在一些实施方式中，这些电路通常可以通过电线409连接到阴极，其中，电路410用于所谓的盖革操作模式，电路410’用于雪崩光电检测器的雪崩操作模式。
在图2a的电路410的情况下，雪崩光电检测器可用于检测产生电子-空穴对的单光子，其中电子或空穴由于自再生碰撞电离而在如图1中示例性示出的雪崩倍增耗尽区域411中触发击穿事件。
如上所述，这称为雪崩光电检测器的盖革操作模式。因此，在一些实施方式中，阴极线409被施加偏压超过雪崩光电检测器的击穿电压。电路410处理该偏置电压Vbe，对于该偏置电压，在一些实施方式中，通常施加高于击穿电压高达500mV至几伏的过电压。这可以通过例如淬灭电路430中的串联电阻器431来实现，淬灭电路430允许或导致击穿后在雪崩光电检测器上出现电压降，这又导致击穿以下的有效偏置，使得自再生击穿淬灭。这种淬灭也可以通过本领域技术人员公知的更复杂的模拟/数字电路来实现。此外，提供了脉冲检测电路432，用于检测击穿事件并生成数字信号，用于进一步数据处理。
在图2b的电路410’的情况下，雪崩光电检测器可用于检测产生电子-空穴对的光子，其中，电子或空穴由于如图1示例性所示的雪崩倍增耗尽区域411中的碰撞电离而倍增有限因数(limited factor)。
在一些实施方式中，有限因数是雪崩增益，并且其幅度可以取决于阴极线409被电压Vge’偏置到多接近雪崩光电检测器的击穿电压。在一些实施方式中，包括例如电阻器431’的偏置电路430’处理该偏置电压，并且通常施加低于击穿电压200mV至1V的电压，以便产生3至30雪崩增益之间的倍增因数。此外，提供跨阻电路432’，用于雪崩光电检测器电流的进一步处理，例如，通过低噪声跨阻放大器将其转换成电压，用于进一步的模拟信号处理。
图3和图4分别在剖视图和平面图中示出了SPAD检测器的第一实施方式。SPAD检测器具有半导体衬底1、SPAD 2和操作电路3。
半导体衬底1包括体区域10，体区域10具有正面100和与正面100相对的背面101。体区域10是厚度为d的未掺杂外延半导体层。半导体衬底1还包括作为垂直平面传输场施加区域的垂直平面传输场施加层11。垂直平面传输场施加层11沿着体区域10的背面101延伸。垂直平面传输场施加区域11是p掺杂层。
SPAD 2具有作为倍增结区域的n掺杂倍增结区域20。n掺杂倍增结区域20包括n掺杂阱200和n掺杂深阱201。n掺杂阱200和n掺杂深阱201具有圆盘状形状。n掺杂阱200的正面与体区域10的正面100在一个平面中，n掺杂阱200的背面与n掺杂深阱201接触。
SPAD 2还具有n掺杂保护环21，其中，n掺杂保护环21的掺杂浓度小于n掺杂倍增结区域20的掺杂浓度。具有环状形状的n掺杂保护环21包围n掺杂倍增区域20，并与n掺杂倍增区域20接触。n掺杂保护环21的正面与体区域10的正面100在一个平面中。垂直于体区域10的保护环21的正面100的深度略大于n掺杂倍增结区域20的深度。
SPAD 2还具有p掺杂的面内传输场施加环22，作为面内传输场施加区域。p掺杂的面内传输场施加环22被成形为环状p掺杂阱，其包围n掺杂保护环21并与n掺杂保护环21接触。p掺杂的面内传输场施加环22的正面与体区域10的正面100在一个平面中。面内传输场施加环22的垂直于体区域10正面100的深度小于n掺杂倍增结区域20的深度和n掺杂保护环21的深度。面内传输场施加环22的掺杂浓度基本上与垂直平面传输场施加层11的掺杂浓度相同。
SPAD 2还具有p掺杂读出环23，作为读出区域。p掺杂读出环23被成形为环状p掺杂阱，其在距离l处包围p掺杂的面内传输场施加环22，距离l类似于体区域10的厚度d。p掺杂读出环23的正面与体区域10的正面100在一个平面中。p掺杂读出环23的垂直于体区域10的正面100的深度与p掺杂的面内传输场施加环22的深度相同。
操作电路3包括无源淬灭电路30以及脉冲检测电路31，无源淬灭电路30具有电阻器300和读出电压源301。操作电路3还包括传输电压源32。
SPAD 2和垂直平面传输场施加层11经由导线连接到操作电路3。在第一实施方式中，n掺杂倍增结区域20经由电阻器300连接到读出源301，以施加反向偏置Vbe，p掺杂读出环23连接到地gnd。因此，由撞击光子4产生的电子空穴对的光生电子可以倍增，并且脉冲检测电路31可以检测到由倍增过程引起的电压脉冲。
此外，面内传输场施加环22连接到传输电压源32，以施加恒定的传输电压dV。因此，产生面内电传输场，这导致从倍增结区域20到读出区域23的面内空穴电流50。另一方面，光生电子通过面内电传输场向倍增结区域20传输。
此外，垂直平面传输场施加层11连接到地gnd。因此，产生垂直平面电传输场，这导致从倍增结区域20到垂直平面传输场施加层11的垂直平面空穴电流51。另一方面，光生电子通过垂直平面电传输场向倍增结区域20传输。
图5示出了用于操作第一实施方式的SPAD检测器的方法6的流程图。
在60，电读出场施加到SPAD。在第一实施方式的SPAD检测器的情况下，高于SPAD击穿电压的反向偏置Vbe施加到n掺杂倍增区域，其中，读出环接地。当光生电子到达倍增结区域时，电读出场启动由光生电子触发的雪崩过程。
在61，向SPAD和半导体衬底施加电传输场。在第一实施方式的SPAD检测器的情况下，传输电压dV施加到面内传输场施加环，其中，读出环和垂直平面传输场施加层接地。当产生光生电子时，电传输场将光生电子移向倍增结区域。
在62，脉冲检测电路检测由光生电子触发的雪崩过程所引起的电流脉冲。
在63，雪崩过程猝灭。在第一实施方式的SPAD检测器的情况下，反向偏置降低到击穿电压以下，并保持在击穿电压以下，直到SPAD再生(regenerated，恢复)并准备用于检测另一撞击光子。在第一实施方式中，执行无源淬灭，其中，响应于由雪崩过程引起的电流脉冲，反向偏置响应于电阻器处的电压降而减小。在淬灭期间，电读出场减小，以停止倍增，并且电传输场将空穴形式的多数载流子从倍增结区域传输到体区域。
在SPAD再生后，返回到60，即，反向偏置增加到击穿电压以上。
图6和图7分别在剖视图和平面图中示出了SPAD检测器的第二实施方式。SPAD检测器具有半导体衬底1、SPAD 2’和操作电路3。
半导体衬底1和操作电路3如如上所述的第一实施方式中那样形成。
随后，描述SPAD 2’的结构。
SPAD 2’具有n掺杂的倍增结环20’，作为倍增结区域。n掺杂倍增结环20’被成形为环状p掺杂阱。
SPAD 2’还具有n掺杂保护环21’，其中，n掺杂保护环21’的掺杂浓度小于n掺杂倍增结环20’的掺杂浓度。具有环状形状的n掺杂保护环21’被n掺杂倍增环20’包围并与之接触。n掺杂保护环21的垂直于体区域10的正面100的深度略大于n掺杂倍增结环20’的深度。
SPAD 2’还具有p掺杂的面内传输场施加区域22’中，作为面内传输场施加区域。p掺杂的面内传输场施加区域22’形成为具有圆盘状形状的p掺杂阱。面内传输场施加区域22’的垂直于体区域10的正面100的深度大于n掺杂倍增结环20’的深度和n掺杂保护环21’的深度。面内传输场施加区域22’的掺杂浓度基本上与垂直平面传输场施加层11的掺杂浓度相同。
SPAD 2’还包括另一n掺杂保护环24，其中，该另一n掺杂保护环24的掺杂浓度与n掺杂保护环21’的掺杂浓度基本相同。具有环状形状的n掺杂保护环24包围n掺杂倍增环20’并与之接触。另一n掺杂保护环24的垂直于体区域10的正面100的深度大于p掺杂的面内传输场施加区域22’的深度。
SPAD 2’还具有p掺杂读出区域23’，作为读出区域。p掺杂读出区域23’是具有圆形开口的p掺杂阱，其中，p掺杂阱包围另一n掺杂保护环24并与之接触。p掺杂读出区域23’的垂直于体区域10的正面100的深度类似于n掺杂倍增结环20’的深度。
n掺杂倍增结环20’、n掺杂保护环21’、p掺杂面内传输场施加区域22’、另一n掺杂保护环24和p掺杂读出区域23’与体区域10的正面100在一个平面内。
SPAD 2’和垂直平面传输场施加层11以类似于第一实施方式的SPAD2的方式连接到操作电路3。执行用于操作第二实施方式的SPAD检测器的方法，类似于参考图5描述的方法。
图8在剖视图中示出了SPAD检测器的第三实施方式。SPAD检测器包括第一SPAD 2’和第二SPAD 7，这两者都具有第二实施方式的SPAD 2’的结构。读出区域23’形成第一SPAD2’的读出区域和第二SPAD 7的读出区域。在这种情况下，操作电路被配置为交替操作第一SPAD 2’和第二SPAD 7。换言之，当第二SPAD 7处于关闭状态并恢复时，通过改变漂移场将其切换到第二SPAD 7，同时第一SPAD 2’正在恢复。
图9示出了用于操作第三实施方式的SPAD检测器的方法6’的流程图。
在60’，第一电读出场施加到第一SPAD，第二电读出场施加到第二SPAD，其中，第一电读出场比第二电读出场强。因此，高于击穿电压的反向偏置施加到第一SPAD的n掺杂倍增区域，小于击穿电压的反向偏置施加到第二SPAD的n掺杂倍增区域，并且第一SPAD和第二SPAD共用的读出区域接地。当光生电子到达第一SPAD的倍增结区域时，电读出场在第一SPAD中启动由光生电子触发的雪崩过程。
在61’，电传输场施加到第一SPAD和垂直平面传输场施加层。在第三实施方式的SPAD检测器的情况下，传输电压施加到第一SPAD的面内传输场施加环，其中，第一SPAD的读出环和垂直平面传输场施加层接地。
在62’，脉冲检测电路检测到由光生电子触发的雪崩过程引起的第一SPAD中的电流脉冲。
在63’，雪崩过程淬灭，并且高电读出场施加到第二SPAD。在第三实施方式的SPAD检测器的情况下，施加到第一SPAD的反向偏置(偏压)降低到击穿电压以下，并保持在击穿电压以下，直到SPAD再生并准备用于检测另一撞击光子。同时，施加到第二SPAD的反向偏置上升到击穿电压以上。
在64，向第二SPAD和半导体衬底施加电传输场。在第三实施方式的SPAD检测器的情况下，施加到第一SPAD的面内传输场施加环的传输电压停止，并且传输电压施加到第二SPAD的面内传输场施加环，其中，第二SPAD的读出环和垂直平面传输场施加层接地。
在65，脉冲检测电路检测由光生电子触发的雪崩过程引起的第二SPAD中的电流脉冲。然后，返回到50和51。
第三实施方式的SPAD检测器即使在一个SPAD的再生状态期间也能够检测入射辐射。
图10在剖视图中示出了SPAD检测器第四实施方式。SPAD检测器具有半导体衬底1’、SPAD 2”和操作电路3’。
详细地，半导体衬底1’包括体区域10’，体区域10’具有正面100’和与正面100’相对的背面101’。体区域10’是未掺杂的外延半导体层。半导体衬底1’还包括垂直平面传输场施加层11’，作为垂直平面传输场施加区域。垂直平面传输场施加层11’沿着体区域10’的背面101’延伸。垂直平面传输场施加区域11’是n掺杂层。
SPAD 2”具有p掺杂倍增结环20”，作为成形为环状p掺杂阱的倍增结区域。
SPAD 2”还具有p掺杂保护环21”，其中，p掺杂保护环21”的掺杂浓度小于p掺杂倍增结区域20”的掺杂浓度。具有环状形状的p掺杂保护环21”包围p掺杂倍增结区域20”并与之接触。p掺杂保护环21”的垂直于体区域10’的正面100’的深度略大于p掺杂倍增结区域20”的深度。
SPAD 2”还具有面内传输场施加区域22”，作为面内传输场施加区域。n掺杂的面内传输场施加区域22”是具有圆形开口的n掺杂阱，其中，n掺杂阱包围p掺杂保护环21”并与之接触。n掺杂的面内传输场施加区域22”的垂直于体区域10’的正面100’的深度略大于p掺杂倍增结环20”和p掺杂保护环21”的深度。
SPAD 2”还包括另一p掺杂保护环24’，其中，该另一p掺杂保护环24’的掺杂浓度与p掺杂保护环21”的掺杂浓度基本相同。具有环状形状的p掺杂保护环24’被p掺杂倍增结环20”包围并与之接触。另一p掺杂保护环24’的垂直于体区域10’的正面100’的深度类似于p掺杂保护环21”的深度。
SPAD 2”还具有n掺杂读出区域23”，作为读出区域。n掺杂读出区域23”形成为具有圆盘状形状的n掺杂阱。n掺杂读出区域23”的垂直于体区域10’的正面100’的深度大于p掺杂倍增结区域20”的深度、保护环21”的深度和面内传输场施加区域22”的深度。n掺杂读出区域23”的掺杂浓度与面内传输场施加环22”的掺杂浓度基本相同。
SPAD 2”还在n掺杂的面内传输场施加区域22”中具有环状像素p阱25，其中，环状像素p阱25接地。环形像素p阱25用于晶体管和其他电路部件。
p掺杂倍增结环20”、p掺杂保护环21”、面内传输场施加区域22”、另一p掺杂保护环24’、n掺杂读出区域23”和像素p阱25的正面与体区域10’的正面100’在一个平面内。
操作电路3’包括具有电阻器300’的无源淬灭电路30’和脉冲检测电路31’。操作电路3’还具有传输电压源32’和读出电压源33。
SPAD 2”和垂直平面传输场施加层11’经由导线连接到操作电路3’。在第四实施方式中，p掺杂倍增结环20”经由电阻器300’连接到地gnd，并且n掺杂读出区域22”连接到读出电压源33，以施加反向偏置Vbe。因此，由撞击光子4生成的电子空穴对的光生空穴可以倍增，并且脉冲检测电路31’可以检测到由倍增过程引起的脉冲。
此外，面内传输场施加区域22”连接到传输电压源32’，以施加反向偏置Vbe和传输电压dV之和，作为电压，其中，传输电压dV是恒定的。因此，生成面内电传输场，这导致从倍增结区域20”到体区域10’的面内电子电流。另一方面，光生空穴通过面内电传输场向倍增结区域20”传输。
此外，垂直平面传输场施加层11’连接到传输电压源32’，以施加反向偏置Vbe和传输电压dV之和，作为电压，其中，传输电压是恒定的。因此，生成垂直平面电场，这导致从倍增结区域20”到垂直平面电场施加层11’的垂直平面电子电流。另一方面，光生空穴通过垂直平面电场沿路径52向倍增结区域20”传输。
图11示出了具有正面100和背面101的雪崩光电检测器(SPAD)500的另一实施方式，其中，与前面实施方式相同的附图标记示出了光电检测器500的相同部分(例如，图3的体区域10、传输场施加层11、作为读出区域的p掺杂读出环23、施加传输电压dV的传输电压源32、面内空穴电流50、垂直平面空穴电流51以及电路410(或410’)，这也在上面结合图2a和图2b等进行了讨论)，其中，用于施加电传输场的p掺杂传输施加环502用于面内以及垂直于平面p传输(例如，与图1的保护环406或图3的实施方式中的保护环21相反)。
此外，p掺杂传输施加环502用作雪崩光电检测器500的阳极，n掺杂区域506(也称为抽头区域(tap region))形成阴极。p掺杂传输施加环502包围n掺杂区域506，其中，n掺杂区域506可以具有柱状形状(例如，具有圆形横截面)。
通过施加电传输场，面内空穴电流50出现在传输施加环502和读出器23之间，垂直平面空穴电流51出现在传输施加环502和体区域10的背面101之间。
阴极506上的击穿电压基本上取决于传输施加环502和阴极区域506之间的空间及其掺杂水平：距离越大，掺杂越低，击穿电压越高。衬底10可以是未掺杂的或低p掺杂的，如本实施方式中的情况。
当阴极上的电压增加时，击穿首先发生在阳极环502(p掺杂传输施加环502)和阴极506(n掺杂抽头区域)之间。因此，传输施加环502和阴极区域506之间的区域被表示为雪崩倍增耗尽环511(倍增结区域)，并且在区域502、10和506之间共享该耗尽。
可以吸收入射光子，形成光生电子412，其沿着轨迹515朝向传输施加环502，在传输施加环502处，光生电子非常靠近并因此快速到达雪崩倍增耗尽环511。
根据电压偏置、低于或高于击穿，会导致雪崩增益或击穿触发。这取决于所选择的电路410、410’的类型，如上面结合图2a和图2b已经讨论的。
与以上结合图3至图10讨论的实施方式相反，在图11的实施方式中，传输施加环502和倍增耗尽环511彼此相邻，使得吸引的电子快速行进到倍增区域511中，并且不受保护环的阻碍。
因此，传输施加(环)区域502同时充当用于施加电传输场的p掺杂传输施加环和雪崩光电检测器的阳极。此外，雪崩倍增耗尽环511与p掺杂传输施加环502相邻或者甚至至少部分重叠，这也将参考图12进行解释。
图12是图11的雪崩光电检测器500的俯视图。
优选地，传输施加环502、雪崩倍增区域511和抽头区域506的形状(横截面)是圆形或八边形等，以避免或降低拐角中的场浓度。
p掺杂读出环23的直径决定光敏面积。根据期望的敏感面积，在一些实施方式中，直径可以在例如几微米到30微米之间(以及该区域内的任何其他值)。在一些实施方式中，n掺杂阴极506的直径可以在例如1微米和几微米之间。阳极502和阴极506之间的距离将决定击穿电压，并且在一些实施方式中，可以是例如300nm至4微米的任何值。体区域10的掺杂水平也将共同决定击穿电压。读出环23可以是浅的或深的，在一些实施方式中，介于例如100nm到4微米之间。在一些实施方式中，读出环23的宽度可以在例如几百nm到几微米之间。
在一些实施方式中，传输施加环502不延伸至深处，因为否则可能限制电子从传输施加环502到雪崩倍增环511的传输速度，从而限制雪崩光电检测器500的整体速度。在一些实施方式中，传输施加环502的深度例如在100nm和1微米之间，但速度不是很重要时除外。传输施加环502的宽度可以在例如500nm和3微米之间。
图13示出了图11和图12的雪崩光电检测器500的实施方式的变型500’(SPAD)(相同/相似的附图标记表示SPAD检测器500’和SPAD检测器500的相同/相似的部分)，其中，n掺杂阴极(抽头区域)506’细化，并且包括位于较低位置的较高掺杂水平区域508和更靠近表面的较低掺杂水平区域507，该较低掺杂水平区也称为倒(retrograde，反向)n阱，并且用于将雪崩倍增耗尽环511’(倍增结区域)定位在表面之下(例如，1微米)，以便降低由于半导体表面处的中间陷阱引起的暗电流倍增。
图14示出了图11和图12的雪崩光电检测器500的实施方式的变型500”(SPAD)(相同/相似的附图标记表示SPAD检测器500”和SPAD检测器500的相同/相似的部分)，其中，n掺杂阴极506”(抽头区域)细化，并且包括位于较低位置的较高掺杂水平区域508’以及通过使用掩埋n层而更靠近表面的较低掺杂水平区域507’。其还用于将雪崩倍增耗尽环511”(倍增结区域)定位在表面之下(例如，1微米)，以便降低由于半导体表面处的中间陷阱引起的暗电流倍增。
图13的倒n阱和图14的掩埋n层都可以通过离子注入而产生。
类似于参考图5描述的方法来执行操作第四实施方式的SPAD检测器的方法，其中，空穴电流被电子电流代替，电子电流被空穴电流代替。
图11至图14的实施方式可以与图3至图10的任何实施方式相结合。
图15示出了飞行时间深度感测系统600。系统600具有脉冲光源601，其可以是适合飞行时间深度感测的任何类型的光源，并且包括例如发光元件(基于激光二极管、发光二极管等)。
光源601向反射光的物体602发射脉冲光。如本领域技术人员通常所知的，通过重复向物体602发射光，可以扫描物体602。反射光可以由透镜603(或透镜系统)聚焦到SPAD检测器604，例如，本文讨论的一个SPAD检测器，例如，结合图3至图14中的任何一个。
当检测到从物体602反射的光时，发光时间信息从光源601馈送到飞行时间测量单元605，飞行时间测量单元605还从SPAD检测器604接收相应的时间信息。基于从光源601接收的发光时间信息和从SPAD检测器604接收的到达时间信息，飞行时间测量单元605计算从光源601发射并被物体602反射的光的往返时间，并基于此计算SPAD检测器604和物体602之间的距离d(深度信息)。
深度信息从飞行时间测量单元605馈送到3D图像重建单元606，3D图像重建单元606基于从飞行时间测量单元605接收的深度信息重建(生成)物体602的3D图像。
所有实施方式都可以通过用n掺杂区域替换p掺杂区域和用p掺杂区域替换n掺杂区域来修改。在这种情况下，n掺杂倍增结区域经由淬灭电路接地，n掺杂读出环偏置到反向偏置电压，面内传输场施加环和垂直平面传输场施加层偏置到反向偏置电压和传输电压的总和。因此，面内电传输场和垂直平面传输场引起从p掺杂倍增结区域到面内传输场施加环和垂直平面传输场施加层的电子电流。
在所有实施方式中，体区域可以可替代地是掺杂外延层，其中，导电类型与垂直平面传输场施加区域的导电类型相同，其中，掺杂浓度小于垂直平面传输场施加区域的掺杂浓度。
所有实施方式的SPAD检测器可以是背面照明的SPAD检测器。
应当认识到，这些实施方式描述了具有示例性顺序的方法步骤的方法，并且这些方法可以应用于SPAD检测器的任何实施方式。然而，给出方法步骤的具体顺序，仅仅是为了说明的目的，不应被解释为具有约束力。例如，图5的实施方式中50和51的顺序可以互换。此外，图9的实施方式中的50’和53’的顺序可以互换。方法步骤的顺序的其他变化对技术人员来说可能是显而易见的。
请注意，将操作电路划分为单元30和31，仅仅是为了说明的目的，并且本公开不限于特定单元中的任何特定功能划分。例如，操作电路3可以由相应的编程处理器、现场可编程门阵列(FPGA)等来实现。
用于控制SPAD检测器的方法也可以实现为当在计算机和/或处理器上执行时，使得计算机和/或处理器执行该方法的计算机程序。在一些实施方式中，还提供了一种在其中存储计算机程序产品的非暂时性计算机可读记录介质，当该计算机程序产品由处理器(例如，上述处理器)执行时，促使所述方法被执行。
注意，本技术也可以如下所述进行配置。
(1)一种单光子雪崩二极管(SPAD)检测器，包括：
半导体衬底，其具有体区域；
在半导体衬底的体区域处的至少一个SPAD，所述SPAD具有倍增结区域；以及
操作电路，其被配置为生成用于将光生载流子从半导体衬底的体区域传输到SPAD的倍增结区域的电传输场。
(2)根据(1)所述的SPAD检测器，其中，所述电传输场是面内电场和垂直平面电场中的至少一个。
(3)根据(1)或(2)所述的SPAD检测器，其中，所述SPAD还包括：
读出区域，用于将SPAD连接到地；以及
面内传输场施加区域，用于施加电传输场。
(4)根据(1)至(3)中任一项所述的SPAD检测器，其中，所述SPAD还包括保护区域。
(5)根据(1)至(4)中任一项所述的SPAD检测器，其中，
所述倍增结区域、所述读出区域和面内传输场施加区域中的一个圆柱形区域。
(6)根据(1)至(5)中任一项所述的SPAD检测器，其中，所述读出区域、所述面内传输场施加区域和所述倍增结区域中的至少一个是中空圆柱形区域。
(7)根据(1)至(6)中任一项所述的SPAD检测器，其中，所述半导体衬底还包括垂直平面传输场施加区域。
(8)根据(1)至(7)中任一项所述的SPAD检测器，其中，所述操作电路被配置为生成电读出场，用于生成由光生载流子触发的雪崩。
(9)根据(1)至(8)中任一项所述的SPAD检测器，其中，所述电传输场是恒定的。
(10)根据(1)至(9)中任一项所述的SPAD检测器，还包括另一SPAD，其中，所述操作电路被配置为交替地操作所述SPAD和所述另一SPAD。
(11)根据(1)至(10)中任一项所述的SPAD检测器，其中，所述SPAD检测器是光子混合器(photonic mixer)。
(12)根据(1)至(11)中任一项所述的SPAD检测器，其中，所述倍增结区域与抽头区域相邻，所述抽头区域形成SPAD的阴极或阳极。
(13)根据(12)所述的SPAD检测器，其中，所述抽头区域是n掺杂的或p掺杂的。
(14)根据(12)或(13)所述的SPAD检测器，其中，所述抽头区域包括n阱或p阱。
(15)根据(14)所述的SPAD检测器，其中，所述n阱或p阱具有倒掺杂。
(16)根据(15)所述的SPAD检测器，其中，所述n阱或p阱具有低掺杂区域和高掺杂区域。
(17)根据(16)所述的SPAD检测器，其中，所述低掺杂区域比所述高掺杂区域更靠近所述体区域的表面。
(18)根据(17)所述的SPAD检测器，其中，所述高掺杂区域掩埋在所述体区域中。
(19)根据(17)所述的SPAD检测器，其中，通过离子注入产生所述高掺杂区域。
(20)根据(12)至(19)中任一项所述的SPAD检测器，还包括用于施加电传输场的传输施加区域，其中，所述传输场施加区域还用作SPAD检测器的阳极或阴极。
(21)根据(20)所述的SPAD检测器，其中，所述传输施加区域和所述倍增结区域彼此相邻。
(22)根据(21)所述的SPAD检测器，其中，所述传输施加区域至少部分地与所述倍增结区域重叠。
(23)一种用于操作SPAD检测器的方法，所述SPAD检测器包括：
半导体衬底，其具有体区域；以及
在半导体衬底的体区域的至少一个SPAD，所述SPAD具有倍增结区域；
所述方法包括：
生成用于将光生载流子从半导体衬底的体区域传输到SPAD的倍增结区域的电传输场。
(24)根据(23)所述的方法，其中，所述电传输场是面内电场和垂直平面电场中的至少一个。
(25)根据(23)或(24)所述的方法，其中，所述SPAD还包括：
读出区域，用于将SPAD连接到地；以及
面内传输场施加区域，用于施加电传输场。
(26)根据(23)至(25)中任一项所述的方法，其中，所述SPAD还包括保护区域。
(27)根据(23)至(26)中任一项所述的方法，其中，所述倍增结区域、所述读出区域和所述面内传输场施加区域中的一个是圆柱形区域。
(28)根据(23)至(27)中任一项所述的方法，其中，所述读出区域、所述面内传输场施加区域和所述倍增结区域中的至少一个是中空圆柱形区域。
(29)根据(23)至(28)中任一项所述的方法，其中，所述半导体衬底还包括垂直平面传输场施加区域。
(30)根据(23)至(29)中任一项所述的方法，还包括
生成电读出场，用于生成由光生载流子触发的雪崩。
(31)根据(30)所述的方法，其中，所述电传输场是恒定的。
(32)根据(23)至(31)中任一项所述的方法，其中，所述SPAD检测器还包括另一SPAD，
所述方法包括：
交替操作所述SPAD和所述另一SPAD。
(33)根据(23)至(32)中任一项所述的方法，其中，所述SPAD检测器是光子混合器。
(34)一种包括程序代码的计算机程序，当在计算机上执行时，所述程序代码使计算机执行根据(23)至(33)中任一项所述的方法。
(35)一种在其中存储计算机程序产品的非暂时性计算机可读记录介质，当由处理器执行时，所述计算机程序产品使得执行根据(23)至(33)中任一项所述的方法。
(36)一种飞行时间深度感测系统，包括：
光源；以及
根据(1)至(22)中任一项所述的单光子雪崩二极管(SPAD)检测器。

Claims (34)

1.一种单光子雪崩二极管(SPAD)检测器，包括：
半导体衬底，具有体区域；
至少一个单光子雪崩二极管，位于所述半导体衬底的所述体区域处，所述单光子雪崩二极管具有倍增结区域；以及
操作电路，被配置为生成用于将光生载流子从所述半导体衬底的所述体区域传输到所述单光子雪崩二极管的所述倍增结区域的电传输场。
2.根据权利要求1所述的单光子雪崩二极管检测器，其中，所述电传输场是面内电场和垂直平面电场中的至少一个。
3.根据权利要求1所述的单光子雪崩二极管检测器，其中，所述单光子雪崩二极管还包括：
读出区域，用于将所述单光子雪崩二极管连接到地；以及
面内传输场施加区域，用于施加所述电传输场。
4.根据权利要求1所述的单光子雪崩二极管检测器，其中，所述单光子雪崩二极管还包括保护区域。
5.根据权利要求1所述的单光子雪崩二极管检测器，其中，
所述倍增结区域和读出区域中的一个是中空圆柱形区域，并且面内传输场施加区域是圆柱形区域。
6.根据权利要求1所述的单光子雪崩二极管检测器，其中，读出区域、面内传输场施加区域和所述倍增结区域中的至少一个是中空圆柱形区域。
7.根据权利要求1所述的单光子雪崩二极管检测器，其中，所述半导体衬底还包括垂直平面传输场施加区域。
8.根据权利要求1所述的单光子雪崩二极管检测器，其中，所述操作电路被配置为生成用于产生由光生载流子触发的雪崩的电读出场。
9.根据权利要求1所述的单光子雪崩二极管检测器，其中，所述电传输场是恒定的。
10.根据权利要求1所述的单光子雪崩二极管检测器，还包括另一单光子雪崩二极管，其中，所述操作电路被配置为交替地操作所述单光子雪崩二极管和所述另一单光子雪崩二极管。
11.根据权利要求1所述的单光子雪崩二极管检测器，其中，所述单光子雪崩二极管检测器是光子混合器。
12.根据权利要求1所述的单光子雪崩二极管检测器，其中，所述倍增结区域与抽头区域邻近，所述抽头区域形成所述单光子雪崩二极管的阴极或阳极。
13.根据权利要求12所述的单光子雪崩二极管检测器，其中，所述抽头区域是n掺杂的或p掺杂的。
14.根据权利要求12所述的单光子雪崩二极管检测器，其中，所述抽头区域包括n阱或p阱。
15.根据权利要求14所述的单光子雪崩二极管检测器，其中，所述n阱或p阱具有倒掺杂。
16.根据权利要求15所述的单光子雪崩二极管检测器，其中，所述n阱或p阱具有低掺杂区域和高掺杂区域。
17.根据权利要求16所述的单光子雪崩二极管检测器，其中，所述低掺杂区域比所述高掺杂区域更靠近所述体区域的表面。
18.根据权利要求17所述的单光子雪崩二极管检测器，其中，所述高掺杂区域埋入所述体区域内。
19.根据权利要求17所述的单光子雪崩二极管检测器，其中，通过离子注入产生所述高掺杂区域。
20.根据权利要求12所述的单光子雪崩二极管检测器，还包括用于施加所述电传输场的传输施加区域，其中，所述传输施加区域还用作所述单光子雪崩二极管检测器的阳极或阴极。
21.根据权利要求20所述的单光子雪崩二极管检测器，其中，所述传输施加区域和所述倍增结区域彼此相邻。
22.根据权利要求21所述的单光子雪崩二极管检测器，其中，所述传输施加区域与所述倍增结区域至少部分重叠。
23.一种用于操作单光子雪崩二极管检测器的方法，所述单光子雪崩二极管检测器包括：
半导体衬底，具有体区域；以及
至少一个单光子雪崩二极管，位于所述半导体衬底的所述体区域处，所述单光子雪崩二极管具有倍增结区域；
所述方法包括：
生成用于将光生载流子从所述半导体衬底的所述体区域传输到所述单光子雪崩二极管的所述倍增结区域的电传输场。
24.根据权利要求23所述的方法，其中，所述电传输场是面内电场和垂直平面电场中的至少一个。
25.根据权利要求23所述的方法，其中，所述单光子雪崩二极管还包括：
读出区域，用于将所述单光子雪崩二极管连接到地；以及
面内传输场施加区域，用于施加所述电传输场。
26.根据权利要求23所述的方法，其中，所述单光子雪崩二极管还包括保护区域。
27.根据权利要求23所述的方法，其中，所述倍增结区域、读出区域和面内传输场施加区域中的一个是圆柱形区域。
28.根据权利要求23所述的方法，其中，读出区域、面内传输场施加区域和所述倍增结区域中的至少一个是中空圆柱形区域。
29.根据权利要求23所述的方法，其中，所述半导体衬底还包括垂直平面传输场施加区域。
30.根据权利要求23所述的方法，还包括：
生成用于产生由光生载流子触发的雪崩的电读出场。
31.根据权利要求23所述的方法，其中，所述电传输场是恒定的。
32.根据权利要求23所述的方法，其中，所述单光子雪崩二极管检测器还包括另一单光子雪崩二极管，
所述方法包括：
交替操作所述单光子雪崩二极管和所述另一单光子雪崩二极管。
33.根据权利要求12所述的方法，其中，所述单光子雪崩二极管检测器是光子混合器。
34.一种飞行时间深度感测系统，包括：
光源；以及
根据权利要求1至22中任一项所述的单光子雪崩二极管(SPAD)检测器。
CN201880042775.1A 2017-06-26 2018-06-26 单光子雪崩二极管和用于操作单光子雪崩二极管的方法 Active CN111684610B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17177891 2017-06-26
EP17177891.3 2017-06-26
PCT/EP2018/067044 WO2019002252A1 (en) 2017-06-26 2018-06-26 MONOPHOTONIC AVALANCED DIODE AND METHOD FOR OPERATING A MONOPHOTONIC AVALANCED DIODE

Publications (2)

Publication Number Publication Date
CN111684610A true CN111684610A (zh) 2020-09-18
CN111684610B CN111684610B (zh) 2023-07-21

Family

ID=59227560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880042775.1A Active CN111684610B (zh) 2017-06-26 2018-06-26 单光子雪崩二极管和用于操作单光子雪崩二极管的方法

Country Status (6)

Country Link
US (1) US20200144436A1 (zh)
EP (1) EP3646390B1 (zh)
JP (1) JP7191868B2 (zh)
KR (2) KR20200110717A (zh)
CN (1) CN111684610B (zh)
WO (1) WO2019002252A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701172A (zh) * 2020-11-27 2021-04-23 宁波飞芯电子科技有限公司 一种雪崩光电二极管
CN113078227A (zh) * 2021-03-29 2021-07-06 宁波飞芯电子科技有限公司 一种雪崩光电二极管探测装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527670B2 (en) 2020-02-13 2022-12-13 Infineon Technologies Dresden GmbH & Co. KG Photon avalanche diode and methods of producing thereof
US11735677B2 (en) 2020-07-20 2023-08-22 ActLight SA Photodetectors and photodetector arrays
US20230065873A1 (en) * 2021-08-31 2023-03-02 Korea Institute Of Science And Technology Single-photon detection device, single-photon detector, and single-photon detector array
KR20240028106A (ko) * 2022-08-24 2024-03-05 주식회사 트루픽셀 단일 광자 검출 소자, 전자 장치, 및 라이다 장치
KR102653478B1 (ko) * 2022-10-06 2024-04-01 주식회사 트루픽셀 단일 광자 검출 소자, 전자 장치, 및 라이다 장치
KR20240048880A (ko) * 2022-10-07 2024-04-16 주식회사 트루픽셀 아발란치 광검출 소자, 전자 장치, 및 라이다 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512723A (ja) * 2000-10-16 2004-04-22 シュワルテ　ルドルフ 信号波を検出して処理する方法およびデバイス
US20050258449A1 (en) * 2004-05-10 2005-11-24 Gerhard Lutz Avalanche radiation detector
EP2144303A1 (en) * 2008-07-10 2010-01-13 STMicroelectronics (Research & Development) Limited Improvements in Single Photon Avalanche Diodes
US20130193546A1 (en) * 2010-09-08 2013-08-01 The University Court Of The University Of Edinburg Single photon avalanche diode for cmos circuits
US20150054111A1 (en) * 2013-08-23 2015-02-26 Kabushiki Kaisha Toyota Chuo Kenkyusho Single photon avalanche diode
CN105374834A (zh) * 2014-08-07 2016-03-02 全视科技有限公司 制作单光子雪崩二极管成像传感器的方法
CN105810775A (zh) * 2014-12-31 2016-07-27 湘潭大学 一种基于cmos图像传感器工艺的np型单光子雪崩二极管
JP2016145776A (ja) * 2015-02-09 2016-08-12 三菱電機株式会社 レーザ受信装置
CN106449770A (zh) * 2016-12-07 2017-02-22 天津大学 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法
CN106531837A (zh) * 2016-12-29 2017-03-22 杭州电子科技大学 双结单光子雪崩二极管及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2339643T3 (es) * 2003-09-02 2010-05-24 Vrije Universiteit Brussel Detector de radiacion electromagnetica asistido por corriente de portadores mayoritarios.
GB2483518B8 (en) * 2010-09-13 2015-07-22 Toshiba Res Europ Ltd A receiver for a quantum communication system
US8779543B2 (en) * 2011-09-19 2014-07-15 Technion Research And Development Foundation Ltd. Device having an avalanche photo diode and a method for sensing photons
CN103779437A (zh) * 2014-02-17 2014-05-07 苏州超锐微电子有限公司 一种基于标准cmos工艺的单光子级分辨率传感器单元结构
CN107078145B (zh) * 2014-11-18 2019-05-07 王士原 经微结构增强吸收的光敏器件
US10153310B2 (en) * 2016-07-18 2018-12-11 Omnivision Technologies, Inc. Stacked-chip backside-illuminated SPAD sensor with high fill-factor

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512723A (ja) * 2000-10-16 2004-04-22 シュワルテ　ルドルフ 信号波を検出して処理する方法およびデバイス
US20050258449A1 (en) * 2004-05-10 2005-11-24 Gerhard Lutz Avalanche radiation detector
EP2144303A1 (en) * 2008-07-10 2010-01-13 STMicroelectronics (Research & Development) Limited Improvements in Single Photon Avalanche Diodes
US20130193546A1 (en) * 2010-09-08 2013-08-01 The University Court Of The University Of Edinburg Single photon avalanche diode for cmos circuits
US20150054111A1 (en) * 2013-08-23 2015-02-26 Kabushiki Kaisha Toyota Chuo Kenkyusho Single photon avalanche diode
CN105374834A (zh) * 2014-08-07 2016-03-02 全视科技有限公司 制作单光子雪崩二极管成像传感器的方法
CN105810775A (zh) * 2014-12-31 2016-07-27 湘潭大学 一种基于cmos图像传感器工艺的np型单光子雪崩二极管
JP2016145776A (ja) * 2015-02-09 2016-08-12 三菱電機株式会社 レーザ受信装置
CN106449770A (zh) * 2016-12-07 2017-02-22 天津大学 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法
CN106531837A (zh) * 2016-12-29 2017-03-22 杭州电子科技大学 双结单光子雪崩二极管及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701172A (zh) * 2020-11-27 2021-04-23 宁波飞芯电子科技有限公司 一种雪崩光电二极管
CN112701172B (zh) * 2020-11-27 2024-03-15 宁波飞芯电子科技有限公司 一种雪崩光电二极管
CN113078227A (zh) * 2021-03-29 2021-07-06 宁波飞芯电子科技有限公司 一种雪崩光电二极管探测装置
CN113078227B (zh) * 2021-03-29 2023-10-13 宁波飞芯电子科技有限公司 一种雪崩光电二极管探测装置

Also Published As

Publication number Publication date
KR102615081B1 (ko) 2023-12-19
US20200144436A1 (en) 2020-05-07
KR20220069125A (ko) 2022-05-26
CN111684610B (zh) 2023-07-21
JP2020526028A (ja) 2020-08-27
KR20200110717A (ko) 2020-09-25
JP7191868B2 (ja) 2022-12-19
EP3646390B1 (en) 2023-07-26
WO2019002252A1 (en) 2019-01-03
EP3646390A1 (en) 2020-05-06

Similar Documents

Publication Publication Date Title
CN111684610B (zh) 单光子雪崩二极管和用于操作单光子雪崩二极管的方法
US10217889B2 (en) Clamped avalanche photodiode
US11579267B2 (en) High-speed light sensing apparatus
JP6485880B2 (ja) 多数電流によって補助される放射線検出器デバイス
US8441032B2 (en) Low-level signal detection by semiconductor avalanche amplification
JP2017005276A (ja) シングルフォトンアバランシェダイオード
CN111766592A (zh) 传感器以及距离测量装置
CN111312831A (zh) 低暗噪的半导体装置和光侦测装置
CN112033529B (zh) 高填充因子低串扰的单光子探测器阵列及系统
US11817518B2 (en) Multi-junction pico-avalanche detector
KR20230039707A (ko) 광 검출기들 및 광 검출기 어레이들
KR20220033035A (ko) 포토다이오드에서 광학적 및 전기적 크로스토크를 감소시키기 위한 시스템, 방법 및 디바이스
CN114551603A (zh) 一种雪崩光电二极管
CN111540804A (zh) 半导体装置和光电探测系统
KR101762431B1 (ko) 크로스톡 방지 구조를 가지는 실리콘 광전자 증배센서
US11251317B2 (en) Photodiode including an additional depletion region for sensitivity control and method of creating the same
CN113078227B (zh) 一种雪崩光电二极管探测装置
Kostov et al. Integrated phototransistors in a CMOS process for optoelectronic integrated circuits
CN117374087A (zh) 光电探测器及单光子探测系统
TW202249297A (zh) 光感測裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant