CN114122186B - 一种像元边缘低电场强度的硅光电倍增管及其制造方法 - Google Patents
一种像元边缘低电场强度的硅光电倍增管及其制造方法 Download PDFInfo
- Publication number
- CN114122186B CN114122186B CN202111433372.XA CN202111433372A CN114122186B CN 114122186 B CN114122186 B CN 114122186B CN 202111433372 A CN202111433372 A CN 202111433372A CN 114122186 B CN114122186 B CN 114122186B
- Authority
- CN
- China
- Prior art keywords
- isolation groove
- epitaxial layer
- substrate
- electric field
- avalanche
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 31
- 239000010703 silicon Substances 0.000 title claims abstract description 31
- 230000005684 electric field Effects 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 14
- 238000010791 quenching Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 230000000171 quenching effect Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J43/00—Secondary-emission tubes; Electron-multiplier tubes
- H01J43/04—Electron multipliers
- H01J43/28—Vessels, e.g. wall of the tube; Windows; Screens; Suppressing undesired discharges or currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明属于半导体光电探测器芯片领域,具体涉及一种像元边缘低电场强度的硅光电倍增管及其制造方法;一种像元边缘低电场强度的硅光电倍增管包括至少2个雪崩二极管像元,所有的雪崩二极管像元并联,在相邻的两个雪崩二极管像元之间设置有隔离槽,在隔离槽的两边均设置有n‑保护环;本发明通过在雪崩区与隔离槽之间设置n‑保护环,使得雪崩区远离隔离槽,降低了位于雪崩区边缘的隔离槽表面的电场强度,避免了雪崩区边缘的高电场激发隔离槽表面的刻蚀损伤、悬挂键等缺陷,降低了器件暗计数,具有良好的经济效益。
Description
技术领域
本发明属于半导体光电探测器芯片领域,具体涉及一种像元边缘低电场强度的硅光电倍增管及其制造方法。
背景技术
硅光电倍增管(SiPM)是一种工作在盖革模式下的雪崩二极管(APD)阵列,具有约106量级的内部增益,可实现单光子探测。SiPM中的APD像元并联连接,并且与淬灭电阻串联。
现有技术中,SiPM为了提高光子探测效率,常使用N型衬底和P型外延层的结构,例如在申请号为201180052213.3,专利名称为光电二极管阵列的发明专利公开了一种光电二极管阵列,该光电二极管阵列淬灭电阻与各个雪崩光电二极管(APD)串联连接,外周配线(WL),包围形成有多个雪崩光电二极管(APD)的区域;及多个中继配线,电连接于外周配线(WL),且分别连接外周配线(WL)的至少2个部位之间。各个雪崩光电二极管(APD)的阳极及阴极的一方经由淬灭电阻而电连接于中继配线的任意一个,各个雪崩光电二极管(APD)的阳极及阴极的另一方电连接于设置于半导体基板的其它的电极。此专利的光电二极管阵便是使用N型衬底和P型外延层的结构,此时高电场的雪崩区位于衬底与外延层的界面,这种结构可使在外延层中产生的光生电子在电场的驱动下进入雪崩区产生倍增。若使用N型衬底和N型外延层,表面P型注入,此时高电场的雪崩区位于外延层表面,外延层中产生的光生空穴会在电场的驱动下进入雪崩区产生倍增。由于硅材料电子的倍增系数大于空穴,使用N型衬底和P型外延层的SiPM光子探测效率更高。
此结构的光电二极管阵列的不足之处在于:由于SiPM在工作时像元雪崩区内电场极高,会使硅材料发射光子并被临近像元俘获,造成串扰现象。为了避免串扰,像元之间通常会刻蚀深槽并填充金属作为隔离。如图7所示,然而,由于隔离槽贯穿N型衬底和P型外延层形成的PN结,PN结耗尽形成的雪崩区紧贴隔离槽。雪崩区边缘的高电场会激发隔离槽表面的刻蚀损伤、悬挂键等缺陷,导致器件暗计数上升,甚至提前击穿。
发明内容
有鉴于此,本发明提出了一种像元边缘低电场强度的硅光电倍增管及其制造方法;一种像元边缘低电场强度的硅光电倍增管包括:至少2个雪崩二极管像元,所有的雪崩二极管像元并联,在相邻的两个雪崩二极管像元之间设置有隔离槽,在隔离槽的两边设置有n-保护环。
进一步的,雪崩二极管像元包括雪崩二极管和淬灭电阻,且雪崩二极管与淬灭电阻串联。
优选的,雪崩二极管包括n+衬底、p-外延层和p+接触区;n+衬底位于雪崩二极管底部,p-外延层位于n+衬底的上方,p+接触区位于p-外延层的上方,n+衬底和p-外延层构成PN结,PN结耗尽形成雪崩区。
进一步的,p+接触区的顶部设置有绝缘层。
进一步的,n-保护环顶部高于雪崩区,且低于p+接触区。
进一步的,n-保护环底部与n+衬底相连。
优选的,一种像元边缘低电场强度的硅光电倍增管的制造方法,包括:
S1:准备清洁的硅外延片,硅外延片衬底为N型,外延层为P型;其中,衬底的电阻率为0.01~0.05Ωcm,外延层的电阻率为1~10Ωcm;
S2:在硅外延片的N型衬底和P型外延层中制造隔离槽和n-保护环;
S3:在P型外延层表面通过硼元素注入形成P+接触区;
S4:在P型外延层的顶部淀积表面绝缘介质层;
S5:淀积多晶硅,并通过硼元素注入调节多晶硅电阻率;
S6:通过光刻、刻蚀多晶硅,形成淬灭电阻;
S7:通过光刻、刻蚀表面介质层,形成接触孔;
S8:正面淀积金属铝,并通过光刻、刻蚀形成上电极;
S9:背面淀积金属铝,形成下电极。
进一步的,隔离槽和n-保护环的制造过程包括:
S21:设置n-保护环的顶部高度以及隔离槽的深度,对P型外延层刻蚀到设置n-保护环的顶部高度位置,得到初始隔离槽;
S22:通过热氧化使初始隔离槽侧壁生长出薄氧化层;
S23:对P型外延层和N型衬底继续进行刻蚀,直到初始隔离槽的深度到达设置的隔离槽深度为止;对隔离槽进行掺杂,得到n-保护环。
进一步的,对隔离槽进行掺杂的方法为:使用液态磷扩散方法进行掺杂,磷元素扩散进入未覆盖氧化层的区域形成局域化的n-保护环。
本发明的有益效果为:本发明通过在雪崩区与隔离槽之间设置n-保护环,使得雪崩区远离隔离槽,降低了位于雪崩区边缘的隔离槽表面的电场强度,避免了雪崩区边缘的高电场激发隔离槽表面的刻蚀损伤、悬挂键等缺陷,降低了器件暗计数,具有良好的经济效益。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制,在附图中:
图1为本发明中像元边缘低电场强度的硅光电倍增管结构示意图;
图2为本发明中SiPM工艺制造流程图;
图3为本发明中SiPM工艺制造中第一次刻蚀的结构示意图;
图4为本发明中SiPM工艺制造中隔离槽侧壁氧化的结构示意图;
图5为本发明中SiPM工艺制造中第二次刻蚀的结构示意图;
图6为本发明中SiPM工艺制造中形成n-保护环的结构示意图;
图7是一种现有的无保护环的SiPM结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提出了一种像元边缘低电场强度的硅光电倍增管及其制造方法;如图1所示,一种像元边缘低电场强度的硅光电倍增管包括:至少2个雪崩二极管像元,所有的雪崩二极管像元并联,在相邻的两个雪崩二极管像元之间设置有隔离槽,在隔离槽的两边设置有n-保护环。
进一步的,雪崩二极管像元包括雪崩二极管和淬灭电阻,且雪崩二极管与淬灭电阻串联。
优选的,雪崩二极管包括n+衬底、p-外延层和p+接触区;n+衬底位于雪崩二极管底部,p-外延层位于n+衬底的上方,p+接触区位于p-外延层的上方,n+衬底和p-外延层构成PN结,PN结耗尽形成雪崩区。
进一步的,p+接触区的顶部设置有绝缘层。
进一步的,n-保护环顶部高于雪崩区,且低于p+接触区。
进一步的,n-保护环底部与n+衬底相连;通过将n-保护环设置在雪崩区与隔离槽之间,使得雪崩区远离隔离槽,降低了位于雪崩区边缘的隔离槽表面的电场强度,避免雪崩区边缘的高电场激发隔离槽表面的刻蚀损伤、悬挂键等缺陷,同时降低器件暗计数。
优选的,一种像元边缘低电场强度的硅光电倍增管的制造方法,包括:
S1:准备清洁的硅外延片,硅外延片衬底为N型,外延层为P型;其中,衬底的电阻率为0.01~0.05Ωcm,外延层的电阻率为1~10Ωcm;
S2:在硅外延片的N型衬底和P型外延层中制造隔离槽和n-保护环;
S3:在P型外延层表面通过硼元素注入形成P+接触区;
S4:在P型外延层的顶部淀积表面绝缘介质层;
S5:淀积多晶硅,并通过硼元素注入调节多晶硅电阻率;
S6:通过光刻、刻蚀多晶硅,形成淬灭电阻;
S7:通过光刻、刻蚀表面介质层,形成接触孔;
S8:正面淀积金属铝,并通过光刻、刻蚀形成上电极;
S9:背面淀积金属铝,形成下电极。
进一步的,隔离槽和n-保护环的制造过程包括:
S21:设置n-保护环的顶部高度以及隔离槽的深度,对P型外延层刻蚀到设置n-保护环的顶部高度位置,得到初始隔离槽;
S22:通过热氧化使初始隔离槽侧壁生长出薄氧化层;
S23:对P型外延层和N型衬底继续进行刻蚀,直到初始隔离槽的深度到达设置的隔离槽深度为止;对隔离槽进行掺杂,得到n-保护环;
进一步的,使用液态磷扩散方法进行掺杂,由于隔离槽侧壁上部有氧化层保护,只有未覆盖氧化层的区域能被局部掺杂,磷元素扩散进入未覆盖氧化层的区域形成局域化的n-保护环。
SiPM工艺制造的一个具体实施例为:如图2所示,单光子Si-APD具体制造工艺流程为:
S1:准备清洁的硅外延片,硅外延片衬底为N型,外延层为P型;其中,衬底的电阻率为0.01~0.05Ωcm,外延层的电阻率为1~10Ωcm;
S2:在硅外延片表面生长氧化硅介质层,优选的,生长氧化硅介质层厚度范围为100nm~400nm;
S3:如图3所示,通过光刻、刻蚀介质层,形成隔离槽图案,并进行第一次刻蚀隔离槽,优选的,第一次刻蚀隔离槽深度范围为1μm~2μm;
S4:如图4所示,在隔离槽侧壁表面生长氧化硅介质层,优选的,生长氧化硅介质层厚度范围为10~30nm;进行第二次刻蚀隔离槽,如图5所示,优选的,第二次刻蚀隔离槽深度范围为5μm~10μm;
S6:如图6所示,使用液态磷扩散方法进行掺杂,从而在隔离槽下部区域形成n-保护环,优选的,液态磷扩散的掺杂剂可以选择POCl3,保护环的杂质浓度范围为1E16~1E17cm-3;
S7:通过光刻、刻蚀介质层,形成P+接触区图案,并通过大剂量硼元素注入形成P+接触区,优选的,P+接触区的杂质浓度范围为1E18~1E20cm-3;
S8:在P型外延层的顶部淀积表面绝缘介质层;
S9:淀积多晶硅,并通过硼元素注入调节多晶硅电阻率;
S10:通过光刻、刻蚀多晶硅,形成淬灭电阻,优选的,淬灭电阻的阻值可以是100kΩ~500kΩ;
S11:通过光刻、刻蚀表面介质层,形成接触孔;
S12:正面淀积金属铝,并通过光刻、刻蚀形成上电极;
S13:背面淀积金属铝,形成下电极。
本发明通过在雪崩区与隔离槽之间设置n-保护环,使得雪崩区远离隔离槽,降低了位于雪崩区边缘的隔离槽表面的电场强度,避免了雪崩区边缘的高电场激发隔离槽表面的刻蚀损伤、悬挂键等缺陷,降低了器件暗计数,具有良好的经济效益。
以上所举实施例,对本发明的目的、技术方案和优点进行了进一步的详细说明,所应理解的是,以上所举实施例仅为本发明的优选实施方式而已,并不用以限制本发明,凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.一种像元边缘低电场强度的硅光电倍增管,其特征在于,包括:至少2个雪崩二极管像元,所有的雪崩二极管像元并联,在相邻的两个雪崩二极管像元之间设置有隔离槽,在隔离槽的两边均设置有n-保护环;n-保护环底部与n+衬底相连,n-保护环顶部高于雪崩区,且低于p+接触区;
所述硅光电倍增管的制造过程包括:
S1:准备清洁的硅外延片,硅外延片衬底为N型,外延层为P型;其中,衬底的电阻率为0.01~0.05Ωcm,外延层的电阻率为1~10Ωcm;
S2:在硅外延片的N型衬底和P型外延层中制造隔离槽和n-保护环;隔离槽和n-保护环的制造过程包括:
S21:设置n-保护环的顶部高度以及隔离槽的深度,对P型外延层刻蚀到设置n-保护环的顶部高度位置,得到初始隔离槽;
S22:通过热氧化使初始隔离槽侧壁生长出薄氧化层;
S23:对P型外延层和N型衬底继续进行刻蚀,直到初始隔离槽的深度到达设置的隔离槽深度为止;对隔离槽进行掺杂,得到n-保护环;
S3:在P型外延层表面通过硼元素注入形成P+接触区;
S4:在P型外延层的顶部淀积表面绝缘介质层;
S5:淀积多晶硅,并通过硼元素注入调节多晶硅电阻率;
S6:通过光刻、刻蚀多晶硅,形成淬灭电阻;
S7:通过光刻、刻蚀表面介质层,形成接触孔;
S8:正面淀积金属铝,并通过光刻、刻蚀形成上电极;
S9:背面淀积金属铝,形成下电极。
2.根据权利要求1所述的一种像元边缘低电场强度的硅光电倍增管,其特征在于,雪崩二极管像元包括雪崩二极管和淬灭电阻,且雪崩二极管与淬灭电阻串联。
3.根据权利要求2所述的一种像元边缘低电场强度的硅光电倍增管,其特征在于,所述雪崩二极管包括n+衬底、p-外延层和p+接触区;n+衬底位于雪崩二极管底部,p-外延层位于n+衬底的上方,p+接触区位于p-外延层的上方,n+衬底和p-外延层构成PN结,PN结耗尽形成雪崩区。
4.根据权利要求3所述的一种像元边缘低电场强度的硅光电倍增管,其特征在于,p+接触区的顶部设置有绝缘层。
5.根据权利要求1所述的一种像元边缘低电场强度的硅光电倍增管,其特征在于,对隔离槽进行掺杂的方法为:使用液态磷扩散方法进行掺杂,磷元素扩散进入未覆盖氧化层的区域形成局域化的n-保护环。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111433372.XA CN114122186B (zh) | 2021-11-29 | 2021-11-29 | 一种像元边缘低电场强度的硅光电倍增管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111433372.XA CN114122186B (zh) | 2021-11-29 | 2021-11-29 | 一种像元边缘低电场强度的硅光电倍增管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114122186A CN114122186A (zh) | 2022-03-01 |
CN114122186B true CN114122186B (zh) | 2024-05-14 |
Family
ID=80371337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111433372.XA Active CN114122186B (zh) | 2021-11-29 | 2021-11-29 | 一种像元边缘低电场强度的硅光电倍增管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114122186B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449770A (zh) * | 2016-12-07 | 2017-02-22 | 天津大学 | 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法 |
CN108630780A (zh) * | 2017-03-15 | 2018-10-09 | 株式会社东芝 | 光检测元件 |
CN110265489A (zh) * | 2019-06-28 | 2019-09-20 | 湖南师范大学 | 具有环栅保护环的单光子雪崩光电二极管及其制作方法 |
DE102019204701A1 (de) * | 2019-04-02 | 2020-10-08 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Avalanche-Photodioden-Array |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7160753B2 (en) * | 2004-03-16 | 2007-01-09 | Voxtel, Inc. | Silicon-on-insulator active pixel sensors |
EP2455985A3 (en) * | 2008-07-10 | 2013-07-17 | STMicroelectronics (Research & Development) Limited | Improvements in single photon avalanche diodes |
JP5460279B2 (ja) * | 2009-12-11 | 2014-04-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP6975110B2 (ja) * | 2018-09-13 | 2021-12-01 | 株式会社東芝 | 光検出素子、光検出システム、ライダー装置及び車 |
-
2021
- 2021-11-29 CN CN202111433372.XA patent/CN114122186B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449770A (zh) * | 2016-12-07 | 2017-02-22 | 天津大学 | 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法 |
CN108630780A (zh) * | 2017-03-15 | 2018-10-09 | 株式会社东芝 | 光检测元件 |
DE102019204701A1 (de) * | 2019-04-02 | 2020-10-08 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Avalanche-Photodioden-Array |
CN110265489A (zh) * | 2019-06-28 | 2019-09-20 | 湖南师范大学 | 具有环栅保护环的单光子雪崩光电二极管及其制作方法 |
Non-Patent Citations (2)
Title |
---|
《A substrate isolated CMOS SPAD enabling wide spectral response and low electrical crosstalk》;Veerappan, C;《IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS》;20141101;全文 * |
《基于双电荷层结构的CMOS单光子雪崩二极管》;许明珠;《光子学报》;20190513;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114122186A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10872995B2 (en) | Avalanche diode along with vertical PN junction and method for manufacturing the same field | |
US8368159B2 (en) | Photon counting UV-APD | |
US10347670B2 (en) | Photodetection element | |
US8471293B2 (en) | Array of mutually insulated Geiger-mode avalanche photodiodes, and corresponding manufacturing process | |
US10522696B2 (en) | Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode | |
EP3518292B1 (en) | Method for manufacturing a photodiode detector | |
CN114093962B (zh) | 单光子雪崩二极管和光电探测器阵列 | |
US10374114B2 (en) | Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode | |
SG193092A1 (en) | Semiconductor photomultiplier device | |
CN111628034B (zh) | 光电探测装置的制造方法 | |
CN114122186B (zh) | 一种像元边缘低电场强度的硅光电倍增管及其制造方法 | |
WO2024045364A1 (zh) | 单光子探测器及其制作方法 | |
CN116207179A (zh) | 一种垂直型单光子雪崩二极管器件及其制备方法 | |
EP1833095A1 (en) | Photo diode having reduced dark current | |
CN111628033B (zh) | 光电探测装置的制造方法 | |
US20230042681A1 (en) | Spad pixel for a backside illuminated image sensor | |
KR20130025797A (ko) | 포토멀티플라이어 및 그의 제조방법 | |
CN114551631A (zh) | 一种背照式硅基单光子雪崩二极管结构及光电探测器 | |
CN117393634A (zh) | 一种雪崩二极管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |