DE102016103865B4

DE102016103865B4 - Vorrichtung und Verfahren für Überspannungsschalter mit aktiver Leckstromkompensation

Info

Publication number: DE102016103865B4
Application number: DE102016103865.2A
Authority: DE
Inventors: Evgueni Ivanov; Javier Alejandro Salcedo
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2015-03-04
Filing date: 2016-03-03
Publication date: 2020-01-16
Anticipated expiration: 2036-03-04
Also published as: US20160261110A1; DE102016103865A1; CN105938831B; CN105938831A; US9929142B2

Abstract

Integrierter Schaltkreis (10), der Folgendes umfasst:einen Eingangsknoten (1); undeine Schutzeinrichtung (3, 80), die Folgendes umfasst:einen ersten Anschluss (21), der mit dem Eingangsknoten (1) elektrisch verbunden ist;eine erste Halbleiterwanne (83a), die mit dem ersten Anschluss (21) elektrisch verbunden ist;eine zweite, an die erste Halbleiterwanne (83a) angrenzende Halbleiterwanne (84), wobei die zweite Halbleiterwanne einen dem der ersten Halbleiterwanne (83a) entgegengesetzten Leitfähigkeitstyp aufweist,eine bidirektionale Siliziumgleichrichtereinrichtung (SCR, 100-102) umfassend eine dritte Halbleiterwanne (83b) des gleichen Leitfähigkeitstyps der ersten Halbleiterwanne (83a), wobei die dritte Halbleiterwanne (83b) elektrisch mit einem zweiten Anschluss (22) der Schutzeinrichtung (3, 80) verbunden ist, und wobei zumindest ein Teil der zweiten Halbleiterwanne (84) zwischen der ersten Halbleiterwanne (83a) und der dritten Halbleiterwanne (83b) positioniert ist; undeinen Leckstromkompensationsschaltkreis (5, 50), der konfiguriert ist, einen Spannungspegel der zweiten Halbleiterwanne (84) auf Basis eines Spannungspegels des ersten Anschlusses (21) zu steuern, um einen Leckstrom des ersten Anschlusses (21) der Schutzeinrichtung (3, 80) zu verhindern.

Description

STAND DER TECHNIK
Gebiet
Ausführungsformen der Erfindung betreffen elektronische Systeme, insbesondere Überspannungsschalter/Schutzeinrichtungen für integrierte Schaltkreise (ICs).
Beschreibung der verwandten Technik
Bestimmte elektronische Systeme können einem Überlastungsereignis oder einem elektrischen Signal mit relativ kurzer Dauer ausgesetzt werden, das schnell ändernde Spannung und hohe Leistung aufweist. Überlastungsereignisse können zum Beispiel elektrostatische Entladungsereignisse (ESD) und/oder elektromagnetische Störereignisse (EMI) beinhalten.
Überlastungsereignisse können integrierte Schaltkreise (ICs) in einem elektronischen System aufgrund von Überspannungsbedingungen und/oder hohen Leistungsabgabepegeln über relativ kleine Bereiche der ICs beschädigen. Eine hohe Leistungsabgabe kann die IC-Temperatur erhöhen und kann zu zahlreichen Problemen führen, wie Gateoxid-Durchschlag, Beschädigung von Übergängen, Metallschäden und Oberflächenladungsakkumulation. Darüber hinaus können Überlastungsereignisse Latch-up herbeiführen (mit anderen Worten, eine unbeabsichtigte Erzeugung eines niederohmigen Pfads), dadurch die Arbeitsweise des IC stören und möglicherweise dauerhafte Schäden am IC verursachen. Deshalb besteht der Bedarf, einen IC mit Schutz vor Überlastungsereignissen zur Verfügung zu stellen, ohne seine Leistungsfähigkert zu beeinflussen.
US 4 288 694 A betrifft einen auf Dioden basierenden Spannungsschutzschaltkreis für eine IGFET Vorrichtung.
US 5 563 757 A betrifft ein verlustarmes ESD (elektrostatisches Entladungs-) Schutznetzwerk.
DE 10 2012 014 860 A1 bezieht sich auf einen Schutz vor elektrostatischen Störpulsen, welche insbesondere mit elektronischen Halbleiterbauelementen und integrierten Schaltungen verwendet werden kann.
DE 10 2013 112 283 A1 betrifft elektronische Systeme und insbesondere Schutzsysteme für integrierte Schaltungen.
US 2012/0 049 934 A1 betrifft einen auf Dioden basierten Schutzschaltkreis mit einem Bipolartransistor, welcher ausgebildet ist, als eine Diode zu arbeiten.
ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß einem Aspekt wird ein integrierter Schaltkreis bereitgestellt. Der integrierte Schaltkreis enthält einen Eingangsknoten und eine Schutzeinrichtung. Die Schutzeinrichtung enthält einen ersten Anschluss, der elektrisch mit dem Eingangsknoten verbunden ist, eine erste Halbleiterwanne, die elektrisch mit dem ersten Anschluss verbunden ist, eine zweite, an die erste Wanne angrenzende Halbleiterwanne und einen Leckstromkompensationsschaltkreis. Die zweite Wanne weist einen zu dem der ersten Wanne entgegengesetzten Leitfähigkeitstyp auf. Die Schutzeinrichtung umfasst ferner eine bidirektionale Siliziumgleichrichtereinrichtung, SCR, umfassend eine dritte Halbleiterwanne des gleichen Leitfähigkeitstyps der ersten Halbleiterwanne, wobei die dritte Halbleiterwanne elektrisch mit einem zweiten Anschluss der Schutzeinrichtung verbunden ist, und wobei zumindest ein Teil der zweiten Halbleiterwanne zwischen der ersten Halbleiterwanne und der dritten Halbleiterwanne positioniert ist. Zusätzlich ist der Leckstromkompensationsschaltkreis konfiguriert, einen Spannungspegel der zweiten Wanne auf Basis eines Spannungspegels des ersten Anschlusses zu steuern, um einen Leckstrom des ersten Anschlusses der Schutzeinrichtung zu verhindern.
Gemäß einem anderen Aspekt wird ein elektrisches Überlastungsschutzverfahren bereitgestellt. Das Verfahren enthält ein Schützen eines Eingangsknotens eines integrierten Schaltkreises vor einem Überlastungsereignis unter Verwendung einer Schutzeinrichtung, wobei die Schutzeinrichtung einen ersten, elektrisch mit dem Eingangsknoten verbundenen Anschluss, eine erste, elektrisch mit dem ersten Anschluss verbundene Halbleiterwanne und eine zweite, an die erste Wanne angrenzende Halbleiterwanne von einem der ersten Wanne entgegengesetzten Leitfähigkeitstyp enthält; und eine bidirektionale Siliziumgleichrichtereinrichtung, SCR, umfassend eine dritte Halbleiterwanne des gleichen Leitfähigkeitstyps der ersten Halbleiterwanne, wobei die dritte Halbleiterwanne elektrisch mit einem zweiten Anschluss der Schutzeinrichtung verbunden ist, und wobei zumindest ein Teil der zweiten Halbleiterwanne zwischen der ersten Halbleiterwanne und der dritten Halbleiterwanne positioniert ist.. Das Verfahren enthält ferner ein Verhindern eines Leckstroms des ersten Anschlusses der Schutzeinrichtung durch Steuern eines Spannungspegels der zweiten Wanne auf Basis eines Spannungspegels des ersten Anschlusses unter Verwendung eines Leckstromkompensationsschaltkreises.
Gemäß einem anderen Aspekt wird ein integrierter Schaltkreis bereitgestellt. Der integrierte Schaltkreis enthält einen Eingangsknoten und eine Schutzeinrichtung. Die Schutzeinrichtung enthält einen ersten Anschluss, der elektrisch mit dem Eingangsknoten verbunden ist, eine erste Halbleiterwanne, die elektrisch mit dem ersten Anschluss verbunden ist, und eine zweite, an die erste Wanne angrenzende Halbleiterwanne. Die zweite Wanne weist einen zu dem der ersten Wanne entgegengesetzten Leitfähigkeitstyp auf. Die Schutzeinrichtung umfasst eine bidirektionale Siliziumgleichrichtereinrichtung, SCR, umfassend eine dritte Halbleiterwanne des gleichen Leitfähigkeitstyps der ersten Halbleiterwanne, wobei die dritte Halbleiterwanne elektrisch mit einem zweiten Anschluss der Schutzeinrichtung verbunden ist, und wobei zumindest ein Teil der zweiten Halbleiterwanne zwischen der ersten Halbleiterwanne und der dritten Halbleiterwanne positioniert ist. Die Schutzeinrichtung enthält ferner ein Mittel zum Verhindern eines Leckstroms des ersten Anschlusses der Schutzeinrichtung durch Steuern eines Spannungspegels der zweiten Wanne auf Basis eines Spannungspegels des ersten Anschlusses.
Figurenliste

1 ist ein schematisches Diagramm einer Ausführungsform eines integrierten Schaltkreises.
2A ist ein mit Anmerkungen versehener Querschnitt einer Schutzeinrichtung mit aktiver Leckstromkompensation nach einer Ausführungsform.
2B ist ein mit Anmerkungen versehener Querschnitt einer Schutzeinrichtung mit aktiver Leckstromkompensation nach einer anderen Ausführungsform.
3A ist eine Draufsicht einer Schutzeinrichtung mit aktiver Leckstromkompensation nach einer anspruchsgemäßen Ausführungsform.
3B ist ein mit Anmerkungen versehener Querschnitt der Schutzeinrichtung von 3A entlang der Linien 3B-3B von 3A.
4 ist eine Draufsicht einer Schutzeinrichtung mit aktiver Leckstromkompensation nach einer anderen Ausführungsform.
5A ist ein Schaltbild eines Puffers nach einer Ausführungsform.
5B ist ein Schaltbild eines Puffers nach einer anderen Ausführungsform.
5C ist ein Schaltbild eines Puffers nach einer anderen Ausführungsform.
5D ist ein Schaltbild eines Puffers nach einer anderen Ausführungsform.
5E ist ein Schaltbild eines Puffers nach einer anderen Ausführungsform.
5F ist ein Schaltbild eines Puffers nach einer anderen Ausführungsform.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Die folgende detaillierte Beschreibung von Ausführungsformen präsentiert verschiedene Beschreibungen von spezifischen Ausführungsformen der Erfindung. Die Erfindung kann jedoch auf eine Vielzahl von unterschiedlichen Weisen ausgeführt werden, wie durch die Ansprüche definiert und abgedeckt. In dieser Beschreibung wird auf die Zeichnungen Bezug genommen, in denen gleiche Referenzziffern identische oder funktional ähnliche Elemente anzeigen.
Begriffe wie über, unter, hinüber, und so weiter, wie hier verwendet, beziehen sich auf eine Einrichtung, die wie in den Figuren gezeigt orientiert ist, und sollten entsprechend ausgelegt werden. Es sollte auch erkannt werden, da Bereiche innerhalb einer Halbleitereinrichtung (wie einem Transistor) durch Dotieren verschiedener Teile eines Halbleitermaterials mit unterschiedlichen Verunreinigungen oder unterschiedlichen Konzentrationen von Verunreinigungen definiert werden, dass es tatsächlich in der vollendeten Einrichtung keine diskreten physischen Grenzen zwischen verschiedenen Bereichen gibt, sondern dass stattdessen Bereiche ineinander übergehen können. Manche Grenzen, wie in den begleitenden Figuren gezeigt, sind von dieser Art und werden nur zur Unterstützung des Lesers als abrupte Strukturen illustriert. In den unten beschriebenen Ausführungsformen können Bereiche vom p-Typ ein Halbleitermaterial vom p-Typ wie Bor als Dotiersubstanz enthalten. Ferner können Bereiche vom n-Typ ein Halbleitermaterial vom n-Typ wie Phosphor als Dotiersubstanz enthalten. Einem durchschnittlichen Fachmann werden verschiedene Konzentrationen von Dotiersubstanzen in den unten beschriebenen Bereichen klar sein.
Überblick über Schutzeinrichtungen mit aktiver Leckstromkompensation
Um dabei zu helfen, sicherzustellen, dass ein elektronisches System zuverlässig ist, können Hersteller das elektronische System unter definierten Belastungsbedingungen testen, was durch von verschiedenen Organisationen gesetzte Normen beschrieben werden kann, wie dem Joint Electronic Device Engineering Council (JEDEC), der International Electrotechnical Commission (IEC), dem Automotive Engineering Council (AEC) und der Internationalen Organisation für Normung (ISO). Die Normen können eine breite Vielzahl von Überlastungsereignissen abdecken, einschließlich elektrostatischer Entladungsereignisse (ESD) und/oder elektromagnetischer Störereignisse (EMI). Um solche Normen zu erfüllen, kann ein integrierter Schaltkreis (IC) Schutzeinrichtungen an den Pins oder Pads des IC enthalten.
Die Schutzeinrichtungen können in einem AUS- oder hochohmigen Zustand arbeiten, wenn die Pins oder Pads des IC mit normalen Signalpegeln arbeiten. Wenn jedoch ein Überlastungsereignis bewirkt, dass die Spannung durch eine bestimmte Schutzeinrichtung die Vorwärts- oder Rückwärts-Triggerspannung der Einrichtung überschreitet, kann die Schutzeinrichtung ansprechen und in einem EIN- oder niederohmigen Zustand arbeiten, in dem die Schutzeinrichtung einen Teil des mit dem Überlastungsereignis assoziierten Stroms und/oder der mit dem Überlastungsereignis assoziierten Ladung nebenschließt. Deshalb können die Schutzeinrichtungen verwendet werden, um zu verhindern, dass der Spannungspegel der Pins oder Pads des IC eine Ausfallspannung erreicht, die mit Beschädigung des IC assoziiert ist.
Wie hier verwendet, kann eine Schutzeinrichtung auch als ein Überspannungsschalter bezeichnet werden. Zum Beispiel kann die Schutzeinrichtung im AUS- oder hochohmigen Zustand arbeiten, wenn keine Überspannungsbedingung vorhanden ist, und kann sich einschalten, um in der EIN- oder niederohmigen Stufe zu arbeiten, wenn eine Überspannungsbedingung vorhanden ist.
Obwohl ein Beinhalten von Schutzeinrichtungen an den Pins oder Pads des IC helfen kann, den IC vor Beschädigung durch Überlastungsereignisse zu schützen, können die Schutzeinrichtungen die Leistungsfähigkeit des IC während des Normalbetriebs beeinflussen. Zum Beispiel können die Schutzeinrichtungen auch im AUS-Zustand dennoch einen endlichen Eingangsleckstrom aufweisen, der die Leistungsfähigkeit des IC degradieren kann. Beispielsweise kann der IC in einem Beispiel einen Präzisionsverstärker enthalten, der einen Eingang aufweist, der elektrisch mit einem Pin oder Pad des IC verbunden ist. Zusätzlich, wenn eine Schutzeinrichtung auch elektrisch mit dem Pin oder Pad verbunden ist und einen relativ hohen Leckstrom aufweist, kann die Leistungsfähigkeit des Präzisionsverstärkers degradiert werden. Zum Beispiel kann der Leckstrom der Schutzeinrichtung den Eingangsruhestrom des Präzisionsverstärkers unerwünscht erhöhen, insbesondere bei hohen Temperaturen. In anderen Beispielen kann eine Schutzeinrichtung mit relativ hohem Leckstrom Eingangsoffsets, systematische Fehler erzeugen und/oder die Leistungsfähigkeit der Präzisionsverschaltung eines IC anderweitig degradieren.
Hier werden Vorrichtungen und Verfahren für Schutzeinrichtungen mit aktiver Leckstromkompensation bereitgestellt. In bestimmten Konfigurationen enthält ein IC einen Eingangsknoten und eine elektrisch mit dem Eingangsknoten verbundene Schutzeinrichtung. Die Schutzeinrichtung enthält eine erste Wanne und eine zweite Wanne. Die zweite Wanne ist an die erste Wanne angrenzend positioniert und weist einen dem der ersten Wanne entgegengesetzten Leitfähigkeitstyp auf. Zusätzlich ist ein erster Anschluss der Schutzeinrichtung elektrisch mit der ersten Wanne und dem Eingangsknoten des IC verbunden. Die Schutzeinrichtung enthält ferner einen Leckstromkompensationsschaltkreis, der verwendet wird, um einen Spannungspegel der zweiten Wanne auf Basis eines Spannungspegels des ersten Anschlusses zu steuern, um zu verhindern, dass Leckstrom in den oder aus dem ersten Anschluss der Schutzeinrichtung fließt.
Eine Schutzeinrichtung mit aktiver Leckstromkompensation kann sowohl vorteilhafterweise einem Pin oder Pad eines IC robusten Schutz vor Überlastungsereignissen bieten, während sie gleichzeitig eine minimale Leistungsauswirkung auf eine an den Pin oder Pad gekoppelte Verschaltung aufweist.
Die Lehren hierin können verwendet werden, um den Leckstrom von Schutzeinrichtungen zu reduzieren, die in einer breiten Vielfalt von Anwendungen verwendet werden, einschließlich beispielsweise Anwendungen mit strikten Eingangsstrom-Spezifikationen. Zum Beispiel kann spezifiziert werden, dass ein Präzisionsverstärker bei sehr niedrigem Eingangsruhestrom arbeitet, als Referenz, Sub-nA(10^-9A)-Ruheströme im Bereich von 50 pA (10^-12 A) bis 800 pA, zum Beispiel 200 pA, auch bei hohen Temperaturen (z. B. 125°C). Durch Implementieren einer Schutzeinrichtung mit aktiver Leckstromkompensation kann die Schutzeinrichtung eine geringe oder keine Auswirkung auf den Betrieb des Präzisionsverstärkers aufweisen. Im Gegensatz dazu kann eine Schutzeinrichtung mit hohem Eingangsleckstrom durch Erzeugen eines temperaturabhängigen Eingangsruhestroms die Leistung eines Präzisionsverstärkers degradieren.
In bestimmten Konfigurationen umfasst die Schutzeinrichtung eine bidirektionale Klemmschaltung, wie eine bidirektionale gesteuerte Siliziumgleichrichtereinrichtung (SCR). Zusätzlich enthält die bidirektionale Klemmschaltung ferner eine dritte Wanne des gleichen Leitfähigkeitstyps der ersten Wanne. Zum Beispiel können die erste und die dritte Wanne p-Wannen umfassen und die zweite Wanne kann eine n-Wanne umfassen. Die Wannen sind so konfiguriert, dass zumindest ein Teil der zweiten Wanne zwischen der ersten und der zweiten Wanne positioniert ist. Zusätzlich enthält die erste p-Wanne mindestens einen P+-Bereich, der elektrisch mit dem ersten Anschluss der Schutzeinrichtung verbunden ist, und die zweite p-Wanne enthält mindestens einen P+-Bereich, der elektrisch mit dem zweiten Anschluss der Schutzeinrichtung verbunden ist. In solchen Konfigurationen kann der Leckstromkompensationsschaltkreis arbeiten, um eine Basis-Emitter-Spannung eines bipolaren PNP-Transistors zu steuern, der Emitter-, Basis- und Kollektor-Bereiche aufweist, die jeweils mit der ersten p-Wanne, der n-Wanne bzw. der zweiten p-Wanne assoziiert sind. Insbesondere kann der Leckstromkompensationsschaltkreis die Basis-Emitter-Spannung des bipolaren PNP-Transistors steuern, sodass sie ungefähr gleich 0 V ist, um zu verhindern, dass Leckstrom in den oder aus dem ersten Anschluss der Schutzeinrichtung fließt.
In bestimmten Konfigurationen enthält der Leckstromkompensationsschaltkreis einen Puffer, der einen elektrisch mit dem ersten Anschluss verbundenen Eingang und einen Ausgang aufweist, der einen Spannungspegel der zweiten Wanne regelt, ungefähr gleich einem Spannungspegel des ersten Anschlusses zu sein. Durch Bootstrappen der zweiten Wanne auf einen Spannungspegel, der ungefähr gleich dem Spannungspegel des ersten Anschlusses ist, kann der Eingangsleckstrom der Schutzeinrichtung aufgehoben oder reduziert werden. Die Lehren hierin können verwendet werden, Leckstrom einer Schutzeinrichtung zu reduzieren oder zu eliminieren, einschließlich zum Beispiel Leckstrom vom ersten Anschluss der Schutzeinrichtung in ein Substrat oder Wannen der Schutzeinrichtung.
Die Schutzeinrichtungen hierin können in einer Vielfalt von Herstellungsprozessen gefertigt werden, einschließlich von Tief-Submikron(DSM)-CMOS-Prozessen (komplementärer Metall-Oxid-Halbleiter), BCD(bipolare CMOS-DMOS)-Prozessen oder Silicon-on-Insulator(SOI)-Prozessen, aber nicht darauf beschränkt.
1 ist ein schematisches Diagramm einer Ausführungsform eines integrierten Schaltkreises (IC) 10. Der IC 10 enthält einen Eingangsknoten 1 (IN), einen Versorgungsknoten 2 (VI), eine Schutzeinrichtung 3 und einen Präzisionsverstärker 4.
Aus Gründen der Klarheit der Figuren werden nur bestimmte Strukturen des IC 10 in 1 gezeigt. Deshalb kann der IC 10 zusätzliche Pins, Pads, Schaltkreise, Einrichtungen und/oder andere Strukturen enthalten.
Die Schutzeinrichtung 3 enthält einen ersten Anschluss, der elektrisch mit dem Eingangsknoten 1 verbunden ist, und einen zweiten Anschluss, der elektrisch mit dem Versorgungsknoten 2 verbunden ist. In bestimmten Konfigurationen umfasst die Schutzeinrichtung 3 eine bidirektionale Klemmschaltung, wie eine bidirektionale gesteuerte Siliziumgleichrichtereinrichtung (SCR).
In bestimmten Konfigurationen entspricht der Eingangsknoten 1 einem Signalpin oder -pad des IC 10 und der Versorgungsknoten 2 entspricht einem Pin oder Pad des IC 10, der mit Vcc oder Masse assoziiert ist. Zum Beispiel kann der Versorgungsknoten 2 elektrisch mit einer Stromniedrigversorgungsspannung oder einer Masse-Versorgungsspannung verbunden sein. In bestimmten Konfigurationen, wenn der IC 10 mit normalen Signalbedingungen arbeitet, ist der Spannungspegel des Eingangsknotens 1 größer als der oder gleich dem Spannungspegel des Versorgungsknotens 2.
Der illustrierte Präzisionsverstärker 4 enthält einen ersten Eingang, der elektrisch mit dem Eingangsknoten 1 verbunden ist. Deshalb kann der Präzisionsverstärker 4 verwendet werden, Verstärkung für ein am Eingangsknoten 1 empfangenes Signal bereitzustellen. In einem Beispiel enthält der Präzisionsverstärker 4 einen zweiten Eingang, der eine Referenzspannung empfängt, und der Präzisionsverstärker 4 verstärkt eine Spannungsdifferenz zwischen dem am Eingangsknoten 1 empfangenen Signal und der Referenzspannung. In einem anderen Beispiel stellt der Präzisionsverstärker 4 Verstärkung für ein Differenzsignal bereit, und das am Eingangsknoten 1 empfangene Signal entspricht einer invertierten oder nicht invertierten Komponente des Differenzsignals. Der Präzisionsverstärker 4 kann einer breiten Vielfält an Verstärkungsschältkreisen entsprechen, einschließlich beispielsweise eines Operationsverstärkers oder eines Instrumentenverstärkers.
Wenn der IC 10 mit normalen Signalpegeln oder -bedingungen arbeitet, arbeitet die Schutzeinrichtung 3 in einem AUS-Zustand, in dem die Schutzeinrichtung 3 nicht mit dem Betrieb des Präzisionsverstärkers 4 interferieren sollte. Wenn jedoch ein Überlastungsereignis bewirkt, dass die Spannungsdifferenz zwischen dem Eingangsknoten 1 und dem Versorgungsknoten 2 eine Vorwärts-Triggerspannung oder eine Rückwärts-Triggerspannung der Schutzeinrichtung 3 überschreitet, kann die Schutzeinrichtung 3 ansprechen, um in einem EIN-Zustand zu arbeiten, um den Präzisionsverstärker 4 und/oder andere Verschaltungen des IC 10 vor Schäden zu schützen.
Es kann wünschenswert sein, dass die Schutzeinrichtung 3 im AUS-Zustand einen niedrigen Leckstrom aufweist. Wenn zum Beispiel der Leckstrom der Schutzeinrichtung 3 relativ groß ist, kann der Leckstrom die Leistung des Präzisionsverstärkers 4 durch Erzeugen eines Eingangsruhestroms degradieren.
Ein niedriger Eingangsruhestrom ist eine wichtige Spezifikation für Präzisionsverstärker, wie für Hochleistungsinstrumenten- und/oder Operationsverstärker. Zum Beispiel wurde das Erreichen eines niedrigen Eingangsruhestroms, wie eines Sub-nA-Eingangsruhestroms, ein maßstäbliches Leistungsziel für kommerzielle Präzisionsverstärkerprodukte.
Schutzeinrichtungen, die zum Überspannungsbelastungsschutz an der Eingangsschnittstelle des IC verwendet werden, können jedoch den Eingangsruhestrom des Verstärkers beeinflussen. Die Schutzeinrichtungen können zum Beispiel einen zusätzlichen Leitungspfad einrichten, der zum Eingangsruhestrom des Verstärkers beitragen kann. Beispielsweise können in Sperrrichtung vorgespannte Sperrübergänge der Schutzeinrichtung einen Leckstrom erzeugen, der exponentiell mit der Temperatur ansteigen kann. Ein Leckstrom von nominal in Sperrrichtung vorgespannten Sperrübergängen der Schutzeinrichtung kann sich zum Beispiel ungefähr mit jedem 10°C-Temperaturanstieg verdoppeln und kann bei hohen Temperaturen eine dominante Quelle des Eingangsruhestroms des Verstärkers werden, wie bei Temperaturen von 100 °C oder mehr.
Das Verhalten des Eingangsruhestroms in Abhängigkeit von der Temperatur kann in einer breiten Vielfalt von Instrumenten und Operationsverstärkerprodukten vorhanden sein, die Überlastungsschutzversehaltungen enthalten, wie ESD-Schutzeinrichtungen. Die Schutzeinrichtungen können einen minimal erreichbaren Eingangsruhestrom des Verstärkers einschränken. Deshalb, auch wenn der Verstärker anderweitig mit einem kleinen Sub-nA-Eingangsruhestrom konstruiert ist, kann der Leckstrom von Schutzeinrichtungen den Eingangsruhestrom des Verstärkers bei hohen Temperaturen degradieren.
Wie hier im Detail beschrieben, enthält die Schutzeinrichtung 3 einen Leckstromkompensationsschaltkreis 5. Zusätzlich kann die Schutzeinrichtung 3 eine n-Wanne und eine an die n-Wanne angrenzende p-Wanne enthalten, und der Leckstromkompensationsschaltkreis 5 kann den Spannungspegel der n-Wanne steuern, um dem Spannungspegel der p-Wanne zu folgen oder sich mit diesem zu ändern, um den Leckstrom der Schutzeinrichtung zu reduzieren. Der Leckstromkompensationsschaltkreis 5 kann den Fluss von Leckstrom in den oder aus dem ersten Anschluss der Schutzeinrichtung 3 verhindern, was wiederum die Leistung des Präzisionsverstärkers 4 verbessern kann. Der Präzisionsverstärker 4 kann zum Beispiel auch bei Betrieb bei hohen Temperaturen mit niedrigem Eingangsruhestrom arbeiten.
Obwohl die Schutzeinrichtung 3 im Kontext des Schützens eines Eingangs eines Präzisionsverstärkers illustriert ist, sind die Lehren hierin auf eine breite Vielfalt von Anwendungen anwendbar. Zum Beispiel können ein oder mehrere Schutzeinrichtungen verwendet werden, um Schutz für die Pins oder Pads einer breiten Vielfalt von ICs zu bieten, die spezifiziert sind, mit niedrigem Eingangsleckstrom zu arbeiten, einschließlich, zum Beispiel, Datenumsetzer, Datenerfassungssysteme und Empfängerschnittstellen. Deshalb, obwohl der IC 10 von 1 ein Beispiel eines IC illustriert, der ein oder mehrere Schutzeinrichtungen mit aktiver Leckstromkompensation enthalten kann, sind die Lehren hierin auf andere Konfigurationen von ICs anwendbar.
2A ist ein mit Anmerkungen versehener Querschnitt einer Schutzeinrichtung 30 mit aktiver Leckstromkompensation nach einer Ausführungsform.
Die illustrierte Schutzeinrichtung 30 von 2A ist in einem Substrat vom p-Typ (P-SUB) 31 gefertigt und enthält eine n-Wanne 34, eine erste p-Wanne 33a, eine zweite p-Wanne 33b, einen ersten aktiven Bereich vom n-Typ (N+) 42a, einen zweiten N+-Bereich 42b, einen dritten N+-Bereich 42c, einen ersten aktiven Bereich vom p-Typ (P+) 41a, einen zweiten P+-Bereich 41b, einen dritten P+-Bereich 41c, einen ersten Anschluss 21 (VH), einen zweiten Anschluss 22 (VL) und einen Leckstromkompensationsschaltkreis 50.
Wie in 2A gezeigt, ist die n-Wanne 34 im P-SUB 31 positioniert, und die erste und die zweite p-Wanne 33a, 33b sind in der n-Wanne 34 positioniert. Wie in 2A gezeigt, sind die erste und die zweite p-Wanne 33a, 33b voneinander in Abständen so angeordnet, dass sich ein Teil der n-Wanne 34 zwischen der ersten und der zweiten p-Wanne 33a, 33b befindet. Der erste N+-Bereich 42a ist in der n-Wanne 34. Obwohl der erste N+-Bereich 42a als zwischen der ersten und der zweiten p-Wanne 33a, 33b positioniert illustriert ist, kann der erste N+-Bereich 42a an anderen Positionen angeordnet sein.
Der erste P+-Bereich 41a und der zweite N+-Bereich 42b sind aneinander angrenzend in der ersten p-Wanne 33a positioniert. Zusätzlich sind der zweite P+-Bereich 41b und der dritte N+-Bereich 42c aneinander angrenzend in der zweiten p-Wanne 33b positioniert. Ferner ist der dritte P+-Bereich 41c im P-SUB 31 positioniert und kann verwendet werden, um den Spannungspegel des P-SUB 31 zu steuern.
Der in 2A gezeigte Querschnitt wurde mit Anmerkungen versehen, um bestimmte Strukturen der Schutzeinrichtung 30 zu zeigen, einschließlich des Leckstromkompensationsschaltkreises 50, des ersten Anschlusses 21, des zweiten Anschlusses 22 und elektrischer Verbindungen zwischen aktiven Bereichen, Anschlüssen und dem Leckstromkompensationsschaltkreis 50. Obwohl in schematischer Form mit Anmerkungen versehen, wird Durchschnittsfachleuten klar sein, dass die illustrierten elektrischen Verbindungen unter Verwendung von Leitern, wie Metallisierung und Durchkontakten, hergestellt werden können, und dass der Leckstromkompensationsschaltkreis 50 im P-SUB 31 gefertigt werden kann. Der Leckstromkompensationsschaltkreis 50 kann zum Beispiel in einem Teil vom P-SUB 31 gefertigt werden, der nicht im Querschnitt von 2A sichtbar ist.
Der Querschnitt wurde auch mit Anmerkungen versehen, um bestimmte Transistor- und Widerstandskomponenten zu zeigen, die mit den illustrierten Halbleiterwannen und aktiven Bereichen assoziiert sind. Zum Beispiel wurde die Schutzeinrichtung 30 mit Anmerkungen versehen, um einen bipolaren PNP-Transistor 61, einen bipolaren NPN-Transistor 62, einen ersten Widerstand 63 und einen zweiten Widerstand 64 zu enthalten.
Der bipolare NPN-Transistor 62 enthält einen mit dem dritten N+-Bereich 42c assoziierten Emitter, eine mit der zweiten p-Wanne 33b assoziierte Basis und einen mit der n-Wanne 34 assoziierten Kollektor. Zusätzlich enthält der bipolare PNP-Transistor 61 einen mit der ersten p-Wanne 33a assoziierten Emitter, eine mit der n-Wanne 34 assoziierte Basis und einen mit der zweiten p-Wanne 33b assoziierten Kollektor. Der erste Widerstand 63 ist mit einem Wannenwiderstand der ersten p-Wanne 33a zwischen der Basis des bipolaren PNP-Transistors 61 und dem ersten P+-Bereich 41a assoziiert. Zusätzlich ist der zweite Widerstand 64 mit einem Wannenwiderstand der zweiten p-Wanne 33b zwischen der Basis des bipolaren NPN-Transistors 62 und dem zweiten P+-Bereich 41b assoziiert.
Der bipolare NPN-Transistor 62 und der bipolare PNP-Transistor 61 sind kreuzgekoppelt, wobei die Basis des bipolaren NPN-Transistors 62 elektrisch mit dem Kollektor des bipolaren PNP-Transistors 61 verbunden ist und der Kollektor des bipolaren NPN-Transistors 62 elektrisch mit der Basis des bipolaren PNP-Transistors 61 verbunden ist. Der bipolare NPN-Transistor 62 und der bipolare PNP-Transistor 61 arbeiten als eine gesteuerte Siliziumgleichrichtereinrichtung (SCR).
In der illustrierten Konfiguration sind der erste P+-Bereich 41a und der zweite N+-Bereich 42b elektrisch mit dem ersten Anschluss 21 verbunden, und der zweite P+-Bereich 41b und der dritte N+-Bereich 42c sind elektrisch mit dem zweiten Anschluss 22 verbunden. Zusätzlich ist der dritte P+-Bereich 41c elektrisch mit einer ersten Spannung V₁ verbunden, die zum Beispiel eine Stromniedrigversorgung oder Masse-Versorgung sein kann. In bestimmten Konfigurationen ist der zweite Anschluss 22 auch elektrisch mit der ersten Spannung V₁ verbunden.
Der Leckstromkompensationsschaltkreis 50 enthält einen Eingang, der elektrisch mit dem ersten Anschluss 21 verbunden ist, und einen Ausgang, der elektrisch mit dem ersten N+-Bereich 42a verbunden ist. Der Leckstromkompensationsschaltkreis 50 steuert einen Spannungspegel der n-Wanne 34 auf Basis des Spannungspegels des ersten Anschlusses 21, wodurch eine Spannungsdifferenz zwischen der n-Wanne 34 und der ersten p-Wanne 33a reduziert wird, um zu verhindern, dass Leckstrom in den oder aus dem ersten Anschluss 21 fließt.
In der illustrierten Konfiguration enthält der Leckstromkompensationsschaltkreis 50 einen Puffer 51, einen Eingangswiderstand 52 und einen Ausgangswiderstand 53. Der Eingangswiderstand 52 ist elektrisch zwischen dem ersten Anschluss 21 und einem Eingang zum Puffer 51 verbunden, und der Ausgangswiderstand 53 ist elektrisch zwischen einem Ausgang des Puffers 51 und dem ersten N+-Bereich 42a verbunden.
In bestimmten Konfigurationen kann eine Spannungsverstärkung vom Eingang zum Ausgang des Puffers 51 zwischen 0,5 und 1,5, beispielsweise 1 betragen. Deshalb kann der Puffer 51 verwendet werden, um den Spannungspegel der n-Wanne 34 über den ersten N+-Bereich 42a zu steuern, sodass dieser ungefähr gleich dem Spannungspegel des ersten Anschlusses 21 ist. Da die erste p-Wanne 33a über den ersten P+-Bereich 41a elektrisch mit dem ersten Anschluss 21 verbunden ist, steuert der Puffer 51 auch den Spannungspegel der n-Wanne 34, sodass dieser ungefähr gleich dem Spannungspegel der ersten p-Wanne 33a ist. Ein Steuern des Spannungspegels der n-Wanne 34 auf diese Weise kann den Leckstrom reduzieren, der in den oder aus dem ersten Anschluss der Schutzeinrichtung fließt, indem ein Leckstrom des Basis-Emitter-Übergangs des bipolaren PNP-Transistors 61 reduziert wird.
In einer Ausführungsform ist der Leckstromkompensationsschaltkreis 50 konfiguriert, den Spannungspegel der n-Wanne 34 so zu steuern, dass das Ausmaß der Spannungsdifferenz zwischen der ersten p-Wanne 33a und der n-Wanne 34 kleiner als 700 mV ist. Die Verwendung des Leckstromkompensationsschaltkreises 50, um die Spannungsdifferenz zwischen der n-Wanne 34 und der ersten p-Wanne 33a auf einen relativ kleinen Pegel zu reduzieren, kann den Leckstrom des ersten Anschlusses der Schutzeinrichtung 30 reduzieren.
Der Eingangswiderstand 52 kann beim Schützen des Puffers 51 vor Schäden während eines Überlastungsereignisses, wie eines ESD-Ereignisses helfen, das bewirkt, dass sich die Spannungsdifferenz zwischen dem ersten und dem zweiten Anschluss 21, 22 ändert. Zum Beispiel kann der Eingangswiderstand 52 helfen, zu verhindern, dass während eines ESD-Ereignisses Ladung in oder aus dem Eingang des Puffers fließt. In einer Ausführungsform weist der Eingangswiderstand 52 einen ohmschen Widerstand auf, der im Bereich zwischen 10 kΩ and 100 MΩ liegend gewählt werden kann. Obwohl ein Beispiel von ohmschen Widerstandswerten für den Eingangswiderstand 52 geboten wurde, kann der Eingangswiderstand 52 andere ohmsche Widerstandswerte aufweisen, wie mit einer bestimmten Anwendung und/oder einem bestimmten Herstellungsprozess assoziierte ohmsche Widerstandswerte.
Der Ausgangswiderstand 53 stellt eine Impedanz zwischen dem Ausgang des Puffers 51 und der n-Wanne 34 bereit, um zu verhindern, dass der Puffer 51 den Betrieb der Schutzeinrichtung 30 während Überlastungsereignissen beeinflusst. Wenn zum Beispiel die illustrierte SCR-Einrichtung als Reaktion auf ein Überlastungsereignis anspricht, schränkt der Ausgangswiderstand 53 einen Stromfluss vom Ausgang des Puffers in die oder aus der n-Wanne 34 ein, um zu verhindern, dass der Puffer 51 mit dem Betrieb der SCR-Einrichtung interferiert. Der Ausgangswiderstand 53 stellt auch einen sekundären Überlastungsschutz für den Ausgang des Puffers 51 bereit.
In einer Ausführungsform weist der Ausgangswiderstand 53 einen ohmschen Widerstand auf, der im Bereich zwischen 10 kΩ and 100 MΩ liegend gewählt werden kann. Obwohl ein Beispiel eines ohmschen Widerstandsbereichs geboten wurde, kann der Ausgangswiderstand 53 andere ohmsche Widerstandswerte aufweisen, wie mit einer bestimmten Anwendung und/oder einem bestimmten Herstellungsprozess assoziierte ohmsche Widerstandswerte.
Obwohl die illustrierte Ausführungsform sowohl den Eingangswiderstand 52 als auch den Ausgangswiderstand 53 enthält, sind die Lehren hierin auch auf andere Konfigurationen anwendbar, die den Eingangswiderstand 52 und/oder den Ausgangswiderstand 53 weglassen.
Der erste Anschluss 21 kann elektrisch mit einem Eingangsknoten eines IC verbunden werden, wie einem Signalpin oder -pad. Zusätzlich kann der Leckstromkompensationsschaltkreis 50 den Leckstrom des ersten Anschlusses der Schutzeinrichtung 30 reduzieren oder eliminieren, auch wenn die Schutzeinrichtung 30 bei hohen Temperaturen arbeitet. Im Gegensatz dazu, wenn der Leckstromkompensationsschaltkreis 50 weggelassen wird, kann der Leckstrom der Schutzeinrichtung bei hoher Temperatur dramatisch ansteigen. Wenn zum Beispiel normale Signalbedingungen vorhanden sind und die Schutzeinrichtung bei Zimmertemperatur arbeitet, kann der Leckstrom des Übergangs zwischen der n-Wanne 34 und der ersten p-Wanne 33a relativ klein sein, üblicherweise im pA-Bereich. Bei relativ hohen Temperaturen (zum Beispiel, Temperaturen größer als 100 °C) kann jedoch der Leckstrom des Übergangs exponentiell ansteigen und ein nA-Niveau erreichen, wenn der Leckstromkompensationsschaltkreis 50 nicht vorhanden ist. Der Leckstrom kann die dominante Quelle des Ruhestroms eines Präzisionsverstärkers werden, der an den ersten Anschluss 21 gekoppelt ist.
In einer Ausführungsform ergibt sich der Leckstrom des ersten Anschlusses 21 der Schutzeinrichtung 30 aus Gleichung 1 unten, wobei β die Stromverstärkung des bipolaren PNP-Transistors 61 ist, I_S der Sättigungsstrom des bipolaren PNP-Transistors 61 ist, V_BE die Basis-Emitter-Spannung des bipolaren PNP-Transistors 61 ist und V_T die Thermospannung ist. Wie Durchschnittsfachleuten klar sein wird, kann die Thermospannung V_T gleich kT/q sein, wobei k die Boltzmann-Konstante ist, T die Temperatur ist und q die Größe der Ladung eines Elektrons ist. $(1 + 1 / β) \cdot I_{S} \cdot (exp (\frac{V_{B E}}{V_{T}}) - 1)$
Durch Bootstrappen der n-Wanne 34 auf einen Spannungspegel, der ungefähr gleich dem Spannungspegel des ersten Anschlusses 21 ist, kann die Spannungsdifferenz zwischen der n-Wanne 34 und der ersten p-Wanne 33a relativ klein sein, sodass der Basis-Emitter-Übergang des bipolaren PNP-Transistors 61 eine Basis-Emitter-Spannung VBE nahe null aufweist und einen vernachlässigbaren Strom leitet.
Dementsprechend kann der Leckstromkompensationsschaltkreis 50 der Schutzeinrichtung 30 Leckstromkompensation bereitstellen. Wenn der Leckstromkompensationsschaltkreis 50 den bipolaren PNP-Transistor 61 auf diese Weise steuert, arbeitet der bipolare PNP-Transistor 61 mit niedriger Leckleistungsfähigkeit, ähnlich der von BVCES-Betrieb (Emitter-Kollektor-Durchbruchspannung bei zum Emitter kurzgeschlossener Basis), statt mit einer Leistungsfähigkeit ähnlich der von BVCEO-Betrieb (Emitter-Kollektor-Durchbruchspannung bei offener Basis).
Deshalb kann der Leckstrom des Übergangs zwischen der n-Wanne 34 und der ersten p-Wanne 34a reduziert oder eliminiert werden, was wiederum verhindert, dass Leckstrom in den oder aus dem ersten Anschluss 21 fließt. Zusätzlich können Leckströme von anderen Strukturen, wie Übergängen des bipolaren NPN-Transistors 62 vom Ausgang des Puffers 51 geliefert werden. Obwohl eine statische Gesamtleistungsabgabe der Schutzeinrichtung 30 möglicherweise nicht reduziert wird, kann ein Leckstrom des ersten Anschlusses 21 reduziert oder eliminiert werden. Deshalb kann empfindliche Elektronik, wie Präzisionsverstärker, elektrisch mit dem ersten Anschluss 21 verbunden werden und kann ohne Leistungsfähigkeitsdegradierung aufgrund von Leckstrom in den oder aus dem ersten Anschluss 21 der Schutzeinrichtung 30 arbeiten. In bestimmten Konfigurationen schützt die Schutzeinrichtung 20 einen Eingang zu einem Präzisionsverstärker und der Leckstromkompensationsschaltkreis 50 kann verwendet werden, um auch bei hohen Temperaturen Sub-nA-Eingangsruheströme des Präzisionsverstärkers zu erreichen.
Wenn die Schutzeinrichtung 30 im AUS-Zustand arbeitet, kann die Vorspannung durch den Basis-Emitter-Übergang des bipolaren PNP-Transistors 61 auf einer Eingangsoffsetspannung des Puffers 51 basieren. In bestimmten Konfigurationen kann zum Beispiel die Spannungsdifferenz zwischen der n-Wanne 34 und der ersten p-Wanne 33a ungefähr gleich der Eingangsoffsetspannung des Puffers sein. In bestimmten Implementierungen sollte eine typische Eingangsoffsetspannung des Puffers 51 kleiner als die Thermospannung V_T sein. Die Eingangsoffsetspannung (V_OS) kann zum Beispiel ein paar mV sein, und deshalb würde der kompensierte Leckstrom der Schutzeinrichtung kleiner als ein Faktor V_OS/V_T sein als ein ähnlicher Schutz, der ohne Leckverlustkompensation arbeitet.
Um eine weitere Reduktion im Leckstrom bereitzustellen, kann die Eingangsoffsetspannung des Puffers 51 getrimmt, zerhackt und/oder automatisch genullt werden. Ein Reduzieren der Eingangsoffsetspannung des Puffers kann den Leckstrom der Schutzeinrichtung reduzieren, indem eine Spannungsdifferenz zwischen der n-Wanne 34 und der ersten p-Wanne 33a reduziert wird, wodurch ein mit dem Basis-Emitter-Übergang des bipolaren PNP-Transistors 61 assoziierter Leckstrom reduziert wird.
2B ist ein mit Anmerkungen versehener Querschnitt einer Schutzeinrichtung 70 mit aktiver Leckstromkompensation nach einer anderen Ausführungsform. Die Schutzeinrichtung 70 von 2B ist der Schutzeinrichtung 30 von 2A ähnlich, mit der Ausnahme, dass die Schutzeinrichtung 70 unter Verwendung eines SOI-Prozesses gefertigt worden ist.
Die Schutzeinrichtung 70 von 2B ist zum Beispiel in einer Halbleiterschicht 75 gefertigt. Wie in 2B gezeigt, ist die Halbleiterschicht 75 über einer Isolatorschicht 72 positioniert, die wiederum über einem Trägersubstrat 71 positioniert ist. Wie durchschnittliche Fachleute erkennen werden, kann das Trägersubstrat 71 einem dotierten oder undotierten Substrat entsprechen. Zusätzlich kann die Isolatorschicht 72 auf vielfältige Weise implementiert werden, wie durch Verwendung einer vergrabenen Oxidschicht (Buried Oxide, BOX).
Die Schutzeinrichtung 70 enthält eine n-Wanne 74, eine erste p-Wanne 73a, eine zweite p-Wanne 73b, erste bis dritte N+-Bereiche 42a-42c, einen ersten und einen zweiten P+-Bereich 41a, 41b, einen ersten und einen zweiten Anschluss 21, 22 und den Leckstromkompensationsschaltkreis 50. Die n-Wanne 74 ist zwischen der ersten und der zweiten p-Wanne 73a, 73b in der Halbleiterschicht 75 positioniert. Der erste N+-Bereich 42a ist in der n-Wanne 74. Zusätzlich sind der erste P+-Bereich 41a und der zweite N+-Bereich 42b in der ersten p-Wanne 73a und sind elektrisch mit dem ersten Anschluss 21 verbunden. Ferner sind der zweite P+-Bereich 41b und der dritte N+-Bereich 42c in der zweiten p-Wanne 73b und sind elektrisch mit dem zweiten Anschluss 22 verbunden. Der Leckstromkompensationsschaltkreis 50 enthält einen Eingang, der elektrisch mit dem ersten Anschluss verbunden ist, und einen Ausgang, der elektrisch mit dem ersten N+-Bereich 42a verbunden ist.
Zusätzliche Details der Schutzeinrichtung 70 können den vorher beschriebenen ähnlich sein.
3A ist eine Draufsicht einer Schutzeinrichtung 80 mit aktiver Leckstromkompensation nach einer anspruchsgemäßen Ausführungsform. 3B ist ein mit Anmerkungen versehener Querschnitt der Schutzeinrichtung 80 von 3A entlang der Linien 3B-3B von 3A.
Die illustrierte Schutzeinrichtung 80 der 3A-3B ist in einem Substrat vom p-Typ (P-SUB) 81 gefertigt und enthält eine Hochspannungswanne vom n-Typ (HVNW) 84, eine erste Hochspannungswanne vom p-Typ (HVPW) 83a, eine zweite HVPW 83b, eine dritte HVPW 83c, einen ersten P+-Bereich 91a, einen zweiten P+-Bereich 91b, einen N+-Bereich 92, ein erstes Array von N+-Bereichen 93, ein zweites Array von N+-Bereichen 94, eine flache Wanne vom n-Typ (SHNW) 87, eine vergrabene Schicht vom n-Typ (NBL) 89 und Isolierungsbereiche 88.
Aus Gründen der Klarheit der Zeichnungen werden nur die HVNW 84, die HVPWs 83a-83c, die P+-Bereiche 91a-91c und die N+-Bereiche 92-94 in der Draufsicht von 3A gezeigt.
Wie in der anspruchsgemäßen Ausführungsform der 3A gezeigt, ist die erste HVPW 83a als eine erste Insel in der HVNW 84 implementiert. Zusätzlich ist die zweite HVPW 83b als eine zweite Insel in der HVNW 84 implementiert und ist in einem Abstand von der ersten HVPW 83a angeordnet. Ein zentraler Teil der HVNW 84 ist zwischen der ersten HVPW 83a und der zweiten HVPW 83b positioniert und arbeitet als ein Strompfad, wenn die Schutzeinrichtung 80 aktiviert wird. Die dritte HVPW 83c umgibt einen Umfang der HVNW 84.
Der erste P+-Bereich 91a ist in der ersten HVPW 83a positioniert und ist implementiert, in dieser Ausführungsform eine Kammform aufzuweisen. Zusätzlich ist das erste Array von N+-Bereichen 93 in der ersten HVPW 83a angrenzend an den ersten P+-Bereich 91a so positioniert, dass sich Teile des ersten P+-Bereichs 91a zwischen angrenzenden Paaren von N+-Bereichen im ersten Array erstrecken. Der zweite P+-Bereich 91b ist in der zweiten HVPW 83b positioniert und ist implementiert, in dieser Ausführungsform eine Kammform aufzuweisen. Zusätzlich ist das zweite Array von N+-Bereichen 93 in der zweiten HVPW 83b so positioniert, dass sich Teile des zweiten P+-Bereichs 91b zwischen angrenzenden Paaren von N+-Bereichen im zweiten Array erstrecken. Der erste und der zweite P+-Bereich 91a, 91b sind so orientiert, dass die sich erstreckenden Teile des ersten P+-Bereichs 91a den sich erstreckenden Teilen des zweiten P+-Bereichs 91b gegenüberliegen.
Das Konfigurieren der Schutzeinrichtung 80 auf diese Weise kann verwendet werden, die Vorwärtshalte- und Triggerspannung der Schutzeinrichtung 80 zu erhöhen. Obwohl ein Beispiel von aktiven Bereichen in der ersten und der zweiten HVPW 83a, 83b gezeigt wurde, sind andere Konfigurationen möglich. In einer anderen Ausführungsform enthält die erste HVPW 83a zum Beispiel einen ersten P+-Bereich und einen ersten N+-Bereich, die sich in einer ersten oder der vertikalen Richtung längs aneinander erstrecken, und die zweite HVPW 83b enthält einen zweiten P+-Bereich und einen zweiten N+-Bereich, die sich in der vertikalen Richtung längs aneinander erstrecken.
Die dritte HVPW 83c ist als ein Ring implementiert, der die HVNW 84 umgibt und an diese angrenzt. Zusätzlich ist der dritte P+-Bereich 91c in der dritten HVPW 83c positioniert und arbeitet mit der dritten HVPW 83c als ein Sicherungsring der Schutzeinrichtung 80. Der Sicherungsring kann eine Bildung von unbeabsichtigten parasitischen Pfaden zwischen der Schutzeinrichtung 80 und umgebenden Halbleiterkomponenten bei Integration auf dem Chip verhindern oder eliminieren. In der illustrierten Konfiguration ist der Sicherungsring elektrisch mit einer ersten Spannung V₁ verbunden, die zum Beispiel eine Masse oder eine Stromniedrigversorgungsspannung sein kann. Obwohl die 3A-3B die dritte HVPW 83c als an die HVNW 84 angrenzend illustrieren, ist die dritte HVPW 83c in anderen Konfigurationen in einem Abstand von der HVNW 84 angeordnet, um Immunität gegenüber Latch-up auf Kosten einer Flächenvergrößerung zu verbessern.
In der illustrierten anspruchsgemäßen Ausführungsform ist die SHNW 87 im zentralen Teil der HVNW 84 zwischen der ersten und der zweiten HVPW 83a, 83b positioniert. Zusätzlich ist die NBL-Schicht 89 unter der HVNW 84, der ersten HVPW 83a und der zweiten HVPW 83b positioniert. Die NBL-Schicht 89 isoliert die erste HVPW 83a und die zweite HVPW 83b elektrisch vom P-SUB 81, wodurch der ersten und der zweiten HVPW 83a, 83b erlaubt wird, mit vom P-SUB 81 verschiedenen elektrischen Potenzialen zu arbeiten. Wie hier verwendet, und wie von einem Fachmann verstanden wird, bezieht sich der Begriff „vergrabene Schicht vom n-Typ“ auf eine beliebige geeignete Isolationsschicht oder -struktur, einschließlich beispielsweise der in Technologien mit vergrabener n-Schicht oder mit tiefen n-Wannen verwendeten.
Wie in der anspruchsgemäßen Ausführungsform der 3B gezeigt, ist der N+-Bereich 92 in der HVNW 84 positioniert und ist durch Metallisierung elektrisch mit dem Ausgang des Leckstromkompensationsschaltkreises 50 verbunden. Der Leckstromkompensationsschaltkreis 50 steuert den Spannungspegel der HVNW 84 und der NBL-Schicht 89, um dem Spannungspegel des ersten Anschlusses 21 zu folgen oder sich mit diesem zu ändern. Das Konfigurieren der Schutzeinrichtung 80 auf diese Weise kann eine aktive Kompensation bereitstellen, die den Fluss von Leckstrom in den oder aus dem ersten Anschluss 21 reduziert oder eliminiert, was verhindern kann, dass die Schutzeinrichtung 80 mit dem Betrieb einer anderen Verschaltung interferiert, die auch elektrisch mit dem ersten Anschluss 21 verbunden ist.
Obwohl 3B eine anspruchsgemäße Ausführungsform illustriert, in der die Schutzeinrichtung 80 direkt im P-SUB 81 gefertigt ist, sind andere Konfigurationen möglich. In einer anderen Ausführungsform wird die Schutzeinrichtung 80 zum Beispiel unter Verwendung eines SOI-Prozesses gefertigt, und die NBL-Schicht 89 wird zugunsten eines Isolierens der HVNW 84 und der HVPWs 81a-81c von einem Trägersubstrat unter Verwendung einer Isolatorschicht weggelassen. In noch einer anderen Ausführungsform wird die Schutzeinrichtung 80 in einer Epitaxialschicht vom p-Typ (P-EPI) gefertigt. Die P-EPI-Schicht kann zum Beispiel über einem dotierten oder undotierten Trägersubstrat angeordnet sein, und die Schutzeinrichtung 80 kann in der P-EPI-Schicht gefertigt werden. In bestimmten Konfigurationen ist das Trägersubstrat mit der NBL-Schicht 89 implantiert und die P-EPI-Schicht wird über dem Trägermaterialsubstrat und der NBL-Schicht 89 unter Verwendung eines epitaxialen Wachstumsprozesses aufgewachsen. Zusätzlich können die HVNW 84, die HVPWs 83a-83c und die SHNW 87 in der P-EPI-Schicht implantiert werden. Ferner können die Isolierungsbereiche 88 über der Oberfläche der P-EPI-Schicht gebildet werden, und N+-Bereiche und P+-Bereiche können in den entsprechenden Wannenbereichen implantiert werden.
Obwohl aus Gründen der Klarheit der Figuren in den 3A-3B nicht illustriert, kann das P-SUB 81 auch andere darin gebildete Einrichtungen oder Strukturen enthalten.
In der illustrierten Konfiguration erstrecken sich die erste HVPW 83a und die zweite HVPW 83b in eine erste oder vertikale Richtung oder sind in diese ausgedehnt. Zusätzlich ist ein Stromfluss der Schutzeinrichtung 80, wenn sie aktiviert ist, in einer zweiten oder horizontalen Richtung.
Der N+-Bereich 92 enthält eine erste Ringstruktur, die einen Umfang der ersten HVPW 83a umgibt, und eine zweite Ringstruktur, die einen Umfang der zweiten HVPW 83b umgibt. Das Konfigurieren des N+-Bereichs 92 auf diese Weise kann eine robuste Steuerung des Spannungspegels des HVNW 84 bereitstellen, was dem Leckstromkompensationsschaltkreis 50 bei der Steuerung des Spannungspegels der HVNW 84 relativ zum Spannungspegel des ersten Anschlusses 21 helfen kann.
Die illustrierte Sperrspannungseinrichtung 80 enthält die Isolierungsbereiche 88. Eine Bildung der Isolierungsbereiche 88 kann ein Ätzen von Gräben im P-SUB 81, ein Füllen der Gräben mit einem Dielektrikum, wie Siliziumdioxid (SiO₂) und ein Entfernen des überschüssigen Dielektrikums unter Verwendung eines beliebigen geeigneten Verfahrens, wie chemisch-mechanischer Planarisierung involvieren.
Der in 3B gezeigte Querschnitt wurde mit Anmerkungen versehen, um bestimmte Strukturen der Schutzeinrichtung 80 zu zeigen, einschließlich des Leckstromkompensationsschaltkreises 50, des ersten Anschlusses 21, des zweiten Anschlusses 22 und elektrischer Verbindungen zwischen aktiven Bereichen, Anschlüssen und dem Leckstromkompensationsschaltkreis 50. Obwohl in schematischer Form mit Anmerkungen versehen, wird Durchschnittsfachleuten klar sein, dass die illustrierten elektrischen Verbindungen unter Verwendung von Metallisierung und Durchkontakten gefertigt werden können, und dass der Leckstromkompensationsschaltkreis 50 im P-SUB 81 gefertigt werden kann. Der Leckstromkompensationsschaltkreis 50 kann zum Beispiel in einem Teil vom P-SUB 81 gefertigt werden, der nicht im Querschnitt von 3B sichtbar ist.
Der Querschnitt wurde auch mit Anmerkungen versehen, um bestimmte Transistor- und Widerstandskomponenten zu zeigen, die mit den illustrierten Halbleiterwannen und aktiven Bereichen assoziiert sind. Die Schutzeinrichtung 80 wurde zum Beispiel mit Anmerkungen versehen, um einen bidirektionalen bipolaren PNP-Transistor 100, einen ersten bipolaren NPN-Transistor 101, einen zweiten bipolaren NPN-Transistor 102, einen ersten bipolaren PNP-Transistor 103, einen zweiten bipolaren PNP-Transistor 104, einen ersten Widerstand 105 und einen zweiten Widerstand 106 zu enthalten.
Der bidirektionale bipolare PNP-Transistor 100 enthält einen mit der ersten HVPW 83a assoziierten Emitter/Kollektor, eine mit der HVNW 84 assoziierte Basis und einen mit der zweiten HVPW 83b assoziierten Kollektor/Emitter. Der erste bipolare NPN-Transistor 101 enthält einen mit dem ersten Array von N+-Bereichen 93 assoziierten Emitter, eine mit der ersten HVPW 83a assoziierte Basis und einen mit der HVNW 84 assoziierten Kollektor. Der zweite bipolare NPN-Transistor 103 enthält einen mit dem zweiten Array von N+-Bereichen 94 assoziierten Emitter, eine mit der zweiten HVPW 83b assoziierte Basis und einen mit der HVNW 84 assoziierten Kollektor. Der erste bipolare PNP-Transistor 103 enthält einen mit der ersten HVPW 83a assoziierten Emitter, eine mit der HVNW 84 assoziierte Basis und einen mit der dritten HVPW 83c assoziierten Kollektor. Der zweite bipolare PNP-Transistor 104 enthält einen mit der zweiten HVPW 83b assoziierten Emitter, eine mit der HVNW 84 assoziierte Basis und einen mit der dritten HVPW 83c assoziierten Kollektor. Der erste Widerstand 105 ist mit einem Wannenwiderstand der ersten HVPW 83a assoziiert, und der zweite Widerstand 106 ist mit einem Wannenwiderstand der zweiten HVPW 83b assoziiert.
Der bidirektionale bipolare PNP-Transistor 100 arbeitet bidirektional, und der Betrieb des Emitters/Kollektors und des Kollektors/Emitters als Emitter und Kollektor kann von den Spannungsbedingungen des ersten und des zweiten Anschlusses 21, 22 abhängen. Wenn zum Beispiel ein Überlastungsereignis bewirkt, dass der Spannungspegel des ersten Anschlusses 21 größer als ein Spannungspegel des zweiten Anschlusses 22 ist, dient der Emitter/Kollektor des bidirektionalen bipolaren PNP-Transistors 100 als ein Emitter und der Kollektor/Emitter des bidirektionalen bipolaren PNP-Transistors 100 dient als ein Kollektor. Wenn im Gegensatz dazu ein Überlastungsereignis bewirkt, dass der Spannungspegel des ersten Anschlusses 21 kleiner als ein Spannungspegel des zweiten Anschlusses 22 ist, dient der Emitter/Kollektor des bidirektionalen bipolaren PNP-Transistors 100 als ein Kollektor und der Kollektor/Emitter des bidirektionalen bipolaren PNP-Transistors 100 dient als ein Emitter.
Wenn ein Überlastungsereignis positiver Polarität bewirkt, dass der Spannungspegel des ersten Anschlusses 21 größer als der Spannungspegel des zweiten Anschlusses 22 ist, kann der bidirektionale bipolare PNP-Transistor 100 mit dem zweiten bipolaren NPN-Transistor 102 als eine erste SCR-Einrichtung arbeiten, die Vorwärts-Überlastungsschutz bereitstellt. Darüber hinaus, wenn ein Überlastungsereignis negativer Polarität bewirkt, dass der Spannungspegel des ersten Anschlusses 21 kleiner als der Spannungspegel des zweiten Anschlusses 22 ist, kann der bidirektionale bipolare PNP-Transistor 100 mit dem ersten bipolaren NPN-Transistor 101 als eine zweite SCR-Einrichtung arbeiten, die Rückwärts-Überlastungsschutz bereitstellt. Auf diese Weise bietet die Schutzeinrichtung 80 bidirektionalen Schutz.
Während normaler Betriebsbedingungen oder Signalpegeln sollte die Schutzeinrichtung 80 jedoch ausgeschaltet sein und nicht leiten.
Wie in 3B gezeigt, steuert der Leckstromkompensationsschaltkreis 50 eine Spannungsdifferenz zwischen der HVNW 84 und der ersten HVPW 83a, und steuert deshalb auch eine Spannungsdifferenz zwischen dem Emitter/Kollektor und der Basis des bidirektionalen bipolaren PNP-Transistors 100. Deshalb schaltet der Leckstromkompensationsschaltkreis 50 den Übergang zwischen dem Emitter/Kollektor und der Basis des bidirektionalen bipolaren PNP-Transistors 100 ab, um einen Leckstrom des ersten Anschlusses der Schutzeinrichtung zu verhindern.
Die Schutzeinrichtung 80 der 3A-3B entspricht einer anderen Ausführungsform der in 1 gezeigten Schutzeinrichtung 3. Der erste Anschluss 21 kann zum Beispiel elektrisch mit dem Eingangsknoten 1 verbunden werden, und der zweite Anschluss 22 kann elektrisch mit dem Versorgungsknoten 2 verbunden werden. Die Schutzeinrichtung 80 kann jedoch in anderen Konfigurationen integrierter Schaltkreise verwendet werden.
Die Schutzeinrichtung 80 ist in 3A-3B symmetrisch um ein Zentrum der HVNW 84. Durchschnittsfachleuten wird jedoch klar sein, dass die Lehren hierin auch auf asymmetrische Einrichtungen anwendbar sind. Asymmetrische Strukturen können zum Beispiel durch Arrangieren der Wannen, aktiven Bereiche und/oder anderer Strukturen der Einrichtung in einer asymmetrischen Konfiguration bereitgestellt werden.
Zusätzliche Details der Schutzeinrichtung 80 können den vorher beschriebenen ähnlich sein.
4 ist eine Draufsicht einer Schutzeinrichtung 110 mit aktiver Leckstromkompensation nach einer anderen Ausführungsform. Die Schutzeinrichtung 110 von 4 ist der Schutzeinrichtung 80 der 3A-3B ähnlich, mit der Ausnahme, dass die Schutzeinrichtung 110 von 4 ferner eine vierte HVPW 83d, eine fünfte HVPW 83e, einen vierten P+-Bereich 91d, einen fünften P+-Bereich 91e, ein drittes Array von N+-Bereichen 95 und ein viertes Array von N+-Bereichen 96 enthält.
Die Schutzeinrichtung 110 von 4 weist einen Querschnitt entlang der Linien 111 - 111 auf, die dem in 3B gezeigten Querschnitt der Schutzeinrichtung 80 ähnlich ist.
Obwohl in 4 nicht illustriert, kann der erste P+-Bereich 91a, das erste Array von N+-Bereichen 93, der vierte P+-Bereich 91d und das dritte Array von N+-Bereichen 95 elektrisch mit einem ersten Anschluss der Schutzeinrichtung 110 (zum Beispiel dem ersten Anschluss 21 der 3B) verbunden sein. Zusätzlich kann der zweite P+-Bereich 91b, das zweite Array von N+-Bereichen 94, der fünfte P+-Bereich 91e und das vierte Array von N+-Bereichen 96 elektrisch mit einem zweiten Anschluss der Schutzeinrichtung 110 (zum Beispiel dem zweiten Anschluss 22 der 3B) verbunden sein. Zusätzlich enthält die Schutzeinrichtung 110 einen Leckstromkompensationsschaltkreis (zum Beispiel den Leckstromkompensationsschaltkreis 50 von 3B), der einen Spannungspegel des N+-Bereichs 92 auf Basis des Spannungspegels des ersten Anschlusses steuert. Deshalb folgt der Spannungspegel der HVNW 84 den Spannungspegeln der ersten und der vierten HVPW 83a, 83d oder ändert sich mit diesen.
Wenn der erste Anschluss elektrisch mit einem Eingangsknoten einer Schnittstelle eines IC wie einem Eingangssignalpin verbunden ist, ist der Eingangsknoten an ein Zentrum der Schutzeinrichtung 110 gekoppelt, was die Isolierung verbessern kann. Zusätzlich kann der zweite Anschluss der Schutzeinrichtung elektrisch über Metallisierung an einen Versorgungsknoten wie einem Massepin verbunden werden, was eine einheitliche und schnelle Aktivierung durch radiale Stromleitung vom Zentrum der Einrichtung zur Peripherie bieten kann. Die illustrierte Konfiguration kann auch eine Implementierung von aktiver Leckstromkompensation ermöglichen, da der N+-Bereich 92 über die ganze Schutzeinrichtung 110 verteilt ist.
Obwohl die illustrierte Konfiguration zwei Abschnitte von SCR-Einrichtungen enthält, sind die Lehren hierin auf Konfigurationen anwendbar, in denen eine Schutzeinrichtung mehr oder weniger Abschnitte von SCR-Einrichtungen enthält. Zusätzliche Abschnitte von SCR-Einrichtungen können zum Beispiel hinzugefügt und unter Verwendung von Metallisierung elektrisch verbunden werden, um eine höhere Strombelastbarkeit bereitzustellen. Zusätzlich sind die Lehren hierin auf Konfigurationen mit einem Abschnitt von SCR-Einrichtungen anwendbar (zum Beispiel auf die Schutzeinrichtung 80 von 3A).
Zusätzliche Details der Schutzeinrichtung 110 können den vorher beschriebenen ähnlich sein.
5A ist ein Schaltbild eines Puffers 200 nach einer Ausführungsform. Der Puffer 200 enthält einen ersten Metalloxidhalbleiter-Transistor vom n-Typ (NMOS) 201, einen zweiten NMOS-Transistor 202, eine erste Stromquelle 203 und eine zweite Stromquelle 204. Der Puffer 200 enthält ferner einen Eingang IN und einen Ausgang OUT.
Wie in 5A gezeigt, ist ein Gate des ersten NMOS-Transistors 201 elektrisch mit dem Eingang IN verbunden, und ein Drain des ersten NMOS-Transistors 201 ist elektrisch mit einer zweiten Spannung V₂ verbunden, die zum Beispiel eine Stromhochversorgungsspannung sein kann. Die erste Stromquelle 203 enthält einen ersten Anschluss, der elektrisch mit den Sources des ersten und des zweiten NMOS-Transistors 201, 202 verbunden ist, und einen zweiten Anschluss, der elektrisch mit einer ersten Spannung V₁ verbunden ist, die zum Beispiel eine Masse oder eine Stromniedrigversorgungsspannung sein kann. Die zweite Stromquelle 204 enthält einen ersten Anschluss, der elektrisch mit der zweiten Spannung V₂ verbunden ist, und einen zweiten Anschluss, der elektrisch mit dem Ausgang OUT und mit einem Drain und einem Gate des zweiten NMOS-Transistors 202 verbunden ist.
Der Puffer 200 kann arbeiten, um den Spannungspegel des Ausgangs OUT auf Basis eines Spannungspegels des Eingangs IN zu steuern. Der Spannungspegel der Sources des ersten und des zweiten NMOS-Transistors 51, 52 kann zum Beispiel dem Spannungspegel des Eingangs IN folgen oder sich mit diesem ändern. Zum Beispiel können im stabilen Zustand die Gate-Source-Spannung (V_GS) des ersten und des zweiten NMOS-Transistors 201, 202 ungefähr gleich zueinander sein, und der Spannungspegel des Ausgangs OUT kann ungefähr gleich dem Eingang IN sein.
Der Puffer 200 von 5A illustriert eine Beispielimplementierung des in den 2A, 2B und 3B gezeigten Puffers 51. Die Puffer 51 der 2A, 2B und 3B können jedoch auf eine sehr vielfältige Weise implementiert werden.
5B ist ein Schaltbild eines Puffers 210 nach einer anderen Ausführungsform. Der Puffer 210 von 5B ist dem Puffer 200 von 5A ähnlich, mit der Ausnahme, dass der Puffer 210 ferner einen dritten NMOS-Transistor 205 und einen vierten NMOS-Transistor 206 enthält.
Wie in 5B gezeigt, ist der dritte NMOS-Transistor 205 in einer Kaskode mit dem ersten NMOS-Transistor 201 arrangiert. Der dritte NMOS-Transistor 205 enthält zum Beispiel eine Source, die elektrisch mit dem Drain des ersten NMOS-Transistors 201 verbunden ist, ein Gate, das elektrisch mit einer Vorspannung V_BIAS verbunden ist, und einen Drain, der elektrisch mit der zweiten Spannung V₂ verbunden ist. Zusätzlich ist der vierte NMOS-Transistor 206 in einer Kaskode mit dem zweiten NMOS-Transistor 202 arrangiert. Insbesondere enthält der vierte NMOS-Transistor 206 zum Beispiel eine Source, die elektrisch mit dem Drain des zweiten NMOS-Transistors 202 verbunden ist, ein Gate, das elektrisch mit der Vorspannung V_BIAS verbunden ist, und einen Drain, der elektrisch mit dem zweiten Anschluss der zweiten Stromquelle 204 verbunden ist.
Das Beinhalten des dritten und des vierten NMOS-Transistors 205, 206 kann die Leistungsfähigkeit des Pufferschaltkreises 210 von 5B relativ zum Pufferschaltkreis 200 von 5A verbessern, indem eine Übereinstimmung der Gate-Source-Spannung (V_GS) des ersten und des zweiten NMOS-Transistors 201, 202 während des Betriebs verbessert wird. Das Beinhalten des dritten und des vierten NMOS-Transistors 205, 206 kann zum Beispiel den Einfluss der Kanallängenmodulation oder andere nicht ideale Transistorzustände von einem Beeinflussen der Genauigkeit der Pufferung einschränken.
Der Puffer 210 von 5B illustriert eine andere Beispielimplementierung des in den 2A, 2B und 3B gezeigten Puffers 51. Der Puffer 51 der 2A, 2B und 3B kann jedoch auf eine sehr vielfältige Weise implementiert werden.
5C ist ein Schaltbild eines Puffers 220 nach einer anderen Ausführungsform. Der Puffer 220 enthält einen Verstärker 221, der einen invertierenden Eingang, einen nicht invertierenden Eingang und einen Ausgang enthält. Der Puffer 200 enthält ferner einen Eingang IN und einen Ausgang OUT.
Wie in 5C gezeigt, ist der Eingang IN elektrisch mit dem nicht invertierenden Eingang des Verstärkers 221 verbunden, und der Ausgang OUT ist elektrisch mit dem Ausgang des Verstärkers 221 verbunden. Zusätzlich ist der Ausgang des Verstärkers elektrisch mit dem invertierenden Eingang des Verstärkers verbunden, und deshalb arbeitet der Verstärker 221 mit negativer Rückkopplung. Obwohl in 5C nicht gezeigt, kann der Verstärker 221 eine Rückkopplungsverschaltung wie Widerstände und/oder Kondensatoren im Rückkopplungspfad vom Ausgang des Verstärkers zum invertierenden Eingang enthalten, um eine gewünschte Rückkopplung bereitzustellen und/oder um Stabilität zu bewahren.
Der Puffer 220 von 5C illustriert eine andere Beispielimplementierung des in den 2A, 2B und 3B gezeigten Puffers 51. Der Puffer 51 der 2A, 2B und 3B kann jedoch auf eine sehr vielfältige Weise implementiert werden.
5D ist ein Schaltbild eines Puffers 230 nach einer anderen Ausführungsform. Der Puffer 230 enthält einen ersten Metalloxidhalbleiter-Transistor vom p-Typ (PMOS) 231, einen zweiten PMOS-Transistor 232, eine erste Stromquelle 233 und eine zweite Stromquelle 234. Der Puffer 230 enthält ferner einen Eingang IN und einen Ausgang OUT.
Der Puffer 230 von 5D ist dem Puffer 200 von 5A ähnlich, mit der Ausnahme, dass der Puffer 230 eine Konfiguration illustriert, die unter Verwendung von PMOS-Transistoren anstatt von NMOS-Transistoren implementiert ist. Durchschnittsfachleuten wird klar sein, dass die Puffer hierin unter Verwendung einer breiten Vielfalt von Transistortypen implementiert werden können, einschließlich beispielsweise von NMOS-Transistoren, PMOS-Transistoren, bipolaren NPN-Transistoren, bipolaren PNP-Transistoren oder einer Kombination daraus.
Wie in 5D gezeigt, ist ein Gate des ersten PMOS-Transistors 231 elektrisch mit dem Eingang IN verbunden, und ein Drain des ersten PMOS-Transistors 231 ist elektrisch mit der ersten Spannung V₁ verbunden. Die erste Stromquelle 233 enthält einen ersten Anschluss, der elektrisch mit den Sources des ersten und des zweiten PMOS-Transistors 231, 232 verbunden ist, und einen zweiten Anschluss, der elektrisch mit der zweiten Spannung V₂ verbunden ist. Die zweite Stromquelle 234 enthält einen ersten Anschluss, der elektrisch mit der ersten Spannung V₁ verbunden ist, und einen zweiten Anschluss, der elektrisch mit dem Ausgang OUT and mit einem Drain und einem Gate des zweiten PMOS-Transistors 232 verbunden ist.
Der Puffer 230 von 5D illustriert eine andere Beispielimplementierung des in den 2A, 2B und 3B gezeigten Puffers 51. Der Puffer 51 der 2A, 2B und 3B kann jedoch auf eine sehr vielfältige Weise implementiert werden.
5E ist ein Schaltbild eines Puffers 240 nach einer anderen Ausführungsform. Der Puffer 240 von 5E ist dem Puffer 230 von 5D ähnlich, mit der Ausnahme, dass der Puffer 240 ferner einen dritten PMOS-Transistor 235 und einen vierten PMOS-Transistor 236 enthält.
Wie in 5E gezeigt, ist der dritte PMOS-Transistor 235 in einer Kaskode mit dem ersten PMOS-Transistor 231 arrangiert. Der dritte PMOS-Transistor 235 enthält zum Beispiel eine Source, die elektrisch mit dem Drain des ersten PMOS-Transistors 231 verbunden ist, ein Gate, das elektrisch mit einer Vorspannung V_BIAS verbunden ist, und einen Drain, der elektrisch mit der ersten Spannung V₁ verbunden ist. Zusätzlich ist der vierte PMOS-Transistor 236 in einer Kaskode mit dem zweiten PMOS-Transistor 232 arrangiert. Insbesondere enthält der vierte PMOS-Transistor 236 eine Source, die elektrisch mit dem Drain des zweiten PMOS-Transistors 232 verbunden ist, ein Gate, das elektrisch mit der Vorspannung V_BIAS verbunden ist, und einen Drain, der elektrisch mit dem zweiten Anschluss der zweiten Stromquelle 234 verbunden ist.
Der Puffer 240 von 5E illustriert eine andere Beispielimplementierung des in den 2A, 2B und 3B gezeigten Puffers 51. Der Puffer 51 der 2A, 2B und 3B kann jedoch auf eine sehr vielfältige Weise implementiert werden.
5F ist ein Schaltbild eines Puffers 250 nach einer anderen Ausführungsform. Der Puffer 250 von 5F enthält einen Trimmschaltkreis 251, einen Zerhackungsschaltkreis 252 und einen Automatiknullungsschaltkreis 253. Der Puffer 250 enthält ferner einen Eingang IN und einen Ausgang OUT.
Das Beinhalten mindestens eines Schaltkreises aus dem Trimmschaltkreis 251, dem Zerhackungsschaltkreis 252 oder dem Automatiknullungsschaltkreis 253 kann eine Eingangsoffsetspannung des Puffers 250 reduzieren. Wenn der Puffer 250 in einem Leckstromkompensationsschaltkreis verwendet wird, um eine Spannungsdifferenz zwischen einer n-Wanne (zum Beispiel der n-Wanne 34 von 2A) und einer p-Wanne (zum Beispiel der ersten p-Wanne 33a von 2a) zu reduzieren, kann die Spannungsdifferenz nach der Kompensation ungefähr gleich der Eingangsoffsetspannung des Puffers sein. Deshalb kann das Beinhalten von Verschaltung, um die Eingangsoffsetspannung des Puffers zu reduzieren, die Leistung verbessern, indem die Spannungsdifferenz zwischen der n-Wanne und der p-Wanne nach der Kompensation reduziert wird.
Obwohl 5F den Puffer 250 als den Trimmschaltkreis 251, den Zerhackungsschaltkreis 252 und den Automatiknullungsschaltkreis 253 enthaltend illustriert, können einer oder mehrere der Schaltkreise weggelassen werden. Die Lehren hierin sind zum Beispiel auch auf einen Puffer anwendbar, der nur den Trimmschaltkreis 251, nur den Zerhackungsschaltkreis 252 oder nur den Automatiknullungsschaltkreis 253 enthält.
Der Puffer 250 von 5F illustriert eine andere Beispielimplementierung des in den 2A, 2B und 3B gezeigten Puffers 51. Der Puffer 51 der 2A, 2B und 3B kann jedoch auf eine sehr vielfältige Weise implementiert werden.
Während bestimmte Ausführungsformen im Kontext eines Halbleitersubstrats vom p-Typ illustriert sind, sind die hierin beschriebenen Prinzipien und Vorteile auch auf eine Konfiguration vom n-Typ anwendbar, wo die Dotierungspolaritäten umgekehrt sind. Ein Substrat vom n-Typ kann zum Beispiel statt eines Substrats vom p-Typ bereitgestellt werden, und Wannen und aktive Bereiche von einem entgegengesetzten Dotierungstyp können im Substrat vom n-Typ bereitgestellt werden. Ferner können die hier beschriebenen Implementierungen auf undotierte Substrate anwendbar sein, wie in bestimmten SOI-Techniken verwendete Substrate.
Anwendungen
Beispiele der Elektronikeinrichtungen können Elektronikprodukte für Endverbraucher, Teile der Elektronikprodukte für Endverbraucher, elektronische Testausrüstung, hochrobuste Industrieausrüstung, Fahrzeugausrüstung usw. enthalten, sind jedoch nicht darauf beschränkt. Die Elektronikprodukte können ferner unfertige Produkte enthalten, einschließlich der für industrielle und Fahrzeuganwendungen.
Die vorangehende Beschreibung und Ansprüche können auf Elemente oder Merkmale als miteinander „verbunden“ oder „gekoppelt“ verweisen. Wie hier verwendet, sofern nicht ausdrücklich anders angegeben, bedeutet „verbunden“, dass ein Element/Merkmal direkt oder indirekt mit einem anderen Element/Merkmal verbunden ist, und zwar nicht notwendigerweise mechanisch. Gleichermaßen, sofern nicht ausdrücklich anders angegeben, bedeutet „gekoppelt“, dass ein Element/Merkmal direkt oder indirekt an ein anderes Element/Merkmal gekoppelt ist, und zwar nicht notwendigerweise mechanisch. Somit können, obwohl die verschiedenen, in den Figuren gezeigten Schaltbilder Beispielanordnungen von Elementen und Komponenten darstellen, zusätzliche Zwischenelemente, Einrichtungen, Merkmale oder Komponenten in einer tatsächlichen Ausführungsform vorhanden sein (unter der Annahme, dass die Funktionalität der dargestellten Schaltungen nicht beeinträchtigt wird).
Darüber hinaus können die verschiedenen oben beschriebenen Ausführungsformen kombiniert werden, um weitere Ausführungsformen bereitzustellen. Zusätzlich können bestimmte, in Zusammenhang mit einer Ausführungsform gezeigte Funktionen auch in andere Ausführungsformen aufgenommen werden.

Claims

Integrierter Schaltkreis (10), der Folgendes umfasst: einen Eingangsknoten (1); und eine Schutzeinrichtung (3, 80), die Folgendes umfasst: einen ersten Anschluss (21), der mit dem Eingangsknoten (1) elektrisch verbunden ist; eine erste Halbleiterwanne (83a), die mit dem ersten Anschluss (21) elektrisch verbunden ist; eine zweite, an die erste Halbleiterwanne (83a) angrenzende Halbleiterwanne (84), wobei die zweite Halbleiterwanne einen dem der ersten Halbleiterwanne (83a) entgegengesetzten Leitfähigkeitstyp aufweist, eine bidirektionale Siliziumgleichrichtereinrichtung (SCR, 100-102) umfassend eine dritte Halbleiterwanne (83b) des gleichen Leitfähigkeitstyps der ersten Halbleiterwanne (83a), wobei die dritte Halbleiterwanne (83b) elektrisch mit einem zweiten Anschluss (22) der Schutzeinrichtung (3, 80) verbunden ist, und wobei zumindest ein Teil der zweiten Halbleiterwanne (84) zwischen der ersten Halbleiterwanne (83a) und der dritten Halbleiterwanne (83b) positioniert ist; und einen Leckstromkompensationsschaltkreis (5, 50), der konfiguriert ist, einen Spannungspegel der zweiten Halbleiterwanne (84) auf Basis eines Spannungspegels des ersten Anschlusses (21) zu steuern, um einen Leckstrom des ersten Anschlusses (21) der Schutzeinrichtung (3, 80) zu verhindern.
Integrierter Schaltkreis (10) nach Anspruch 1, der ferner einen Präzisionsverstärker (4) umfasst, der einen ersten Eingang enthält, der elektrisch mit dem Eingangsknoten (1) des integrierten Schaltkreises (10) und mit dem ersten Anschluss (21) der Schutzeinrichtung (3, 80) verbunden ist.
Integrierter Schaltkreis (10) nach Anspruch 1 oder 2, wobei die erste Halbleiterwanne (83a) eine erste Wanne vom p-Typ umfasst, und wobei die zweite Halbleiterwanne (84) eine Wanne vom n-Typ umfasst und wobei die dritte Halbleiterwanne (83b) eine Wanne vom p-Typ umfasst.
Integrierter Schaltkreis (10) nach Anspruch 3, wobei ein Übergang zwischen der zweiten Halbleiterwanne (84) vom n-Typ und der ersten Halbleiterwanne (83a) vom p-Typ einen Basis-Emitter-Übergang eines bipolaren PNP-Transistors (100) umfasst, wobei der Leckstromkompensationsschaltkreis den Leckstrom des ersten Anschlusses (21) der Schutzeinrichtung (80) verhindert, indem er eine Spannung über den Basis-Emitter-Übergang steuert.
Integrierter Schaltkreis (10) nach Anspruch 3 oder 4, wobei der Leckstromkompensationsschaltkreis (5, 50) eine Spannungsdifferenz zwischen der zweiten Halbleiterwanne (84) und der ersten Halbleiterwanne (83a) vom p-Typ steuert, kleiner als 700 mV zu sein.
Integrierter Schaltkreis (10) nach Anspruch 3, 4 oder 5, wobei die Schutzeinrichtung (3, 80) ferner Folgendes umfasst: einen ersten aktiven Bereich (92) vom n-Typ in der zweiten Halbleiterwanne (84) vom n-Typ, wobei der erste aktive Bereich (92) vom n-Typ elektrisch mit einem Ausgang des Leckstromkompensationsschaltkreises verbunden ist; und einen ersten aktiven Bereich (91a) vom p-Typ in der ersten Halbleiterwanne (83a) vom p-Typ, wobei der erste aktive Bereich (91a) vom p-Typ elektrisch mit dem ersten Anschluss (21) und mit einem Eingang des Leckstromkompensationsschaltkreises verbunden ist.
Integrierter Schaltkreis (10) nach Anspruch 6, wobei der Leckstromkompensationsschaltkreis (5, 50) einen Pufferschaltkreis (51) umfasst, der elektrisch zwischen dem Eingang des Leckstromkompensationsschaltkreises (50) und dem Ausgang des Leckstromkompensationsschaltkreises (50) verbunden ist.
Integrierter Schaltkreis (10) nach Anspruch 7, der ferner einen Eingangswiderstand (52) umfasst, der elektrisch zwischen einem Eingang des Pufferschaltkreis (51) und dem ersten Anschluss (21) verbunden ist, wobei der Eingangswiderstand (52) einen ohmschen Widerstand im Bereich von 10 kΩ und 100 MΩ aufweist.
Integrierter Schaltkreis (10) nach Anspruch 7 oder 8, der ferner einen Ausgangswiderstand (53) umfasst, der elektrisch zwischen einem Ausgang des Pufferschaltkreis (51) und dem ersten aktiven Bereich (92) vom n-Typ verbunden ist, wobei der Ausgangswiderstand (53) einen ohmschen Widerstand im Bereich von 10 kΩ und 100 MΩ aufweist.
Integrierter Schaltkreis (10) nach Anspruch 7, 8 oder 9, wobei der Pufferschaltkreis (51, 250) mindestens einen Schaltkreis aus einem Trimmschaltkreis (251), einem Zerhackungsschaltkreis (252) oder einem Automatiknullungsschaltkreis (253) umfasst, um eine Eingangsoffsetspannung des Pufferschaltkreises (51, 250) zu kompensieren.
Integrierter Schaltkreis (10) nach einem der vorherigen Ansprüche 6 bis 10, wobei die Schutzeinrichtung (3, 80) ferner Folgendes umfasst: einen zweiten aktiven Bereich (91b) vom p-Typ in der dritten Halbleiterwanne (83b) vom p-Typ, wobei der zweite aktive Bereich (91b) vom p-Typ elektrisch mit dem zweiten Anschluss (22) verbunden ist.
Integrierter Schaltkreis (10) nach Anspruch 11, wobei der zweite Anschluss (22) elektrisch mit einem Versorgungsknoten des integrierten Schaltkreises verbunden ist.
Integrierter Schaltkreis (10) nach Anspruch 11 oder 12, wobei die Schutzeinrichtung (3, 80) ferner Folgendes umfasst: einen zweiten aktiven Bereich (93) vom n-Typ in der ersten Halbleiterwanne (83a) vom p-Typ, wobei der zweite aktive Bereich (93) vom n-Typ elektrisch mit dem ersten Anschluss (21) verbunden ist; und einen dritten aktiven Bereich (94) vom n-Typ in der dritten Halbleiterwanne (83b) vom p-Typ, wobei der dritte aktive Bereich (94) vom n-Typ elektrisch mit dem zweiten Anschluss (22) verbunden ist.
Integrierter Schaltkreis (10) nach Anspruch 11, 12 oder 13, der ferner Folgendes umfasst: eine Isolatorschicht unter der ersten Halbleiterwanne (83a) vom p-Typ, der dritten Halbleiterwanne (83b) vom p-Typ und der zweiten Halbleiterwanne (84) vom n-Typ; und ein Trägersubstrat (81) unter der Isolatorschicht.
Integrierter Schaltkreis (10) nach irgendeinem der Ansprüche 11 bis 14, wobei die erste Halbleiterwanne (83a) vom p-Typ als eine erste Insel in der zweiten Halbleiterwanne (84) vom n-Typ implementiert ist, und wobei die dritte Halbleiterwanne (83b) vom p-Typ als eine zweite Insel in der zweiten Halbleiterwanne (84) vom n-Typ implementiert ist.
Integrierter Schaltkreis (10) nach Anspruch 15, wobei die Schutzeinrichtung ferner eine dritte Wanne (83c) vom p-Typ umfasst, die einen Umfang der zweiten Halbleiterwanne (84) vom n-Typ umgibt.
Integrierter Schaltkreis (10) nach Anspruch 15 oder 16, wobei die Schutzeinrichtung ferner eine vergrabene Schicht (89) vom n-Typ unter der ersten Halbleiterwanne vom p-Typ, der dritten Halbleiterwanne vom p-Typ und der zweiten Halbleiterwanne umfasst.
Verfahren zum elektrischen Überlastungsschutz, wobei das Verfahren Folgendes umfasst: Schützen eines Eingangsknotens eines integrierten Schaltkreises vor einem Überlastungsereignis unter Verwendung einer Schutzeinrichtung, wobei die Schutzeinrichtung einen ersten, elektrisch mit dem Eingangsknoten verbundenen Anschluss, eine erste, elektrisch mit dem ersten Anschluss verbundene Halbleiterwanne und eine zweite, an die erste Halbleiterwanne angrenzende Halbleiterwanne von einem der ersten Halbleiterwanne entgegengesetzten Leitfähigkeitstyp umfasst; eine bidirektionale Siliziumgleichrichtereinrichtung (SCR, 100-102) umfassend eine dritte Halbleiterwanne (83b) des gleichen Leitfähigkeitstyps der ersten Halbleiterwanne (83a), wobei die dritte Halbleiterwanne (83b) elektrisch mit einem zweiten Anschluss (22) der Schutzeinrichtung (3, 80) verbunden ist, und wobei zumindest ein Teil der zweiten Halbleiterwanne (84) zwischen der ersten Halbleiterwanne (83a) und der dritten Halbleiterwanne (83b) positioniert ist; und Verhindern eines Leckstroms des ersten Anschlusses (21) der Schutzeinrichtung (2, 80) durch Steuern eines Spannungspegels der zweiten Halbleiterwanne (84) auf Basis eines Spannungspegels des ersten Anschlusses (21) unter Verwendung eines Leckstromkompensationsschaltkreises (5, 50).
Verfahren nach Anspruch 18, das ferner ein Steuern des Spannungspegels der zweiten Halbleiterwanne (84) umfasst, indem der Spannungspegel des ersten Anschlusses (21) unter Verwendung eines Puffers (51) des Leckstromkompensationsschaltkreises (5, 50) gepuffert wird.
Verfahren nach Anspruch 18 oder 19, das ferner Folgendes umfasst: Empfangen eines Eingangssignals am Eingangsknoten (1); Verstärken des Eingangssignals unter Verwendung eines Präzisionsverstärkers (4); und Verhindern unter Verwendung des Leckstromkompensationsschaltkreises (5, 50), dass die Schutzeinrichtung (3, 80) einen Eingangsruhestrom des Präzisionsverstärkers (4) erzeugt.
Integrierter Schaltkreis (10), der Folgendes umfasst: einen Eingangsknoten (1); und eine Schutzeinrichtung (3, 80), die Folgendes umfasst: einen ersten Anschluss (21), der mit dem Eingangsknoten (1) elektrisch verbunden ist; eine erste Halbleiterwanne (83a), die mit dem ersten Anschluss (21) elektrisch verbunden ist; eine zweite, an die erste Halbleiterwanne (83a) angrenzende Halbleiterwanne (84), wobei die zweite Halbleiterwanne (84) einen dem der ersten Halbleiterwanne (83a) entgegengesetzten Leitfähigkeitstyp aufweist; eine bidirektionale Siliziumgleichrichtereinrichtung (SCR, 100-102) umfassend eine dritte Halbleiterwanne (83b) des gleichen Leitfähigkeitstyps der ersten Halbleiterwanne (83a), wobei die dritte Halbleiterwanne (83b) elektrisch mit einem zweiten Anschluss (22) der Schutzeinrichtung (3, 80) verbunden ist, und wobei zumindest ein Teil der zweiten Halbleiterwanne (84) zwischen der ersten Halbleiterwanne (83a) und der dritten Halbleiterwanne (83b) positioniert ist; und ein Mittel zum Verhindern eines Leckstroms des ersten Anschlusses (21) der Schutzeinrichtung (3, 80) durch Steuern eines Spannungspegels der zweiten Halbleiterwanne (84) auf Basis eines Spannungspegels des ersten Anschlusses (21).