CN109494248A - 低漏电高可靠性的夹层隔离阱 - Google Patents
低漏电高可靠性的夹层隔离阱 Download PDFInfo
- Publication number
- CN109494248A CN109494248A CN201811542514.4A CN201811542514A CN109494248A CN 109494248 A CN109494248 A CN 109494248A CN 201811542514 A CN201811542514 A CN 201811542514A CN 109494248 A CN109494248 A CN 109494248A
- Authority
- CN
- China
- Prior art keywords
- interlayer
- trap
- well region
- buried layer
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 98
- 238000002955 isolation Methods 0.000 title claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 6
- 230000004308 accommodation Effects 0.000 claims description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种低漏电高可靠性的夹层隔离阱，包括衬底和设置在衬底上的第一隐埋层及第二隐埋层，第二隐埋层环绕第一隐埋层设置，第一隐埋层上设置有第一阱区和横向隔离阱区，横向隔离阱区包括第一夹层阱、第二夹层阱和第三夹层阱，第一夹层阱环绕第一阱区设置，第二夹层阱环绕第一夹层阱设置，第三夹层阱环绕第二夹层阱设置，第二隐埋层上设置有环绕第三夹层阱的第二阱区，横向隔离阱区的三层同电位设置；其中衬底、第二隐埋层、第一阱区、第二夹层阱和第二阱区分别为第二导电类型的半导体材料，第一隐埋层、第一夹层阱和第三夹层阱分别为第一导电类型的半导体材料。该发明具有设计科学、实用性强、反向漏电低、可靠性高的优点。
Description
技术领域
本发明涉及半导体领域，具体的说，涉及了一种低漏电高可靠性的夹层隔离阱。
背景技术
目前集成电路工艺平台上常规的PN结反偏阱隔离结构如图1所示，包括第二导电类型的衬底101，在第二导电类型的衬底101上形成第一导电类型的隐埋层103，在隐埋层103上面形成第二导电类型的阱区域106，在第二导电类型的阱区域106的外围形成第一导电类型的阱区域107，第一导电类型的阱区107底部与下方隐埋层103相连接组成第一导电类型的密闭隔离区域；在第一导电类型的隐埋层103外围形成第二导电类型的隐埋层102，在第一导电类型的阱区107外围形成第二导电类型的阱区104，第二导电类型的阱区104底部与第二导电类型的隐埋层102相连接。第二导电类型的阱区106与外围第二导电类型的阱区104、隐埋层102及衬底101之间形成了PN结反偏隔离结构，第二导电类型的阱区106可以获得独立电位；阱区106中通常会集成功率元器件或功能电路。然而，常规PN结反偏隔离结构的设计容易形成寄生双极结型晶体管(BJT)，即阱区106、隐埋层103及衬底101构成了一个纵向的PNP，阱区106、阱区107及阱区104构成了一个横向的PNP。当阱区107为最高电位时，隔离结构处在PN结反偏状态，反向漏电很低，而当阱区106遇到高电压导致阱区106与阱区107发生正偏，则横向的PNP被触发处于放大偏置状态；同时阱区106与隐埋层103发生正偏，纵向PNP被触发处于放大偏置。阱区106内的功能电路等将发生电流泄露，比如会大大降低升压转换器电路的效率，限制了升压转换器电路，而且电流泄漏增加了latch up(Latchup是指cmos晶片中，在电源VDD和地线GND之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路)的风险，降低了芯片的可靠性。实际中由于第一导电类型的隐埋层103的浓度远高于第一导电类型的阱区107，纵向PNP的电流远低于横向PNP的电流。解决横向PNP的泄漏电流能有效提升电路的效率，提高电路的可靠性。
为了解决以上存在的问题，人们一直在寻求一种理想的技术解决方案。
发明内容
本发明的目的是针对现有技术的不足，从而提供一种设计科学、实用性强、反向漏电低、可靠性高的低漏电高可靠性的夹层隔离阱。
为了实现上述目的，本发明所采用的技术方案是：一种低漏电高可靠性的夹层隔离阱，包括衬底和分别设置在所述衬底上的第一隐埋层及第二隐埋层，所述第二隐埋层环绕所述第一隐埋层设置，所述第一隐埋层上分别设置有第一阱区和横向隔离阱区，所述横向隔离阱区包括第一夹层阱、第二夹层阱和第三夹层阱，所述第一夹层阱环绕所述第一阱区设置，所述第二夹层阱环绕所述第一夹层阱设置，所述第三夹层阱环绕所述第二夹层阱设置，所述第二隐埋层上设置有第二阱区，所述第二阱区环绕所述第三夹层阱设置，所述第一夹层阱、所述第二夹层阱和所述第三夹层阱分别同电位设置；其中所述衬底、所述第二隐埋层、所述第一阱区、所述第二夹层阱和所述第二阱区分别为第二导电类型的半导体材料，所述第一隐埋层、所述第一夹层阱和所述第三夹层阱分别为第一导电类型的半导体材料。
基于上述，所述第一夹层阱的顶部、所述第二夹层阱的顶部和所述第三夹层阱的顶部分别设置有金属引线柱，各金属引线柱相互电性连接。
基于上述，所述第一阱区上设置有用于放置功能电路的容置槽。
基于上述，所述第二导电类型的半导体材料为P型半导体材料，所述第一导电类型的半导体材料为N型半导体材料。
本发明相对现有技术具有突出的实质性特点和显著的进步，具体的说，本发明通过横向隔离阱区的设置，第一阱区、横向隔离阱区和第二阱区共同构成两个PNP结构，当第一阱区遇到高电压时，由于横向隔离阱区的同电位设置，两个横向PNP均无法放大偏置，有效削弱了泄漏电流，其具有设计科学、实用性强、反向漏电低、可靠性高的优点。
附图说明
图1是现有技术的侧剖面结构示意图。
图2是本发的侧剖面结构示意图。
图中：201.衬底；202.第二隐埋层；203.第一隐埋层；204.第二阱区；205.氧化层；206.第一阱区；207.第一夹层阱；208.第二夹层阱；209.第三夹层阱。
具体实施方式
下面通过具体实施方式，对本发明的技术方案做进一步的详细描述。
如图1和图2所示，一种低漏电高可靠性的夹层隔离阱，包括衬底201和分别设置在所述衬底201上的第一隐埋层203及第二隐埋层202，所述第二隐埋层202环绕所述第一隐埋层203设置，所述第一隐埋层203上分别设置有第一阱区206和横向隔离阱区，所述横向隔离阱区包括第一夹层阱207、第二夹层阱208和第三夹层阱209，所述第一夹层阱207环绕所述第一阱区206设置，所述第二夹层阱208环绕所述第一夹层阱207设置，所述第三夹层阱209环绕所述第二夹层阱208设置，所述第二隐埋层202上设置有第二阱区204，所述第二阱区204环绕所述第三夹层阱209设置，所述第一夹层阱207、所述第二夹层阱208和所述第三夹层阱209分别同电位设置；其中所述衬底201、所述第二隐埋层202、所述第一阱区206、所述第二夹层阱208和所述第二阱区204分别为第二导电类型的半导体材料，所述第一隐埋层203、所述第一夹层阱207和所述第三夹层阱209分别为第一导电类型的半导体材料。
横向隔离阱区与第一隐埋层203构成密闭的隔离区域，横向隔离阱区的三个夹层阱之间通过电气连接形成同电位。本实施例中以所述第二导电类型的半导体材料为P型半导体材料、所述第一导电类型的半导体材料为N型半导体材料为例进行说明，当横向隔离阱区为最高电位时，本隔离阱的隔离结构处于PN结反偏状态，方向漏电很低。当第一阱区206内放置功率元器件或功能电路等导致第一阱区206为最高电位时，第一阱区206与第一夹层阱207之间、第一阱区206与第一隐埋层203之间分别发生正偏，电流经第一隐埋层203到达第三夹层阱209。由于第一夹层阱207、第二夹层阱208和第三夹层阱209之间通过电气连接为同电位状态，因此横向上构成两个寄生的PNP，第一个横向PNP由第一阱区206、第一夹层阱207和第二夹层阱208构成，第二个横向PNP由第二夹层阱208、第三夹层阱209和第二阱区204构成。第一个横向PNP中第一阱区206相当于发射极、第一夹层阱207相当于基极、第二夹层阱208相当于集电极，由于横向夹层阱的同电位设置，第一横向PNP的基极和集电极为同电位，第一横向PNP没有处于放大偏置。第二横向PNP中第二夹层阱208相当于发射极、第三夹层阱209相当于基极、第二阱区204相当于集电极，由于横向夹层阱的同电位设置，第二横向PNP的基极和发射极同电位，第二横向PNP也没有处于放大偏置。两个横向PNP均未处于放大偏置状态，有效的削弱了横向PNP的泄漏电流，提高该隔离阱的可靠性。同时第二夹层阱208还能起到收集空穴电流的作用，能有效降低横向PNP基极电流的注入，进一步削弱横向PNP的泄漏电流。
实际中第二阱区204和横向隔离阱区的顶部分别设置有氧化层205，第二阱区204顶部、第一夹层阱207顶部、第二夹层阱208顶部和第三夹层阱209顶部分别设置有无氧化层205覆盖的有源区。所述第一夹层阱207的顶部、所述第二夹层阱208的顶部和所述第三夹层阱209的顶部分别设置有金属引线柱，也即金属引线柱设置在有源区内，各金属引线柱相互电性连接以形成同电位。
实际中，所述第一阱区206上设置有用于放置功能电路的容置槽，以方便将需要进行隔离的功能电路、功率元器件等放入容置槽内进行集成隔离。
在其他实施例中，所述第二导电类型的半导体材料可以为N型半导体材料，所述第一导电类型的半导体材料为P型半导体材料。
最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。
Claims (4)
1.一种低漏电高可靠性的夹层隔离阱，其特征在于：包括衬底和分别设置在所述衬底上的第一隐埋层及第二隐埋层，所述第二隐埋层环绕所述第一隐埋层设置，所述第一隐埋层上分别设置有第一阱区和横向隔离阱区，所述横向隔离阱区包括第一夹层阱、第二夹层阱和第三夹层阱，所述第一夹层阱环绕所述第一阱区设置，所述第二夹层阱环绕所述第一夹层阱设置，所述第三夹层阱环绕所述第二夹层阱设置，所述第二隐埋层上设置有第二阱区，所述第二阱区环绕所述第三夹层阱设置，所述第一夹层阱、所述第二夹层阱和所述第三夹层阱分别同电位设置；其中所述衬底、所述第二隐埋层、所述第一阱区、所述第二夹层阱和所述第二阱区分别为第二导电类型的半导体材料，所述第一隐埋层、所述第一夹层阱和所述第三夹层阱分别为第一导电类型的半导体材料。
2.根据权利要求1所述的低漏电高可靠性的夹层隔离阱，其特征在于：所述第一夹层阱的顶部、所述第二夹层阱的顶部和所述第三夹层阱的顶部分别设置有金属引线柱，各金属引线柱相互电性连接。
3.根据权利要求1所述的低漏电高可靠性的夹层隔离阱，其特征在于：所述第一阱区上设置有用于放置功能电路的容置槽。
4.根据权利要求1所述的低漏电高可靠性的夹层隔离阱，其特征在于：所述第二导电类型的半导体材料为P型半导体材料，所述第一导电类型的半导体材料为N型半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811542514.4A CN109494248A (zh) | 2018-12-17 | 2018-12-17 | 低漏电高可靠性的夹层隔离阱 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811542514.4A CN109494248A (zh) | 2018-12-17 | 2018-12-17 | 低漏电高可靠性的夹层隔离阱 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109494248A true CN109494248A (zh) | 2019-03-19 |
Family
ID=65710498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811542514.4A Pending CN109494248A (zh) | 2018-12-17 | 2018-12-17 | 低漏电高可靠性的夹层隔离阱 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109494248A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339945A (zh) * | 2007-07-03 | 2009-01-07 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN101593751A (zh) * | 2008-05-27 | 2009-12-02 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN102623511A (zh) * | 2011-01-26 | 2012-08-01 | 上海华虹Nec电子有限公司 | 功率二极管 |
| CN103839941A (zh) * | 2012-11-20 | 2014-06-04 | 美国亚德诺半导体公司 | 具有集成保护结构的结隔离阻断电压装置及其形成方法 |
| CN104465779A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 漏端隔离的高压ldmos的结构及制作方法 |
| US20160071837A1 (en) * | 2014-09-05 | 2016-03-10 | Fairchild Korea Semiconductor Ltd. | Power semiconductor devices |
| CN105977251A (zh) * | 2015-03-13 | 2016-09-28 | 台湾积体电路制造股份有限公司 | 用于差分信号器件的静电放电保护器件 |
| CN209328902U (zh) * | 2018-12-17 | 2019-08-30 | 无锡麟力科技有限公司 | 低漏电高可靠性的夹层隔离阱 |
-
2018
- 2018-12-17 CN CN201811542514.4A patent/CN109494248A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339945A (zh) * | 2007-07-03 | 2009-01-07 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN101593751A (zh) * | 2008-05-27 | 2009-12-02 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN102623511A (zh) * | 2011-01-26 | 2012-08-01 | 上海华虹Nec电子有限公司 | 功率二极管 |
| CN103839941A (zh) * | 2012-11-20 | 2014-06-04 | 美国亚德诺半导体公司 | 具有集成保护结构的结隔离阻断电压装置及其形成方法 |
| US20160071837A1 (en) * | 2014-09-05 | 2016-03-10 | Fairchild Korea Semiconductor Ltd. | Power semiconductor devices |
| CN104465779A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 漏端隔离的高压ldmos的结构及制作方法 |
| CN105977251A (zh) * | 2015-03-13 | 2016-09-28 | 台湾积体电路制造股份有限公司 | 用于差分信号器件的静电放电保护器件 |
| CN209328902U (zh) * | 2018-12-17 | 2019-08-30 | 无锡麟力科技有限公司 | 低漏电高可靠性的夹层隔离阱 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104952869B (zh) | 具有多个雪崩二极管的esd保护电路 | |
| TWI570839B (zh) | 用於cmos積體電路的緊密保護環結構 | |
| CN104218077B (zh) | Esd晶体管 | |
| US8368167B1 (en) | Schottky diode with extended forward current capability | |
| CN104995737B (zh) | 半导体装置 | |
| JPH01134960A (ja) | 電荷のサブストレートへの注入を遮へいするための集積装置 | |
| JPS6388854A (ja) | 集積装置 | |
| CN103258873B (zh) | 用于辐射检测器的半导体结构以及辐射检测器 | |
| CN101599508B (zh) | 半导体装置 | |
| CN108336085A (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN109494247A (zh) | 低功耗高可靠性的双向夹层隔离阱 | |
| CN101901830B (zh) | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 | |
| CN104103635B (zh) | 静电放电保护结构 | |
| CN209328902U (zh) | 低漏电高可靠性的夹层隔离阱 | |
| CN209328903U (zh) | 低功耗高可靠性的双向夹层隔离阱 | |
| CN103165600A (zh) | 一种esd保护电路 | |
| JP5359072B2 (ja) | 半導体装置 | |
| CN109494248A (zh) | 低漏电高可靠性的夹层隔离阱 | |
| CN104183593B (zh) | 静电放电保护结构 | |
| EP2180517A1 (en) | Pnp bipolar transistor with lateral collector and method of production | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| TWI270193B (en) | Diode strings and ESD protection circuits characterized with low leakage current | |
| CN105374816B (zh) | 一种基于锗硅异质结工艺的双向esd保护器件 | |
| CN104485329B (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |