CN209328903U - 低功耗高可靠性的双向夹层隔离阱 - Google Patents

Abstract

本实用新型提供了一种低功耗高可靠性的双向夹层隔离阱，包括衬底和分别设置在衬底上的纵向隔离阱区及第一隐埋层，第一隐埋层环绕纵向隔离阱区设置，纵向隔离阱区上设置有第一阱区和横向隔离阱区，横向隔离阱区环绕第一阱区设置，第二阱区设置在第一隐埋层上且环绕横向隔离阱区设置，第一阱区、横向隔离阱区和第二阱区共同构成两个横向的PNP结构，第一阱区、纵向隔离阱区和衬底共同构成两个纵向的PNP结构，当第一阱区遇到高电压时，由于横向隔离阱区的同电位设置，两个横向PNP和两个纵向PNP均无法放大偏置，有效削弱了横向和纵向两个方向的泄漏电流。该实用新型具有设计科学、隔离性强、反向漏电低、可靠性高的优点。

Description

低功耗高可靠性的双向夹层隔离阱

技术领域

本实用新型涉及半导体领域，具体的说，涉及了一种低功耗高可靠性的双向夹层隔离阱。

背景技术

目前集成电路工艺平台上常规的PN结反偏阱隔离结构如图1所示，包括第二导电类型的衬底101，在第二导电类型的衬底101上形成第一导电类型的隐埋层103，在隐埋层103上面形成第二导电类型的阱区域106，在第二导电类型的阱区域106的外围形成第一导电类型的阱区域107，第一导电类型的阱区107底部与下方隐埋层103相连接组成第一导电类型的密闭隔离区域；在第一导电类型的隐埋层103外围形成第二导电类型的隐埋层102，在第一导电类型的阱区107外围形成第二导电类型的阱区104，第二导电类型的阱区104底部与第二导电类型的隐埋层102相连接。第二导电类型的阱区106与外围第二导电类型的阱区104、隐埋层102及衬底101之间形成了PN结反偏隔离结构，第二导电类型的阱区106可以获得独立电位；阱区106中通常会集成功率元器件或功能电路。然而，常规PN结反偏隔离结构的设计容易形成寄生双极结型晶体管(BJT)，即阱区106、隐埋层103及衬底101构成了一个纵向的PNP，阱区106、阱区107及阱区104构成了一个横向的PNP。当阱区107为最高电位时，隔离结构处在PN结反偏状态，反向漏电很低，而当阱区106遇到高电压导致阱区106与阱区107发生正偏，则横向的PNP被触发处于放大偏置状态；同时阱区106与隐埋层103发生正偏，纵向PNP被触发处于放大偏置。阱区106内的功能电路等将发生电流泄露，比如会大大降低升压转换器电路的效率，限制了升压转换器电路，而且电流泄漏增加了latch up(Latchup是指cmos晶片中，在电源VDD和地线GND之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路)的风险，降低了芯片的可靠性。

为了解决以上存在的问题，人们一直在寻求一种理想的技术解决方案。

发明内容

本实用新型的目的是针对现有技术的不足，从而提供一种设计科学、隔离性强、反向漏电低、可靠性高的低功耗高可靠性的双向夹层隔离阱。

为了实现上述目的，本实用新型所采用的技术方案是：一种低功耗高可靠性的双向夹层隔离阱，包括衬底和分别设置在所述衬底上的纵向隔离阱区及第一隐埋层，所述第一隐埋层环绕所述纵向隔离阱区设置，所述纵向隔离阱区包括第二隐埋层、第三隐埋层、第四隐埋层、第五隐埋层和第六隐埋层，所述第二隐埋层设置在所述衬底上，所述第三隐埋层和第六隐埋层分别设置在所述第二隐埋层上，所述第四隐埋层和所述第五隐埋层分别设置在所述第三隐埋层上，所述第五隐埋层环绕所述第四隐埋层设置，所述第六隐埋层环绕所述第三隐埋层和所述第五隐埋层设置；所述纵向隔离阱区上分别设置有第一阱区和横向隔离阱区，所述横向隔离阱区包括第一夹层阱、第二夹层阱和第三夹层阱，所述第一夹层阱环绕所述第一阱区设置并设置在所述第四隐埋层上，所述第二夹层阱环绕所述第一夹层阱设置并设置在所述第五隐埋层上，所述第三夹层阱环绕所述第二夹层阱设置并设置在所述第六隐埋层上，所述第一隐埋层上设置有第二阱区，所述第二阱区环绕所述第三夹层阱设置，所述第一夹层阱、所述第二夹层阱和所述第三夹层阱分别同电位设置；其中所述衬底、所述第一隐埋层、所述第一阱区、所述第二阱区、所述第三隐埋层和所述第五隐埋层分别为第二导电类型的半导体材料，所述第二隐埋层、所述第四隐埋层、所述第六隐埋层、所述第一夹层阱和所述第三夹层阱分别为第一导电类型的半导体材料。

基于上述，所述第一夹层阱的顶部、所述第二夹层阱的顶部和所述第三夹层阱的顶部分别设置有金属引线柱，各金属引线柱相互电性连接。

基于上述，所述第一阱区上设置有用于放置功能电路的容置槽。

基于上述，所述第二导电类型的半导体材料为P型半导体材料，所述第一导电类型的半导体材料为N型半导体材料。

本实用新型相对现有技术具有实质性特点和进步，具体的说，本实用新型通过横向隔离阱区和纵向隔离阱区的设置，第一阱区、横向隔离阱区和第二阱区共同构成两个横向的PNP结构，第一阱区、纵向隔离阱区和衬底共同构成两个纵向的PNP结构，当第一阱区遇到高电压时，由于横向隔离阱区的同电位设置，两个横向PNP和两个纵向PNP均无法放大偏置，有效削弱了横向和纵向两个方向的泄漏电流，其具有设计科学、隔离性强、反向漏电低、可靠性高的优点。

附图说明

图1是现有技术的侧剖面结构示意图。

图2是本发的侧剖面结构示意图。

图中：201.衬底；202.第一隐埋层；203.第二隐埋层；204.第二阱区；205.氧化层；206.第一阱区；207.第一夹层阱；208.第二夹层阱；209.第三夹层阱；210.第三隐埋层；211.第六隐埋层；213.第四隐埋层；214.第五隐埋层。

具体实施方式

下面通过具体实施方式，对本实用新型的技术方案做进一步的详细描述。

如图1和图2所示，一种低功耗高可靠性的双向夹层隔离阱，包括衬底201和分别设置在所述衬底201上的纵向隔离阱区及第一隐埋层202，所述第一隐埋层202环绕所述纵向隔离阱区设置，所述纵向隔离阱区包括第二隐埋层203、第三隐埋层210、第四隐埋层213、第五隐埋层214和第六隐埋层211，所述第二隐埋层203设置在所述衬底201上，所述第三隐埋层210和第六隐埋层211分别设置在所述第二隐埋层203上，所述第四隐埋层213和所述第五隐埋层214分别设置在所述第三隐埋层210上，所述第五隐埋层214环绕所述第四隐埋层213设置，所述第六隐埋层211环绕所述第三隐埋层210和所述第五隐埋层214设置；所述纵向隔离阱区上分别设置有第一阱区206和横向隔离阱区，所述横向隔离阱区包括第一夹层阱207、第二夹层阱208和第三夹层阱209，所述第一夹层阱207环绕所述第一阱区206设置并设置在所述第四隐埋层213上，所述第二夹层阱208环绕所述第一夹层阱207设置并设置在所述第五隐埋层214上，所述第三夹层阱209环绕所述第二夹层阱208设置并设置在所述第六隐埋层211上，所述第一隐埋层202上设置有第二阱区204，所述第二阱区204环绕所述第三夹层阱209设置，所述第一夹层阱207、所述第二夹层阱208和所述第三夹层阱209分别同电位设置；其中所述衬底201、所述第一隐埋层202、所述第一阱区206、所述第二阱区204、所述第三隐埋层210和所述第五隐埋层214分别为第二导电类型的半导体材料，所述第二隐埋层203、所述第四隐埋层213、所述第六隐埋层211、所述第一夹层阱207和所述第三夹层阱209分别为第一导电类型的半导体材料。

横向隔离阱区的三个夹层阱之间通过电气连接形成同电位，由于第四隐埋层213与第一夹层阱207连接、第三隐埋层210通过第五隐埋层214与第二夹层阱208连接、第二隐埋层203通过第六隐埋层211与第三夹层阱209连接，因此纵向隔离阱区与横向隔离阱区为同电位。本实施例中以所述第二导电类型的半导体材料为P型半导体材料、所述第一导电类型的半导体材料为N型半导体材料为例进行说明，当横向隔离阱区为最高电位时，第一阱区206分别于纵向隔离阱区和横向隔离阱区均处于PN结反偏状态，方向漏电很低。当第一阱区206内放置功率元器件或功能电路等导致第一阱区206为最高电位时，第一阱区206与第一夹层阱207之间、第一阱区206与第四隐埋层213之间分别发生正偏。由于第一夹层阱207、第二夹层阱208和第三夹层阱209之间通过电气连接为同电位状态，因此横向上构成两个寄生的PNP，第一个横向PNP由第一阱区206、第一夹层阱207和第二夹层阱208构成，第二个横向PNP由第二夹层阱208、第三夹层阱209和第二阱区204构成。第一个横向PNP中第一阱区206相当于发射极、第一夹层阱207相当于基极、第二夹层阱208相当于集电极，由于横向夹层阱的同电位设置，第一横向PNP的基极和集电极为同电位，第一横向PNP没有处于放大偏置。第二横向PNP中第二夹层阱208相当于发射极、第三夹层阱209相当于基极、第二阱区204相当于集电极，由于横向夹层阱的同电位设置，第二横向PNP的基极和发射极同电位，第二横向PNP也没有处于放大偏置。两个横向PNP均未处于放大偏置状态，有效的削弱了横向PNP的泄漏电流，提高该隔离阱的可靠性。同时第二夹层阱208还能起到收集空穴电流的作用，能有效降低横向PNP基极电流的注入，进一步削弱横向PNP的泄漏电流。由于第二隐埋层203、第三隐埋层210和第四隐埋层213为同电位状态，因此纵向上构成两个寄生的PNP，第一个纵向PNP由第一阱区206、第四隐埋层213和第三隐埋层210构成，第二个纵向PNP由第三隐埋层210、第二隐埋层203和衬底201构成。第一个纵向PNP中第一阱区206相当于发射极、第四隐埋层213相当于基极、第三隐埋层210相当于集电极，由于纵向夹层阱区的同电位设置，第一纵向PNP的基极和集电极为同电位，第一纵向PNP没有处于放大偏置。第二纵向PNP中第三隐埋层210相当于发射极、第二隐埋层203相当于基极、衬底201相当于集电极，由于纵向夹层阱的同电位设置，第二纵向PNP的基极和发射极同电位，第二纵向PNP也没有处于放大偏置。两个纵向PNP均未处于放大偏置状态，有效的削弱了纵向PNP的泄漏电流，提高该隔离阱的可靠性。同时第三隐埋层210还能起到收集空穴电流的作用，能有效降低纵向PNP基极电流的注入，进一步削弱纵向PNP的泄漏电流。

实际中第二阱区204和横向隔离阱区的顶部分别设置有氧化层205，第二阱区204顶部、第一夹层阱207顶部、第二夹层阱208顶部和第三夹层阱209顶部分别设置有无氧化层205覆盖的有源区。所述第一夹层阱207的顶部、所述第二夹层阱208的顶部和所述第三夹层阱209的顶部分别设置有金属引线柱，也即金属引线柱设置在有源区内，各金属引线柱相互电性连接以形成同电位。

实际中，所述第一阱区206上设置有用于放置功能电路的容置槽，以方便将需要进行隔离的功能电路、功率元器件等放入容置槽内进行集成隔离。

在其他实施例中，所述第二导电类型的半导体材料可以为N型半导体材料，所述第一导电类型的半导体材料为P型半导体材料。

最后应当说明的是:以上实施例仅用以说明本实用新型的技术方案而非对其限制；尽管参照较佳实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本实用新型技术方案的精神，其均应涵盖在本实用新型请求保护的技术方案范围当中。

Claims (4)

1.一种低功耗高可靠性的双向夹层隔离阱，其特征在于：包括衬底和分别设置在所述衬底上的纵向隔离阱区及第一隐埋层，所述第一隐埋层环绕所述纵向隔离阱区设置，所述纵向隔离阱区包括第二隐埋层、第三隐埋层、第四隐埋层、第五隐埋层和第六隐埋层，所述第二隐埋层设置在所述衬底上，所述第三隐埋层和第六隐埋层分别设置在所述第二隐埋层上，所述第四隐埋层和所述第五隐埋层分别设置在所述第三隐埋层上，所述第五隐埋层环绕所述第四隐埋层设置，所述第六隐埋层环绕所述第三隐埋层和所述第五隐埋层设置；所述纵向隔离阱区上分别设置有第一阱区和横向隔离阱区，所述横向隔离阱区包括第一夹层阱、第二夹层阱和第三夹层阱，所述第一夹层阱环绕所述第一阱区设置并设置在所述第四隐埋层上，所述第二夹层阱环绕所述第一夹层阱设置并设置在所述第五隐埋层上，所述第三夹层阱环绕所述第二夹层阱设置并设置在所述第六隐埋层上，所述第一隐埋层上设置有第二阱区，所述第二阱区环绕所述第三夹层阱设置，所述第一夹层阱、所述第二夹层阱和所述第三夹层阱分别同电位设置；其中所述衬底、所述第一隐埋层、所述第一阱区、所述第二阱区、所述第三隐埋层和所述第五隐埋层分别为第二导电类型的半导体材料，所述第二隐埋层、所述第四隐埋层、所述第六隐埋层、所述第一夹层阱和所述第三夹层阱分别为第一导电类型的半导体材料。

2.根据权利要求1所述的低功耗高可靠性的双向夹层隔离阱，其特征在于：所述第一夹层阱的顶部、所述第二夹层阱的顶部和所述第三夹层阱的顶部分别设置有金属引线柱，各金属引线柱相互电性连接。

3.根据权利要求1所述的低功耗高可靠性的双向夹层隔离阱，其特征在于：所述第一阱区上设置有用于放置功能电路的容置槽。

4.根据权利要求1所述的低功耗高可靠性的双向夹层隔离阱，其特征在于：所述第二导电类型的半导体材料为P型半导体材料，所述第一导电类型的半导体材料为N型半导体材料。