CN101599508B - 半导体装置 - Google Patents

Abstract

本发明涉及一种半导体装置。在箝位二极管中，能够抑制漏泄电流，同时降低其动作电压。在N^-型半导体层2的表面，形成有P^-型扩散层5。在P^-型扩散层5的表面，形成有N⁺型扩散层6。在P^-型扩散层5的表面，邻接N⁺型扩散层6形成有P⁺型扩散层7。在邻接P^-型扩散层5的N^-型半导体层2的表面，形成有N⁺型扩散层8。形成有阴极电极10，其穿过开口于N⁺型扩散层6上的绝缘膜9的接触孔，而电连接于N⁺型扩散层6。形成有配线11(阳极电极)，其穿过分别开口于P⁺型扩散层7以及N⁺型扩散层8上的绝缘膜9的各接触孔，而电连接于P⁺型扩散层7以及N⁺型扩散层8。

Description

半导体装置

技术领域

本发明涉及一种半导体装置，特别涉及具有箝位二极管的半导体装置。

背景技术

在现有技术中，作为用于对施加于MOS晶体管的栅极和漏极(或源极)之间的电压进行箝位，而保护栅极绝缘膜的二极管，使用齐纳二极管。根据图4说明该齐纳二极管的构造。如图所示，在P型半导体基板50上形成有N^-型半导体层51，在该N^-型半导体层51的表面形成有P⁺型扩散层52。另外，在P⁺型扩散层52的表面形成有N⁺型扩散层53。

并且，形成有覆盖N^-型半导体层51的表面的绝缘膜54，形成有阴极电极55，该阴极电极55穿过开口于N⁺型扩散层53上的绝缘膜54的接触孔，而连接于N⁺型扩散层53。另外，形成有阳极电极56，该阳极电极56穿过开口于P⁺型扩散层52上的绝缘膜54的接触孔，而连接于P⁺型扩散层52。

在所述结构中，N⁺型扩散层53成为阴极，P⁺型扩散层52成为阳极。并且，如果在阴极电极55和阳极电极56之间施加反向偏压，即在由N⁺型扩散层53和P⁺型扩散层52所形成的PN结上产生击穿。此时的击穿电压称之为齐纳二极管的动作电压。

并且，通过使用该齐纳二极管对施加于MOS晶体管的栅极的电压进行箝位，来保护MOS晶体管的栅极绝缘膜。

关于使用齐纳二极管的MOS晶体管电路，记载于专利文献1。

专利文献1：(日本)特开第2002-84171号公报

对施加于MOS晶体管的栅极的电压进行箝位的箝位二极管的动作电压，需要设定在MOS晶体管的栅极绝缘膜的耐压以下。栅极绝缘膜的耐压包括，产生栅极绝缘膜的绝缘破坏的本征耐压和考虑到耐压的经时变化的TDDB耐压(栅极绝缘膜中的电场为4MV/cm)，但是箝位二极管的动作电压(击穿电压)优选设定在该TDDB耐压以下。

由于如果使栅极绝缘膜变薄，其耐压也会降低，所以也需要随之降低箝位二极管的动作电压。另一方面，齐纳二极管的动作电压取决于PN结的浓度关系。因此，通过提高P⁺型扩散层52或N⁺型扩散层53的浓度，可以降低箝位二极管的动作耐压。

但是，在现有的齐纳二极管中，如果提高P⁺型扩散层52或N⁺型扩散层53的浓度，动作耐压会下降，但是会出现漏泄电流增加的问题。

发明内容

本发明的半导体装置具有第一导电型半导体层、形成于所述半导体层表面的第二导电型的第一扩散层、形成于所述第一扩散层表面的第一导电型的第二扩散层、连接所述第二扩散层的第一电极、和将所述半导体层和所述第一扩散层短路的第二电极。

另外，本发明的半导体装置具有MOS晶体管和箝位二极管，该箝位二极管具有阳极电极和阴极电极，对施加于所述MOS晶体管的栅极的电压进行箝位，该半导体装置的特征在于，所述箝位二极管具有，第一导电型半导体层、形成于所述半导体层表面的第二导电型的第一扩散层、形成于所述第一扩散层表面的第一导电型的第二扩散层、连接所述第二扩散层的第一电极、和将所述半导体层和所述第一扩散层短路的第二电极，将所述第一电极作为阴极电极，将所述第二电极作为阳极电极。

根据本发明，在箝位二极管中，能够抑制漏泄电流、同时降低其动作电压。另外，在将该箝位二极管作为MOS晶体管的栅极绝缘膜的保护元件而使用的时候，伴随栅极绝缘膜的薄膜化，能够降低动作电压，同时可以减少消耗的电力。

附图说明

图1是表示本发明的实施方式中的半导体装置的剖面图；

图2是表示箝位二极管的电流对电压特性的图；

图3是表示使用本发明的实施方式的箝位二极管的输出电路的图；

图4是表示现有的半导体装置的剖面图。

附图标记

1P型半导体基板

2N^-型半导体层

3P⁺型分离层

4N⁺型埋入扩散层

5P^-型扩散层

6N⁺型扩散层

7P⁺型扩散层

8N⁺型扩散层

9绝缘膜

10阴极电极

11配线

20、21N沟道型MOS晶体管

22负载

23前段电路

具体实施方式

下面，参照附图说明本发明的实施方式中的半导体装置。图1是表示本发明的实施方式中的半导体装置的剖面图。在P型半导体基板(例如、硅基板)1上，通过外延生长形成有N^-型半导体层2。

另外，形成有P⁺型分离层3，其从N^-型半导体层2的表面到达半导体基板1。从与半导体基板1的表面垂直的方向看时，该P⁺型分离层3呈环状，由P⁺型分离层3包围的N^-型半导体层2的区域成为被电分离的岛区域。P⁺型分离层3，虽然通过扩散形成，但为了减小扩散时的热处理量，如图所示，优选通过上下扩散形成。

所述岛区域中，在半导体基板1和N^-型半导体层2的交界处，优选形成比N^-型半导体层2的浓度高的N⁺型埋入扩散层4。这是用于使N^-型半导体层2的区域低电阻化而设置的，通过使导入到半导体基板1中的N型杂质在所述外延生长时在N^-型半导体层2中上方扩散而形成。由此，可以降低动作电压中箝位二极管的电阻成分，提高箝位二极管的箝位特性。

在所述岛区域的N^-型半导体层2的表面，形成有P^-型扩散层5。在该P^-型扩散层5的表面，形成有比P^-型扩散层5浅的N⁺型扩散层6。该N⁺型扩散层6成为箝位二极管的阴极。再者，在P^-型扩散层5的表面，形成有P⁺型扩散层7，其与N⁺型扩散层6相邻，比P^-型扩散层5浅，浓度高。P⁺型扩散层7为用于降低将电极连接于P^-型扩散层5时的接触电阻的扩散层。

在与P^-型扩散层5相邻的N^-型半导体层2的表面，形成有N⁺型扩散层8。N⁺型扩散层8为用于降低将电极连接于P^-型扩散层5时的接触电阻的扩散层。

并且，形成有绝缘膜9，其覆盖N^-型半导体层2的表面。形成有箝位二极管的阴极电极10，其穿过开口于N⁺型扩散层6上的绝缘膜9的接触孔，而电连接于N⁺型扩散层6。

另外，形成有配线11，其穿过分别开口于P⁺型扩散层7以及N⁺型扩散层8上的绝缘膜9的各接触孔，而电连接于P⁺型扩散层7以及N⁺型扩散层8。该配线11成为箝位二极管的阳极电极。通过该配线11，使N^-型半导体层2与P^-型扩散层5被短路。由此，P^-型扩散层5的电位变为与N^-型半导体层2的电位(阳极电位)相同，不会成为不稳定状态。

此外，绝缘膜9可以由LOCOS氧化膜和形成于其上的BPSG等层间绝缘膜而形成。这时，LOCOS氧化膜形成于除N⁺型扩散层6、P⁺型扩散层7以及N⁺型扩散层8以外的N^-型半导体层2的表面，所述接触孔形成于层间绝缘膜。

上述箝位二极管的构造，与在纵型NPN型双极晶体管中使集电极和基极短路的构造相同。即，N⁺型扩散层6对应发射极、P^-型扩散层5对应基极、N^-型半导体层2对应集电极。

图2表示上述结构的箝位二极管的电流对电压特性(I-V曲线)。在该图中，横轴表示电压V，纵轴表示电流I。这里，电压V是对箝位二极管施加反向偏压时的电压，是施加于阴极电极10和配线11(阳极电极)之间的电压。电流I是流向箝位二极管的电流，即，从阴极电极10流向配线11(阳极电极)的电流。本发明的箝位二极管的I-V曲线用实线表示，现有的齐纳二极管的I-V曲线用虚线表示。

如图2所示，现有的齐纳二极管中，如果使动作耐压从动作耐压1下降至动作耐压2，则漏泄电流会增加。这里，漏泄电流是指当施加比动作耐压低的反向偏压电压时流过的电流。与此相对，可知，在本发明的箝位二极管中，即使降低动作电压，也会抑制漏泄电流的增加。

下面，说明其理由。在现有的齐纳二极管中，由于为降低动作耐压需要提高PN结的浓度，所以由于该浓度上升，漏泄电流会增加。与此相对，本发明的箝位二极管中，利用了由于耗尽层12到达P^-型扩散层5下方的N^-型半导体层2而产生的击穿现象(パンチスル一)，所述耗尽层12从N⁺型扩散层6延伸至P^-型扩散层5中。如果产生击穿，电流会从N^-型半导体层2经由低电阻的N⁺型埋入扩散层4流入N⁺型埋入扩散层8。(参考图1中的虚线箭头)

即，产生击穿的电压成为动作耐压，但是可以认为击穿是由N⁺型扩散层6下方的P^-型扩散层5的浓度和宽度决定的。那么，如果事先使N⁺型扩散层6下方的P^-型扩散层5的宽度减小一定程度，能够抑制P^-型扩散层5的浓度，同时降低动作耐压。可以认为，由此抑制了漏泄电流。

接着，根据图3说明利用上述箝位二极管的输出电路。如图所示，在电源和接地之间，N沟道型MOS晶体管20、21被串联连接。N沟道型MOS晶体管20、21的相互连接点(N沟道型MOS晶体管20的漏极)为输出端子OUT，该输出端子OUT连接有负载22。负载22，例如可以是电动机。N沟道型MOS晶体管20的栅极上施加有来自前段电路23的开关信号。

另外，在N沟道型MOS晶体管20的源极上施加有电源电压VCC。开关信号为H水平时，N沟道型MOS晶体管20开，开关信号为L水平时，N沟道型MOS晶体管20关。

如果所述开关信号的H水平的电压过高，那么N沟道型MOS晶体管20的栅极绝缘膜会劣化或破坏。因此，在N沟道型MOS晶体管20的栅极和漏极之间，连接上述的箝位二极管，而对施加于N沟道型MOS晶体管20的栅极和漏极之间的电压进行箝位。这里，本实施例的箝位二极管的阴极电极10连接于栅极，配线11(阳极电极)连接于漏极。

为了高速驱动负载22，希望N沟道型MOS晶体管20、21以低电阻接通。因此，为了降低N沟道型MOS晶体管20、21的接通电阻(即，提高电流能力)，使栅极绝缘膜的膜厚变薄。需要随之降低箝位二极管的动作耐压。例如，栅极绝缘膜的膜厚为17nm时，本征耐压为17V，TDDB耐压为7.2V。如果栅极绝缘膜的膜厚减薄至7nm，本征耐压降低为7V，TDDB耐压降低为3.6V。因此，此时，需要将箝位二极管的动作耐压设定为3.6V以下。根据本实施例的箝位二极管，因为能够抑制漏泄电流，同时降低动作电压，所以优选作为如上所述的输出电路的栅极保护端子。

此外，本发明不限于上述实施方式，自不待言，在不超出其主要内容的范围内可以做出变更。例如，在上述实施例中，箝位二极管的构造，与在纵型NPN型双极晶体管中使集电极和基极短路的构造相同，但是，也可以是使各扩散层等的导电型相反，在纵型PNP型双极晶体管中使集电极和基极短路的构造。

在这种结构中，N^-型半导体层2、N⁺型埋入扩散层4、P^-型扩散层5、N⁺型扩散层6、8、P⁺型扩散层7的导电型都变为相反。另外，上述实施例中，箝位二极管被用于保护输出电路的MOS晶体管的栅极绝缘膜，但是能够广泛应用于一般的箝位电路。

Claims (2)

1.一种半导体装置，其特征在于，具有：

第二导电型的半导体基板；

第一导电型半导体层；

从所述半导体层的表面到达所述半导体基板而形成，通过包围所述半导体层而将所述半导体层分离为岛区域的第二导电型的分离层；

在所述岛区域中，在所述半导体层和所述半导体基板的交界处形成的第一导电型的埋入扩散层；

形成于所述半导体层表面的第二导电型的第一扩散层；

形成于所述第一扩散层表面的第一导电型的第二扩散层；

连接所述第二扩散层的第一电极；

将所述半导体层和所述第一扩散层短路的第二电极；

在所述第一电极和所述第二电极之间流动的电流在所述第一导电型埋入扩散层中流动。

2.一种半导体装置，具有MOS晶体管和箝位二极管，该箝位二极管具有阳极电极和阴极电极，对施加于所述MOS晶体管的栅极的电压进行电平箝位，

该半导体装置的特征在于，

所述箝位二极管，具有第二导电型半导体基板；第一导电型半导体层；从所述半导体层的表面到达所述半导体基板而形成，通过包围所述半导体层而将所述半导体层分离为岛区域的第二导电型的分离层；在所述岛区域中，在所述半导体层和所述半导体基板的交界处形成的第一导电型的埋入扩散层；形成于所述半导体层表面的第二导电型的第一扩散层；形成于所述第一扩散层表面的第一导电型的第二扩散层；连接所述第二扩散层的第一电极；将所述半导体层和所述第一扩散层短路的第二电极；

将所述第一电极作为阴极电极，将所述第二电极作为阳极电极，

在所述阴极电极和所述阳极电极中流动的电流在所述第一导电型埋入扩散层中流动。

Images