JPH04174561A - 横型絶縁ゲート型バイポーラトランジスタ - Google Patents
横型絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH04174561A JPH04174561A JP28012590A JP28012590A JPH04174561A JP H04174561 A JPH04174561 A JP H04174561A JP 28012590 A JP28012590 A JP 28012590A JP 28012590 A JP28012590 A JP 28012590A JP H04174561 A JPH04174561 A JP H04174561A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- impurity concentration
- conductivity type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
口産業上の利用分野〕
本発胡は電力用スイッチング素子として、またインテリ
ジェントスイッチング素子として用いられる横型絶縁ゲ
ート型バイポーラトランジスタに関する。
ジェントスイッチング素子として用いられる横型絶縁ゲ
ート型バイポーラトランジスタに関する。
［従来の技術〕
電力用スイッチンク素子として縦型絶縁ゲート型バイポ
ーラトランジスタ（縦型ＩＧＢＴ）が−般に使われ始と
ている。これはｎチャネル縦型ＭＯ３ＦＥＴのドレイン
領域のドレイン電極側にｐ″層を付加したものと言うこ
とができる。 しかし近年、リサーブ（ＲＥＳ［ＪＲＦ
技術）の出現により、横型Ｉ ＧＢＴでも充分大きな耐
圧が実現できるようになり、加えて素子表面にすべての
電極、すなわちソース、ゲート、ドレイン各電極を配置
できるという利点から、個別素子としてのみてはなく、
制御回路も同一チップに組み込まれたインテリジェント
素子の出力段として実用化に向けて盛んに研究・開発が
行われている。
ーラトランジスタ（縦型ＩＧＢＴ）が−般に使われ始と
ている。これはｎチャネル縦型ＭＯ３ＦＥＴのドレイン
領域のドレイン電極側にｐ″層を付加したものと言うこ
とができる。 しかし近年、リサーブ（ＲＥＳ［ＪＲＦ
技術）の出現により、横型Ｉ ＧＢＴでも充分大きな耐
圧が実現できるようになり、加えて素子表面にすべての
電極、すなわちソース、ゲート、ドレイン各電極を配置
できるという利点から、個別素子としてのみてはなく、
制御回路も同一チップに組み込まれたインテリジェント
素子の出力段として実用化に向けて盛んに研究・開発が
行われている。
横型Ｉ ＧＢＴとは、第２図に示すようにｐ型基板２（
第二層）上に高比抵抗のｎ−層ｌ （第１層〉を形成し
、このｎ−層１の表面に選択的にｐ゛層３第一領域）と
ｐ゛層４（第二領域）とを間隔を介して形成する。そし
て、ｐ゛層３表面部に選択的にｎ゛層５（第三領域）を
形成する。その結果体ずるｐ゛層３ｎ−層１ および口
層５にはさまれた表面領域にチャネルが生ずるように、
その上にゲート絶縁膜６を介してゲート端子Ｇと接続さ
れたゲート電極７を設ける。また、ゲート電極７と絶縁
膜６１を介してｐ゛層３よびｎ゛層５接触しソース端子
Ｓに接続されたソース電極８、フィールド絶縁膜６２を
介してｐ″層４接触し ドレイン端子りに接続されたド
レイン電極９を設ける。
第二層）上に高比抵抗のｎ−層ｌ （第１層〉を形成し
、このｎ−層１の表面に選択的にｐ゛層３第一領域）と
ｐ゛層４（第二領域）とを間隔を介して形成する。そし
て、ｐ゛層３表面部に選択的にｎ゛層５（第三領域）を
形成する。その結果体ずるｐ゛層３ｎ−層１ および口
層５にはさまれた表面領域にチャネルが生ずるように、
その上にゲート絶縁膜６を介してゲート端子Ｇと接続さ
れたゲート電極７を設ける。また、ゲート電極７と絶縁
膜６１を介してｐ゛層３よびｎ゛層５接触しソース端子
Ｓに接続されたソース電極８、フィールド絶縁膜６２を
介してｐ″層４接触し ドレイン端子りに接続されたド
レイン電極９を設ける。
そのほかに、ソース電極８に接触し、ｐ基板２に達する
ｐ″−層１０（第四領域）および ｐ”層４とｎ−層１
の間に介在するｎ゛層１１を形成する。ｐ″−層１０は
、ＲＥＳＵＲＦ技術によりｐ基板２の電位をソース電位
と同じにするた於のものてあり、 ｎ゛層１１はｎ−層
１とｐ゛層３の間のｐｎ接合へＯ逆バイアス時に拡がる
空乏層が ｐ゛層４達してパンチスルーするのを防ぐた
めのものである。
ｐ″−層１０（第四領域）および ｐ”層４とｎ−層１
の間に介在するｎ゛層１１を形成する。ｐ″−層１０は
、ＲＥＳＵＲＦ技術によりｐ基板２の電位をソース電位
と同じにするた於のものてあり、 ｎ゛層１１はｎ−層
１とｐ゛層３の間のｐｎ接合へＯ逆バイアス時に拡がる
空乏層が ｐ゛層４達してパンチスルーするのを防ぐた
めのものである。
この素子は、ソース電極９を接地し、ゲート電極８とド
レイン電極１０に正の電圧を与えると、ｎ゛層５ｐ゛層
３ ｎ−層ｌ、 ゲート絶縁膜７およびゲート電極８
からなるＭＯＳＦＥＴがオンし、ｎ−層１に電子が流れ
込む。これにより、ｐ゛層４／ｎ゛層１１接合がオンし
、ｐ゛層４ら正孔がｎ−層】に流れ込み、ｎ−層２の抵
抗を低くする。
レイン電極１０に正の電圧を与えると、ｎ゛層５ｐ゛層
３ ｎ−層ｌ、 ゲート絶縁膜７およびゲート電極８
からなるＭＯＳＦＥＴがオンし、ｎ−層１に電子が流れ
込む。これにより、ｐ゛層４／ｎ゛層１１接合がオンし
、ｐ゛層４ら正孔がｎ−層】に流れ込み、ｎ−層２の抵
抗を低くする。
口発明が解決しようとする課題〕
しかし、上記のような素子がオンしたとき、ｐ″層４ら
注入された正孔のすべてがｎ−層１を通ってソース電極
８へと流れ出るわけてなく、その一部はｐ基板２へ流れ
込んでしまう。これは、ＲＥＳＩＩＲＦ技術よりｐ基板
２がソース電極８と同電位となっているためである。
このだ狛、ｎ″′′層１分伝導度変調されることがなく
、従ってオン電圧の上昇を招くことである。この欠点は
、各部の導電型を逆にしたｐチャネル横型ＩＧＢＴても
同様に存在する。
注入された正孔のすべてがｎ−層１を通ってソース電極
８へと流れ出るわけてなく、その一部はｐ基板２へ流れ
込んでしまう。これは、ＲＥＳＩＩＲＦ技術よりｐ基板
２がソース電極８と同電位となっているためである。
このだ狛、ｎ″′′層１分伝導度変調されることがなく
、従ってオン電圧の上昇を招くことである。この欠点は
、各部の導電型を逆にしたｐチャネル横型ＩＧＢＴても
同様に存在する。
本発明の目的は、ｌ’１ＥｓｔｌＲＦ技（ホテを適用し
た横型ＩＧＢＴの上記欠点を解消し、伝導度変調が充分
に起こる横型Ｉ ＧＢＴを提供することにある。
た横型ＩＧＢＴの上記欠点を解消し、伝導度変調が充分
に起こる横型Ｉ ＧＢＴを提供することにある。
上述の目的を達成するために、本発明は、低不純物濃度
の第一導電型の第一層の表面部にそれぞれ選択的に形成
された第二導電型の第一および第二領域が所定の間隔を
介して位置し、第一領域の表面部に選択的に第一導電型
の第三領域が形成され、第三領域と第一層の間にはさま
れた第一領域の表面には絶縁膜を介してゲート電極が設
けられ、また第一領域および第三領域に共通に接触する
ソース電極ならびに第二領域に接触するドレイン電極を
それぞれ一面上に備え、第一層の前記表面と反対側に第
一層より不純物濃度が高い第一導電型の第三層を介して
比較的低不純物濃度の第二導電型の第二層が形成され、
ソース電極に接触し第二層に達する高不純物濃度の第四
領域が形成されたものとする。
の第一導電型の第一層の表面部にそれぞれ選択的に形成
された第二導電型の第一および第二領域が所定の間隔を
介して位置し、第一領域の表面部に選択的に第一導電型
の第三領域が形成され、第三領域と第一層の間にはさま
れた第一領域の表面には絶縁膜を介してゲート電極が設
けられ、また第一領域および第三領域に共通に接触する
ソース電極ならびに第二領域に接触するドレイン電極を
それぞれ一面上に備え、第一層の前記表面と反対側に第
一層より不純物濃度が高い第一導電型の第三層を介して
比較的低不純物濃度の第二導電型の第二層が形成され、
ソース電極に接触し第二層に達する高不純物濃度の第四
領域が形成されたものとする。
ゲート電極への電圧印加により第三領域と第一層の間に
はさまれた第一領域の表面部にチャネルが生じ、素子が
オン状態に入ったときに第三領域から注入されたキャリ
アは、第一層と第三層の間で形成されるビルトイン電界
により、第二層に流れ出すのが阻止される。これにより
、第一層に第二領域から注入されたキャリアがすべて伝
導度変調に寄与することとなり、素子のオン抵抗の増大
を防ぐ。
はさまれた第一領域の表面部にチャネルが生じ、素子が
オン状態に入ったときに第三領域から注入されたキャリ
アは、第一層と第三層の間で形成されるビルトイン電界
により、第二層に流れ出すのが阻止される。これにより
、第一層に第二領域から注入されたキャリアがすべて伝
導度変調に寄与することとなり、素子のオン抵抗の増大
を防ぐ。
第１図は、本発明の実施例の横型ＩＧＢＴを示し、第２
図と共通の部分には同一の符号が付されている。第２図
と異なる点は、ｎ−層】とｐ基板２の間にｎ型の第三層
１２が介在していることである。第一の実施例のＩＧＢ
Ｔでは、不純物濃度３、７ ｘ１０１４ ／ ｃｒｄの
ｐ基板２の上に厚さ５μｍで不純物濃度１．０Ｘ１０１
６／ｃイのη層１２、厚さ２０μｍで不純物濃度１．５
Ｘ１０”／Ｃｉのｎ−層１をエビタキンヤル成長で順次
積層させ、表面からのイオン注入および熱処理で表面不
純物濃度１．０Ｘ１０１８／ｃｎｔ、 ｘ＝２μｍの
ｐ゛層４および表面不純物濃度］、０Ｘ１０”／ｃｄ、
ｘ、５μｍのｎ゛層１１を形成した。第３図の電流・電
圧曲線では、ゲート電圧Ｖｃ＝１５Ｖにおいて線３１が
第２図の断面構造をもつＩＧＢＴ素子、線３２が第一の
実施例の素子の特性を示し、この図からもわかるように
、本発明の実施例の素子の方がオン電圧が低下しており
、例えばＩ＝１０Ａ／ａｍのとき０．８■、Ｉ＝２０Ａ
／ｃｕｔのとき０．５ｖだけそれぞれ低くなっている。
図と共通の部分には同一の符号が付されている。第２図
と異なる点は、ｎ−層】とｐ基板２の間にｎ型の第三層
１２が介在していることである。第一の実施例のＩＧＢ
Ｔでは、不純物濃度３、７ ｘ１０１４ ／ ｃｒｄの
ｐ基板２の上に厚さ５μｍで不純物濃度１．０Ｘ１０１
６／ｃイのη層１２、厚さ２０μｍで不純物濃度１．５
Ｘ１０”／Ｃｉのｎ−層１をエビタキンヤル成長で順次
積層させ、表面からのイオン注入および熱処理で表面不
純物濃度１．０Ｘ１０１８／ｃｎｔ、 ｘ＝２μｍの
ｐ゛層４および表面不純物濃度］、０Ｘ１０”／ｃｄ、
ｘ、５μｍのｎ゛層１１を形成した。第３図の電流・電
圧曲線では、ゲート電圧Ｖｃ＝１５Ｖにおいて線３１が
第２図の断面構造をもつＩＧＢＴ素子、線３２が第一の
実施例の素子の特性を示し、この図からもわかるように
、本発明の実施例の素子の方がオン電圧が低下しており
、例えばＩ＝１０Ａ／ａｍのとき０．８■、Ｉ＝２０Ａ
／ｃｕｔのとき０．５ｖだけそれぞれ低くなっている。
次に、第二の実施例のＩＧＢＴでは、１層１２の不純物
濃度を１．０Ｘ１０１５／ｃｒｌとした。その素子のＩ
−■特性は第３図の線３３の通りで、線３１とほぼ重な
り、オン電圧が低下しないことを示す。そこでオン電圧
の低下分と１層１２の不純物濃度の関係をｎ−層１の不
純物濃度が１．５Ｘ１０”／ｃ％の場合においてさらに
詳細に検討した。第４図が１．＝２０Ａ ／ ｃ＋＋Ｉ
で測定したその結果であり、１層１２の不純物濃度が
ｎ″′′層１純物濃度を越えるあたりから オン電圧Ｖ
、。９の低下が生じていることがわかる。次にη−層１
の不純物濃度を６．２Ｘ１０”／ｃＪと高くしたときの
Ｉ。−２０Ａにおけるオン電圧低下分と１層１２の不
純物濃度の関係を第５図に示す。
濃度を１．０Ｘ１０１５／ｃｒｌとした。その素子のＩ
−■特性は第３図の線３３の通りで、線３１とほぼ重な
り、オン電圧が低下しないことを示す。そこでオン電圧
の低下分と１層１２の不純物濃度の関係をｎ−層１の不
純物濃度が１．５Ｘ１０”／ｃ％の場合においてさらに
詳細に検討した。第４図が１．＝２０Ａ ／ ｃ＋＋Ｉ
で測定したその結果であり、１層１２の不純物濃度が
ｎ″′′層１純物濃度を越えるあたりから オン電圧Ｖ
、。９の低下が生じていることがわかる。次にη−層１
の不純物濃度を６．２Ｘ１０”／ｃＪと高くしたときの
Ｉ。−２０Ａにおけるオン電圧低下分と１層１２の不
純物濃度の関係を第５図に示す。
この場合も、第４図の場合と同様、１層１２の不純物濃
度がｎ−層１の不純物濃度を越えるあたりからオン電圧
が低下している。なお１層１２の厚さは実用上層となる
範囲で薄くしてもよい。
度がｎ−層１の不純物濃度を越えるあたりからオン電圧
が低下している。なお１層１２の厚さは実用上層となる
範囲で薄くしてもよい。
本発明によれば、ＲＥＳＵＲＦ技術によりソース電位と
同電位にされる第二導電形の第二層と高抵抗の第一導電
形の第一層の間に第一層より不純物濃度の高い第一導電
形の第三層を設けることにより、伝導度変調に寄与する
ドレイン側からの注入キャリアの第二層側への流出を防
ぐことができ、オン電圧の低い横型ＩＧＢＴを得ること
ができた。
同電位にされる第二導電形の第二層と高抵抗の第一導電
形の第一層の間に第一層より不純物濃度の高い第一導電
形の第三層を設けることにより、伝導度変調に寄与する
ドレイン側からの注入キャリアの第二層側への流出を防
ぐことができ、オン電圧の低い横型ＩＧＢＴを得ること
ができた。
第１図は本発明の実施例の横型Ｉ ＧＢＴの断面図、第
２図は従来の横型ＩＧＢＴの断面図、第３図は本発明の
実施例および従来構造の横型ＩＧＢＴの電流・電圧特性
線図、第４図および第５図は本発明に基づくｎ層の不純
物濃度とオン電圧低下分との関係線図である。 １−−ｎ−ｔＬ！ （第一層）、２ ｐ基板（第二層）
、３ｐ″層（第一領域）、４ ｐ”層（第二領域）、
５ ｎ”層（第三領域）、６ ゲート絶縁膜、７ゲー
ト電極、８ ソース電極、９ ドレイン電極、１（］
ｐ″−層（第四領域）、１２１層（第三層）。 第１図 第３図 ｎＭ丁糺物渫方（ｃｔｙｃす
２図は従来の横型ＩＧＢＴの断面図、第３図は本発明の
実施例および従来構造の横型ＩＧＢＴの電流・電圧特性
線図、第４図および第５図は本発明に基づくｎ層の不純
物濃度とオン電圧低下分との関係線図である。 １−−ｎ−ｔＬ！ （第一層）、２ ｐ基板（第二層）
、３ｐ″層（第一領域）、４ ｐ”層（第二領域）、
５ ｎ”層（第三領域）、６ ゲート絶縁膜、７ゲー
ト電極、８ ソース電極、９ ドレイン電極、１（］
ｐ″−層（第四領域）、１２１層（第三層）。 第１図 第３図 ｎＭ丁糺物渫方（ｃｔｙｃす
Claims (1)
- １）低不純物濃度の第一導電型の第一層の表面部に選択
的に形成された第二導電型の第一および第二領域が所定
の間隔を介して位置し、第一領域の表面部に選択的に第
一導電型の第三領域が形成され、第三領域と第一層の間
にはさまれた第一領域の表面には絶縁膜を介してゲート
電極が設けられ、第一領域および第三領域に共通に接触
するソース電極ならびに第二領域に接触するドレイン電
極をそれぞれ一面上に備え、第一層の前記表面と反対側
に第一層より不純物濃度が高い第一導電型の第三層を介
して比較的低不純物濃度の第二導電型の第二層が形成さ
れ、ソース電極に接触し第二層に達する高不純物濃度の
第四領域が形成されたことを特徴とする横型絶縁ゲート
型バイポーラトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-187451 | 1990-07-16 | ||
| JP18745190 | 1990-07-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04174561A true JPH04174561A (ja) | 1992-06-22 |
| JP2629437B2 JP2629437B2 (ja) | 1997-07-09 |
Family
ID=16206308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28012590A Expired - Lifetime JP2629437B2 (ja) | 1990-07-16 | 1990-10-18 | 横型絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629437B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939751A (en) * | 1996-06-15 | 1999-08-17 | Hyundai Electronics Industries Co., Ltd. | MOSFET having double junction structures in each of source and drain regions |
| US7759696B2 (en) | 2005-10-20 | 2010-07-20 | Panasonic Corporation | High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same |
-
1990
- 1990-10-18 JP JP28012590A patent/JP2629437B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939751A (en) * | 1996-06-15 | 1999-08-17 | Hyundai Electronics Industries Co., Ltd. | MOSFET having double junction structures in each of source and drain regions |
| US7759696B2 (en) | 2005-10-20 | 2010-07-20 | Panasonic Corporation | High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2629437B2 (ja) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801420A (en) | Lateral semiconductor arrangement for power ICS | |
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| EP0697739B1 (en) | Insulated gate bipolar transistor | |
| JPH0575110A (ja) | 半導体装置 | |
| KR100284746B1 (ko) | 소스 영역 하부의 바디 저항이 감소된 전력용 디모스 트랜지스터 | |
| JP2001044431A (ja) | 半導体装置 | |
| SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
| JPH0778978A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPH10294461A (ja) | 絶縁ゲート形半導体素子 | |
| US5079607A (en) | Mos type semiconductor device | |
| JP2946750B2 (ja) | 半導体装置 | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| US5298770A (en) | Power switching MOS transistor | |
| JP2000294770A (ja) | 半導体装置 | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JP3114317B2 (ja) | 半導体装置 | |
| JPH03129764A (ja) | 半導体装置 | |
| JPH04174561A (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP4175750B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH0254969A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH09246545A (ja) | 電力用半導体素子 | |
| JP3376294B2 (ja) | 半導体装置 | |
| JP2581233B2 (ja) | 横型伝導度変調ｍｏｓｆｅｔ |