JP2002084171A - ブラシレスモータコントロールｉｃの出力回路 - Google Patents
ブラシレスモータコントロールｉｃの出力回路Info
- Publication number
- JP2002084171A JP2002084171A JP2000271383A JP2000271383A JP2002084171A JP 2002084171 A JP2002084171 A JP 2002084171A JP 2000271383 A JP2000271383 A JP 2000271383A JP 2000271383 A JP2000271383 A JP 2000271383A JP 2002084171 A JP2002084171 A JP 2002084171A
- Authority
- JP
- Japan
- Prior art keywords
- output
- mos transistor
- circuit
- transistor
- stage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】出力段のＤ−ＭＯＳトランジスタのゲートとド
レイン間にツェナーダイオードを接続すると電流により
発熱する。そのため前記ツェーナーダイオードと前段Ｍ
ＯＳトランジスタ間に制限抵抗を接続するが前記Ｄ−Ｍ
ＯＳトランジスタＯＮに立ち上がりに遅延時間が生じ
る。 【解決手段】本発明は出力端子に制限抵抗が接続されな
い第２前段回路で出力段回路のＤ−ＭＯＳトランジスタ
の動作開始させ、動作の開始が遅延されることがないよ
うにし、正常動作状態では第１前段回路で出力段回路の
Ｄ−ＭＯＳトランジスタの動作させる。
レイン間にツェナーダイオードを接続すると電流により
発熱する。そのため前記ツェーナーダイオードと前段Ｍ
ＯＳトランジスタ間に制限抵抗を接続するが前記Ｄ−Ｍ
ＯＳトランジスタＯＮに立ち上がりに遅延時間が生じ
る。 【解決手段】本発明は出力端子に制限抵抗が接続されな
い第２前段回路で出力段回路のＤ−ＭＯＳトランジスタ
の動作開始させ、動作の開始が遅延されることがないよ
うにし、正常動作状態では第１前段回路で出力段回路の
Ｄ−ＭＯＳトランジスタの動作させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タのチップ面積を小さくできるようにしたブラシレスモ
ータコントロールＩＣの出力回路に関する。
タのチップ面積を小さくできるようにしたブラシレスモ
ータコントロールＩＣの出力回路に関する。
【０００２】
【従来の技術】従来のブラシレスモータコントロールＩ
Ｃの出力回路では、ＣＭＯＳ構成の高耐圧ＭＯＳトラン
ジスタを使用していた。
Ｃの出力回路では、ＣＭＯＳ構成の高耐圧ＭＯＳトラン
ジスタを使用していた。
【０００３】図３は従来の出力回路で、１はＰ−ｃｈの
ＭＯＳトランジスタ、２はＮ−ｃｈのＭＯＳトランジス
タで夫々のソース・ドレインは電源とアース間に接続さ
れ、ゲートにはインバータ３を介して制御信号が加えら
れ、ソースより出力電流ＩＯが取出される。
ＭＯＳトランジスタ、２はＮ−ｃｈのＭＯＳトランジス
タで夫々のソース・ドレインは電源とアース間に接続さ
れ、ゲートにはインバータ３を介して制御信号が加えら
れ、ソースより出力電流ＩＯが取出される。
【０００４】前記出力回路において、大きい出力電流Ｉ
Ｏを取出す必要がある場合ＭＯＳトランジスタのサイズ
をしなければならなず、特にＰ−ｃｈのＭＯＳトランジ
スタのサイズが大きくなってしまう。
Ｏを取出す必要がある場合ＭＯＳトランジスタのサイズ
をしなければならなず、特にＰ−ｃｈのＭＯＳトランジ
スタのサイズが大きくなってしまう。
【０００５】チップサイズを小さく、電流能力の効率良
い出力回路を構成するにはＮ−ｃｈのＤ−ＭＯＳトラン
ジスタを使用する出力回路構成があるが、いくつかの問
題点がある。
い出力回路を構成するにはＮ−ｃｈのＤ−ＭＯＳトラン
ジスタを使用する出力回路構成があるが、いくつかの問
題点がある。
【０００６】図４は従来のＤ−ＭＯＳトランジスタを使
用した出力回路で、前段回路５はソースに２２Ｖの電源
電圧ＶＡＣＣ１が加えられゲートに制御電圧が加えられ
るＰ−ｃｈのＣＭＯＳトランジスタ６とＮ−ｃｈのＣＭ
ＯＳトランジスタ７と、同様にソース・ドレインゲート
にドレイン間に２２Ｖの電源電圧ＶＡＣＣ１が加えられ
前記ＭＯＳトランジスタ６よりの出力電圧が加えられる
Ｐ−ｃｈのＣＭＯＳトランジスタ８とＮ−ｃｈのＣＭＯ
Ｓトランジスタ９とよりなる。
用した出力回路で、前段回路５はソースに２２Ｖの電源
電圧ＶＡＣＣ１が加えられゲートに制御電圧が加えられ
るＰ−ｃｈのＣＭＯＳトランジスタ６とＮ−ｃｈのＣＭ
ＯＳトランジスタ７と、同様にソース・ドレインゲート
にドレイン間に２２Ｖの電源電圧ＶＡＣＣ１が加えられ
前記ＭＯＳトランジスタ６よりの出力電圧が加えられる
Ｐ−ｃｈのＣＭＯＳトランジスタ８とＮ−ｃｈのＣＭＯ
Ｓトランジスタ９とよりなる。
【０００７】出力段回路１０はソースに前記電源電圧Ｖ
ＡＣＣ１より低い１２Ｖの電源電圧ＶＡＣＣ２が加えら
れゲートにＭＯＳトランジスタ８からの出力電圧が加え
られるＮ−ｃｈのＤ―ＭＯＳトランジスタ１１とＮ−ｃ
ｈのＤ―ＭＯＳトランジスタ１２とよりなる。１６は外
付けのＭＯＳトランジスタである。
ＡＣＣ１より低い１２Ｖの電源電圧ＶＡＣＣ２が加えら
れゲートにＭＯＳトランジスタ８からの出力電圧が加え
られるＮ−ｃｈのＤ―ＭＯＳトランジスタ１１とＮ−ｃ
ｈのＤ―ＭＯＳトランジスタ１２とよりなる。１６は外
付けのＭＯＳトランジスタである。
【０００８】前記出力回路において、Ｐ−ｃｈのＭＯＳ
トランジスタ６のゲートに制御信号が加えられると、該
ＭＯＳトランジスタ６がＯＮし、ＭＯＳトランジスタ８
のゲートに電圧を加え、ＭＯＳトランジスタ８をＯＮし
Ｄ−ＭＯＳトランジスタ１１に電圧を加え、該Ｄ−ＭＯ
Ｓトランジスタ１１をＯＮし出力端子１３よりＭＯＳト
ランジスタ１６に出力信号を供給する。
トランジスタ６のゲートに制御信号が加えられると、該
ＭＯＳトランジスタ６がＯＮし、ＭＯＳトランジスタ８
のゲートに電圧を加え、ＭＯＳトランジスタ８をＯＮし
Ｄ−ＭＯＳトランジスタ１１に電圧を加え、該Ｄ−ＭＯ
Ｓトランジスタ１１をＯＮし出力端子１３よりＭＯＳト
ランジスタ１６に出力信号を供給する。
【０００９】ところで前記出力回路をＤ−ＭＯＳトラン
ジスタで構成したときの問題点として、プロセス上、高
耐圧Ｄ−ＭＯＳトランジスタの定格はＶＧＳｍａｘが６
Ｖである。そのため出力段のＤ−ＭＯＳトランジスタ１
１のＶＧＳ間に２個のツェナーダイオード１４、１５を
接続し、Ｄ−ＭＯＳトランジスタ１１のゲート電圧をク
ランプしている。
ジスタで構成したときの問題点として、プロセス上、高
耐圧Ｄ−ＭＯＳトランジスタの定格はＶＧＳｍａｘが６
Ｖである。そのため出力段のＤ−ＭＯＳトランジスタ１
１のＶＧＳ間に２個のツェナーダイオード１４、１５を
接続し、Ｄ−ＭＯＳトランジスタ１１のゲート電圧をク
ランプしている。
【００１０】
【発明が解決するための課題】前記出力回路において、
出力段回路のＤ−ＭＯＳトランジスタのＶＧＳ間に接続
されたツェナーダイオードは出力端子がハイレベル状態
では、前段回路のＭＯＳトランジスタから供給される電
流が流れてしまう。この電流が流れたままであると、前
記ツェナーダイオードでは常に電力消費されてしまい発
熱しやすくなる。
出力段回路のＤ−ＭＯＳトランジスタのＶＧＳ間に接続
されたツェナーダイオードは出力端子がハイレベル状態
では、前段回路のＭＯＳトランジスタから供給される電
流が流れてしまう。この電流が流れたままであると、前
記ツェナーダイオードでは常に電力消費されてしまい発
熱しやすくなる。
【００１１】そこで前記ツェナーダイオードに流れる電
流により発熱を抑えるため、前段回路のＭＯＳトランジ
スタの出力端子と前記ツェーナーダイオードが接続され
ている出力段回路のＤ−ＭＯＳトランジスタのゲート間
に制限抵抗を接続する。しかし前記制限抵抗を入れるこ
とによって、制限抵抗と出力段回路のＤ−ＭＯＳトラン
ジスタのゲート容量でスイッチングＯＮに立ち上がる遅
延時間が生じる
流により発熱を抑えるため、前段回路のＭＯＳトランジ
スタの出力端子と前記ツェーナーダイオードが接続され
ている出力段回路のＤ−ＭＯＳトランジスタのゲート間
に制限抵抗を接続する。しかし前記制限抵抗を入れるこ
とによって、制限抵抗と出力段回路のＤ−ＭＯＳトラン
ジスタのゲート容量でスイッチングＯＮに立ち上がる遅
延時間が生じる
【００１２】
【課題を解決するための手段】本発明は出力端子に制限
抵抗が接続されない第２前段回路で出力段回路のＤ−Ｍ
ＯＳトランジスタの動作開始させ、動作の開始が遅延さ
れることがないようにし、正常動作状態では第１前段回
路で出力段回路のＤ−ＭＯＳトランジスタの動作させ
る。
抵抗が接続されない第２前段回路で出力段回路のＤ−Ｍ
ＯＳトランジスタの動作開始させ、動作の開始が遅延さ
れることがないようにし、正常動作状態では第１前段回
路で出力段回路のＤ−ＭＯＳトランジスタの動作させ
る。
【００１３】
【発明の実施の形態】図１は本発明におけるブラシレス
モータコントロールＩＣの出力回路の回路図である。
モータコントロールＩＣの出力回路の回路図である。
【００１４】２０はＣＭＯＳトランジスタで構成された
第１前段回路で、ソースに第１電源電圧ＶＡＣＣ１が加
えられゲートに制御電圧が加えられるＰ−ｃｈのＭＯＳ
トランジスタ２１とＮ−ｃｈのＭＯＳトランジスタ２２
と、同様にソースに第１電源電圧ＶＡＣＣ１が加えられ
前記ＭＯＳトランジスタ２１よりの出力電圧が加えられ
るＰ−ｃｈのＭＯＳトランジスタ２３とＮ−ｃｈのＭＯ
Ｓトランジスタ２４とよりなる。
第１前段回路で、ソースに第１電源電圧ＶＡＣＣ１が加
えられゲートに制御電圧が加えられるＰ−ｃｈのＭＯＳ
トランジスタ２１とＮ−ｃｈのＭＯＳトランジスタ２２
と、同様にソースに第１電源電圧ＶＡＣＣ１が加えられ
前記ＭＯＳトランジスタ２１よりの出力電圧が加えられ
るＰ−ｃｈのＭＯＳトランジスタ２３とＮ−ｃｈのＭＯ
Ｓトランジスタ２４とよりなる。
【００１５】２５は第２前段回路ではソースに第２電源
電圧ＶＡＣＣ２が加えられゲートに制御電圧が加えられ
るＰ−ｃｈのＭＯＳトランジスタ２６とＮ−ｃｈのＭＯ
Ｓトランジスタ２７と、同様にソースに第２電源電圧Ｖ
ＡＣＣ２が加えられ前記ＭＯＳトランジスタ２６よりの
出力電圧が加えられるＰ−ｃｈのＭＯＳトランジスタ２
８とＮ−ｃｈのＭＯＳトランジスタ２９とよりなる。
電圧ＶＡＣＣ２が加えられゲートに制御電圧が加えられ
るＰ−ｃｈのＭＯＳトランジスタ２６とＮ−ｃｈのＭＯ
Ｓトランジスタ２７と、同様にソースに第２電源電圧Ｖ
ＡＣＣ２が加えられ前記ＭＯＳトランジスタ２６よりの
出力電圧が加えられるＰ−ｃｈのＭＯＳトランジスタ２
８とＮ−ｃｈのＭＯＳトランジスタ２９とよりなる。
【００１６】３０は電流能力の効率良いＮチャンネルの
Ｄ−ＭＯＳトランジスタで構成された出力段回路で、ソ
ースに第２電源電圧ＶＡＣＣ２が加えられＮ−ｃｈのＤ
−ＭＯＳトランジスタとＮ−ｃｈのＤ−ＭＯＳトランジ
スタ３２とよりなる。
Ｄ−ＭＯＳトランジスタで構成された出力段回路で、ソ
ースに第２電源電圧ＶＡＣＣ２が加えられＮ−ｃｈのＤ
−ＭＯＳトランジスタとＮ−ｃｈのＤ−ＭＯＳトランジ
スタ３２とよりなる。
【００１７】前記出力段回路３０のＤ−ＭＯＳトランジ
スタ３１のゲート・ドレイン間には定格電圧以上が加わ
らないようにツェナーダイオード３４、３５が接続され
ている。
スタ３１のゲート・ドレイン間には定格電圧以上が加わ
らないようにツェナーダイオード３４、３５が接続され
ている。
【００１８】また、第１前段回路２０におけるＰ−ｃｈ
のＭＯＳトランジスタ２３の出力端子とＤ−ＭＯＳトラ
ンジスタ３１のゲート間には電流制限抵抗３５を介して
接続され、前記ツェナーダイオード３４、３５に大電流
が流れないようにしているが、第２前段回路２５におけ
るＰ−ｃｈのＭＯＳトランジスタ２８の出力端子とＤ−
ＭＯＳトランジスタ３１のゲート間には電流制限抵抗が
接続されていない。前記Ｐ−ｃｈのＭＯＳトランジスタ
２８のソースと第２電源電圧ＶＡＣＣの電源ライン間に
は逆流阻止用ダイオード３８が接続されている。
のＭＯＳトランジスタ２３の出力端子とＤ−ＭＯＳトラ
ンジスタ３１のゲート間には電流制限抵抗３５を介して
接続され、前記ツェナーダイオード３４、３５に大電流
が流れないようにしているが、第２前段回路２５におけ
るＰ−ｃｈのＭＯＳトランジスタ２８の出力端子とＤ−
ＭＯＳトランジスタ３１のゲート間には電流制限抵抗が
接続されていない。前記Ｐ−ｃｈのＭＯＳトランジスタ
２８のソースと第２電源電圧ＶＡＣＣの電源ライン間に
は逆流阻止用ダイオード３８が接続されている。
【００１９】前記第２電源電圧ＶＡＣＣは出力段にＤ−
ＭＯＳトランジスタを用いたため、第１電源電圧ＶＡＣ
Ｃ１が２４Ｖであるのに対してより低く１２ＶとしてＤ
−ＭＯＳトランジスタの定格電圧を越えないようにして
いる。４８は外付けのＭＯＳトランジスタである。
ＭＯＳトランジスタを用いたため、第１電源電圧ＶＡＣ
Ｃ１が２４Ｖであるのに対してより低く１２ＶとしてＤ
−ＭＯＳトランジスタの定格電圧を越えないようにして
いる。４８は外付けのＭＯＳトランジスタである。
【００２０】今制御端子Ｓに制御回路から制御信号が加
えられると、最初第２前段回路２５のＰ−ｃｈのＭＯＳ
トランジスタ２６をＯＮし、それによりＭＯＳトランジ
スタ２８もＯＮする。するとＭＯＳトランジスタ２８の
出力電圧が出力段回路３０のＤ−ＭＯＳトランジスタ３
１のゲートに加わり、該Ｄ−ＭＯＳトランジスタ３１を
遅延なくＯＮし、それにより外付けの出力トランジスタ
４８もＯＮし駆動コイル５３の駆動電流を流す。
えられると、最初第２前段回路２５のＰ−ｃｈのＭＯＳ
トランジスタ２６をＯＮし、それによりＭＯＳトランジ
スタ２８もＯＮする。するとＭＯＳトランジスタ２８の
出力電圧が出力段回路３０のＤ−ＭＯＳトランジスタ３
１のゲートに加わり、該Ｄ−ＭＯＳトランジスタ３１を
遅延なくＯＮし、それにより外付けの出力トランジスタ
４８もＯＮし駆動コイル５３の駆動電流を流す。
【００２１】前記制御端子Ｓに制御回路から出力信号が
加えられると、第１前段回路２０におけるＰ−ｃｈのＭ
ＯＳトランジスタ２１をＯＮし、それによりＭＯＳトラ
ンジスタ２３もＯＮする。しかし制限抵抗３５とＤ−Ｍ
ＯＳトランジスタ３１のゲート容量で前記Ｄ−ＭＯＳト
ランジスタ３１のスイッチングするのが遅れる。
加えられると、第１前段回路２０におけるＰ−ｃｈのＭ
ＯＳトランジスタ２１をＯＮし、それによりＭＯＳトラ
ンジスタ２３もＯＮする。しかし制限抵抗３５とＤ−Ｍ
ＯＳトランジスタ３１のゲート容量で前記Ｄ−ＭＯＳト
ランジスタ３１のスイッチングするのが遅れる。
【００２２】第２電源電圧ＶＡＣＣが１２Ｖまでは第２
前段回路２５のＭＯＳトランジスタ２８からの出力電圧
で出力段回路３０のＤ−ＭＯＳトランジスタ３１をＯＮ
し、それにより外付けの出力トランジスタ４８もＯＮし
駆動コイル５３の駆動電流を流す。
前段回路２５のＭＯＳトランジスタ２８からの出力電圧
で出力段回路３０のＤ−ＭＯＳトランジスタ３１をＯＮ
し、それにより外付けの出力トランジスタ４８もＯＮし
駆動コイル５３の駆動電流を流す。
【００２３】第２電源電圧ＶＡＣＣが１２Ｖ以上になっ
た後は２２Ｖの第１電源電圧ＶＡＣＣが第１前段回路２
０の第１ＭＯＳトランジスタ２３から加わり、前記出力
段回路のＤ−ＭＯＳトランジスタ３１をＯＮし、外付け
の出力トランジスタ４８もＯＮし駆動コイル５３の駆動
電流を流す。
た後は２２Ｖの第１電源電圧ＶＡＣＣが第１前段回路２
０の第１ＭＯＳトランジスタ２３から加わり、前記出力
段回路のＤ−ＭＯＳトランジスタ３１をＯＮし、外付け
の出力トランジスタ４８もＯＮし駆動コイル５３の駆動
電流を流す。
【００２４】前記第１前段回路２０のＭＯＳトランジス
タ２３からの出力信号で出力段回路３０のＤ−ＭＯＳト
ランジスタ３１がＯＮされ出力端子がハイレベル状態に
なったとき、Ｄ−ＭＯＳトランジスタ３１のゲート電位
は１８．３Ｖになる。従って第２前段回路２５のＭＯＳ
トランジスタ２８のに内臓されている寄生ダイオードを
経由して第２電源電圧ラインに流れてしまう恐れがある
が、逆流阻止用ダイオード３８にて阻止されるため、第
２電源電圧ラインに逆流することがない。
タ２３からの出力信号で出力段回路３０のＤ−ＭＯＳト
ランジスタ３１がＯＮされ出力端子がハイレベル状態に
なったとき、Ｄ−ＭＯＳトランジスタ３１のゲート電位
は１８．３Ｖになる。従って第２前段回路２５のＭＯＳ
トランジスタ２８のに内臓されている寄生ダイオードを
経由して第２電源電圧ラインに流れてしまう恐れがある
が、逆流阻止用ダイオード３８にて阻止されるため、第
２電源電圧ラインに逆流することがない。
【００２５】また制限抵抗３５に５０ＫΩの抵抗を使用
すると、ツェナナーダイオード３６、３７に流れる電流
は約０．１ｍｍＡとなり、消費電力が抑えられる。
すると、ツェナナーダイオード３６、３７に流れる電流
は約０．１ｍｍＡとなり、消費電力が抑えられる。
【００２６】図２は図１のブラシレスモータコントロー
ルＩＣの出力回路を用いたブラシレスモータの全体のブ
ロック回路図で、４０は制御回路でモータの回転を検出
して６種類の制御信号を発生する。４１、４２、４３、
４４、４５、４６は前記制御回路４０よりの制御信号が
加えられるＨｉ側出力回路及びＬＯＷ側出力回路で、図
１の出力回路は例えばＬＯＷ側出力回路４２に相当す
る。
ルＩＣの出力回路を用いたブラシレスモータの全体のブ
ロック回路図で、４０は制御回路でモータの回転を検出
して６種類の制御信号を発生する。４１、４２、４３、
４４、４５、４６は前記制御回路４０よりの制御信号が
加えられるＨｉ側出力回路及びＬＯＷ側出力回路で、図
１の出力回路は例えばＬＯＷ側出力回路４２に相当す
る。
【００２７】４７、４８、４９、５０、５１、５２は前
記Ｈｉ側出力回路４１、４３、４５４６及びＬＯＷ側出
力回路４２、４４、４６よりの出力信号にてＯＮ／ＯＦ
Ｆされる出力トランジスタ、５３、５４、５５はＵ相、
Ｖ相及びＷ相の駆動コイルで、Ｙ結線されておりＵ相の
駆動コイル５３の一端は出力トランジスタ４７、４８の
ドレイン・ソース間の接続点に接続され、Ｖ相の駆動コ
イル５４の一端は出力トランジスタ４９、５０のドレイ
ン・ソース間の接続点に接続され、Ｗ相の駆動コイル５
５の一端は出力トランジスタ５１、５２のドレイン・ソ
ース間の接続点に接続されている。
記Ｈｉ側出力回路４１、４３、４５４６及びＬＯＷ側出
力回路４２、４４、４６よりの出力信号にてＯＮ／ＯＦ
Ｆされる出力トランジスタ、５３、５４、５５はＵ相、
Ｖ相及びＷ相の駆動コイルで、Ｙ結線されておりＵ相の
駆動コイル５３の一端は出力トランジスタ４７、４８の
ドレイン・ソース間の接続点に接続され、Ｖ相の駆動コ
イル５４の一端は出力トランジスタ４９、５０のドレイ
ン・ソース間の接続点に接続され、Ｗ相の駆動コイル５
５の一端は出力トランジスタ５１、５２のドレイン・ソ
ース間の接続点に接続されている。
【００２８】今モータの回転を検出して制御回路から６
種類の出力信号を発生し前記Ｈｉ側出力回路４１、４
３、４５及びＬＯＷ側出力回路４２、４４、４６に加わ
る。するとＨｉ側出力回路４１、４３、４５及びＬＯＷ
側出力回路４２、４４、４６が駆動され前記出力トラン
ジスタ４１、４２、４３、４４、４５、４６を順次ＯＮ
／ＯＦＦさせる。
種類の出力信号を発生し前記Ｈｉ側出力回路４１、４
３、４５及びＬＯＷ側出力回路４２、４４、４６に加わ
る。するとＨｉ側出力回路４１、４３、４５及びＬＯＷ
側出力回路４２、４４、４６が駆動され前記出力トラン
ジスタ４１、４２、４３、４４、４５、４６を順次ＯＮ
／ＯＦＦさせる。
【００２９】例えば最初の電気角６０度では出力トラン
ジスタ４７と出力トランジスタ５０がＯＮされ、出力ト
ランジスタ４７、駆動コイル５３、５４及び出力トラン
ジスタ５０を通って駆動電流が流れ、次の電気角６０度
から電気角１２０度では出力トランジスタ４７が引続き
ＯＮすると共に出力トランジスタ５２がＯＮされ、出力
トランジスタ４７、駆動コイル５３、５５及び出力トラ
ンジスタ５２を通って駆動電流が流れる。
ジスタ４７と出力トランジスタ５０がＯＮされ、出力ト
ランジスタ４７、駆動コイル５３、５４及び出力トラン
ジスタ５０を通って駆動電流が流れ、次の電気角６０度
から電気角１２０度では出力トランジスタ４７が引続き
ＯＮすると共に出力トランジスタ５２がＯＮされ、出力
トランジスタ４７、駆動コイル５３、５５及び出力トラ
ンジスタ５２を通って駆動電流が流れる。
【００３０】電気角１２０度から電気角１８０度では出
力トランジスタ４９がＯＮすると共に出力トランジスタ
５２がＯＮされ、出力トランジスタ４９、駆動コイル５
４、５５及び出力トランジスタ５２を通って駆動電流が
流れる。
力トランジスタ４９がＯＮすると共に出力トランジスタ
５２がＯＮされ、出力トランジスタ４９、駆動コイル５
４、５５及び出力トランジスタ５２を通って駆動電流が
流れる。
【００３１】そして電気角１８０度から電気角２４０度
では出力トランジスタ４９が引続きＯＮすると共に出力
トランジスタ４８がＯＮされ、出力トランジスタ４９、
駆動コイル５４、５３及び出力トランジスタ４８を通っ
て駆動電流が流れる。
では出力トランジスタ４９が引続きＯＮすると共に出力
トランジスタ４８がＯＮされ、出力トランジスタ４９、
駆動コイル５４、５３及び出力トランジスタ４８を通っ
て駆動電流が流れる。
【００３２】電気角１８０度から電気角２４０度では出
力トランジスタ５１がＯＮすると共に出力トランジスタ
４８がＯＮされ、出力トランジスタ５１、駆動コイル５
５、５３及び出力トランジスタ４８を通って駆動電流が
流れる。
力トランジスタ５１がＯＮすると共に出力トランジスタ
４８がＯＮされ、出力トランジスタ５１、駆動コイル５
５、５３及び出力トランジスタ４８を通って駆動電流が
流れる。
【００３３】そして電気角２４０度から電気角３６０度
では出力トランジスタ５１が引続きＯＮすると共に出力
トランジスタ５０がＯＮされ、出力トランジスタ５１、
駆動コイル５５、５４及び出力トランジスタ５０を通っ
て駆動電流が流れる。このような動作を繰返してモータ
を回転させる。
では出力トランジスタ５１が引続きＯＮすると共に出力
トランジスタ５０がＯＮされ、出力トランジスタ５１、
駆動コイル５５、５４及び出力トランジスタ５０を通っ
て駆動電流が流れる。このような動作を繰返してモータ
を回転させる。
【００３４】
【発明の効果】本発明のセンサレスモータコントロール
ＩＣの出力回路は出力端子に制限抵抗が接続された第１
前段回路と、出力端子に制限抵抗が接続されない第２前
段回路とを設け、出力段回路を出力端子に制限抵抗が接
続されていない第２前段回路の出力電圧で動作開始後第
１前段回路の出力電圧で動作させるので、制限抵抗でツ
ェナーダイドードに流れる電流が制限され消費電力が抑
えられ、しかも前記Ｄ−ＭＯＳトランジスタの動作開始
時間が遅延することがない。
ＩＣの出力回路は出力端子に制限抵抗が接続された第１
前段回路と、出力端子に制限抵抗が接続されない第２前
段回路とを設け、出力段回路を出力端子に制限抵抗が接
続されていない第２前段回路の出力電圧で動作開始後第
１前段回路の出力電圧で動作させるので、制限抵抗でツ
ェナーダイドードに流れる電流が制限され消費電力が抑
えられ、しかも前記Ｄ−ＭＯＳトランジスタの動作開始
時間が遅延することがない。
【００３５】また第２前段回路のＭＯＳトランジスタの
ソースと第２電源電圧ラインに逆流阻止用ダイオードを
接続したので、第１高い電源電圧が第２電源電圧ライン
に流れることを阻止できる。
ソースと第２電源電圧ラインに逆流阻止用ダイオードを
接続したので、第１高い電源電圧が第２電源電圧ライン
に流れることを阻止できる。
【図１】本発明におけるブラシレスモータコントロール
ＩＣの出力回路の回路図である。
ＩＣの出力回路の回路図である。
【図２】本発明のブラシレスモータコントロールＩＣの
出力回路を用いたブラシレスモータの全体ブロック回路
図である。
出力回路を用いたブラシレスモータの全体ブロック回路
図である。
【図３】従来の出力回路の回路図である。
【図４】従来におけるブラシレスモータコントロールＩ
Ｃの出力回路の回路図である。
Ｃの出力回路の回路図である。
２０ 第１前段回路 ２１、２２、２３、２４ ＭＯＳトランジスタ ２５ 第２前段回路 ２６、２７、２８、２９ ＭＯＳトランジスタ ３０ 出力段回路 ３１、３２ Ｄ−ＭＯＳトランジスタ ３５ 電流制限抵抗 ３６、３７ ツェナーダイオード ３８ 逆流阻止ダイオード
フロントページの続き Ｆターム(参考） 5H560 BB04 BB07 EC10 SS01 UA05 XB06 XB07 5J055 AX03 AX55 BX16 CX20 DX22 DX43 DX59 DX83 EX07 EY01 EY13 EZ07 FX04 FX08 FX12 FX20 FX34 GX01 GX02
Claims (4)
- 【請求項１】第１電源電圧が加えられるＭＯＳトランジ
スタよりなる第１前段回路と、第２電源電圧が加えられ
るＭＯＳトランジスタよりなる第２前段回路と、前記第
２電源電圧が加えられるＤ−ＭＯＳトランジスタよりな
る出力段回路とよりなり、前記出力段回路のＤ−ＭＯＳ
トランジスタのゲートとドレイン間にツェナーダイオー
ドを接続し、第１前段回路の出力端子は出力段回路のＤ
−ＭＯＳトランジスタのゲートに電流制限用の制限抵抗
を介し接続し、第２前段回路の出力端子は出力段回路の
Ｄ−ＭＯＳトランジスタのゲート間に制限抵抗を介さず
直接接続し、出力段回路のＤ−ＭＯＳトランジスタを前
記第２前段回路の出力電圧で動作開始させ、その後第１
前段回路の出力電圧で動作させることを特徴とするブラ
シレスモータコントロールＩＣの出力回路。 - 【請求項２】前記第２電源電圧は第１電源電圧より低
く、第２電源電圧になるまでは第２前段回路よりの出力
電圧で出力段回路を動作させることを特徴とする請求項
１に記載のブラシレスモータコントロールＩＣの出力回
路。 - 【請求項３】第２前段回路のＭＯＳトランジスタのソー
スと電源電圧ライン間に逆流阻止用ダイオードを接続し
たことを特徴とする請求項１に記載のブラシレスモータ
コントロールＩＣの出力回路。 - 【請求項４】前記第２電源電圧はＤ−ＭＯＳトランジス
タの耐圧許容以下の電圧であることを特徴とする請求項
１に記載のブラシレスモータコントロールＩＣの出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271383A JP2002084171A (ja) | 2000-09-07 | 2000-09-07 | ブラシレスモータコントロールｉｃの出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271383A JP2002084171A (ja) | 2000-09-07 | 2000-09-07 | ブラシレスモータコントロールｉｃの出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002084171A true JP2002084171A (ja) | 2002-03-22 |
Family
ID=18757681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271383A Pending JP2002084171A (ja) | 2000-09-07 | 2000-09-07 | ブラシレスモータコントロールｉｃの出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002084171A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Ｍｏｓゲートトランジスタのゲート駆動回路 |
| US8018001B2 (en) | 2008-04-08 | 2011-09-13 | Semiconductor Components Industries, Llc | Semiconductor device |
-
2000
- 2000-09-07 JP JP2000271383A patent/JP2002084171A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Ｍｏｓゲートトランジスタのゲート駆動回路 |
| US8018001B2 (en) | 2008-04-08 | 2011-09-13 | Semiconductor Components Industries, Llc | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101202204B1 (ko) | 전력 ｍｏｓｆｅｔ 구동기 및 이를 위한 방법 | |
| JP3678208B2 (ja) | 負荷駆動用半導体装置 | |
| US20080258808A1 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| JP2008289143A (ja) | Ｈブリッジ駆動回路及びｈブリッジ回路の制御方法 | |
| JP2008306731A (ja) | 供給電圧のオン／オフを目的とするハイサイド半導体スイッチのスイッチ制御回路 | |
| US20050225374A1 (en) | Self-oscillating full bridge driver IC | |
| US20100013542A1 (en) | Driving transistor control circuit | |
| JPH10289580A (ja) | 基板バイアス回路 | |
| WO2005109616A1 (ja) | Pwm駆動回路 | |
| JP7388317B2 (ja) | 駆動回路およびインバータ装置 | |
| EP2678941B1 (en) | Driver circuit for a semiconductor power switch | |
| JP2009240151A (ja) | 駆動信号供給制御用半導体装置 | |
| CN111917403A (zh) | 用于降低死区时间效率低下的栅极驱动器电路 | |
| JP2004215002A (ja) | 負荷駆動回路 | |
| US7570000B2 (en) | Control drive circuit for electric power tool | |
| JP2004096318A (ja) | 電力用半導体装置 | |
| US20080136466A1 (en) | Semiconductor Integrated Circuit Driving External FET and Power Supply Incorporating the Same | |
| JP2002084171A (ja) | ブラシレスモータコントロールｉｃの出力回路 | |
| US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
| JP2017017688A (ja) | 電界効果トランジスタを備えたパワー半導体回路 | |
| US8456119B2 (en) | Driving device of brushless DC motor for fan and driving method thereof | |
| JP4632415B2 (ja) | 負荷駆動回路 | |
| JP2001177388A (ja) | ドライブ回路 | |
| JP2010045759A (ja) | 駆動トランジスタ制御回路 | |
| JP2004364275A (ja) | 負ゲートバイアス電圧をもつｍｏｓｆｅｔゲートドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050908 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |