JP2008289143A

JP2008289143A - Ｈブリッジ駆動回路及びｈブリッジ回路の制御方法

Info

Publication number: JP2008289143A
Application number: JP2008118359A
Authority: JP
Inventors: Hideki Fukazawa; 秀貴深澤
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2007-05-15
Filing date: 2008-04-30
Publication date: 2008-11-27
Anticipated expiration: 2028-04-30
Also published as: JP5202089B2; US7477082B2; US20080284209A1

Abstract

【課題】シュートスルー電流を防止してスイッチングノイズを低減し得るＨブリッジ駆動回路を提供すること。
【解決手段】Ｈブリッジ駆動回路１０は、第１電源ＶＭと、第１電源ＶＭよりも低い第２電源ＰＧＮＤとにより負荷１１０を駆動するための第１〜第４トランジスタＴ１〜Ｔ４を含む。第１及び第３トランジスタＴ１，Ｔ３は第１電源ＶＭに接続されている。第２トランジスタＴ２は第１トランジスタＴ１と第２電源ＰＧＮＤとの間に直列に接続され、第４トランジスタＴ４は第３トランジスタＴ３と第２電源ＰＧＮＤとの間に直列に接続されている。Ｈブリッジ駆動回路１０に設けられた制御回路１４は、第２及び第４トランジスタＴ２，Ｔ４の少なくとも何れか一方を実質的にオン状態に維持するように第１〜第４トランジスタＴ１〜Ｔ４のオンオフの切り替えを制御する。
【選択図】図３

Description

本発明は、Ｈブリッジ駆動回路及びＨブリッジ回路の制御方法に関し、詳しくは、Ｈブリッジ回路に設けられたトランジスタの駆動を制御するための方法及び回路に関する。

従来、Ｈブリッジ回路は、例えばモータ（負荷）を駆動するためのモータドライバや、ＬＳＩの内部回路（負荷）に電源を供給するためのスイッチングレギュレータ内に組み込まれる。Ｈブリッジ回路はフル・ブリッジ回路とも呼ばれ、通常は４つのトランジスタを用いて形成されている。特許文献１は、他のＨブリッジ回路の構造を開示しており、この特許文献１では、６つのトランジスタを用いてＨブリッジ回路が形成されている。

図１は、４つのトランジスタを用いた従来のＨブリッジ回路１００の概略的な回路図である。
Ｈブリッジ回路１００は４つのトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４を含む。各トランジスタＴ１〜Ｔ４は例えばＮチャネル型ＭＯＳトランジスタで形成され、第１電源ＶＭ（例えば５Ｖ電源）と第２電源ＰＧＮＤ（例えばグランド（０Ｖ））との間に接続されている。

第１トランジスタＴ１は、第１電源ＶＭに接続されたドレインと、第１出力端子１０２に接続されたソースと、第１駆動電圧ｔｏｐＡを受け取るゲートとを有する。第２トランジスタＴ２は、第１出力端子１０２に接続されたドレインと、第２電源ＰＧＮＤに接続されたソースと、第２駆動電圧ｂｏｔＡを受け取るゲートとを有する。従って、第１及び第２トランジスタＴ１，Ｔ２は、第１及び第２電源ＶＭ，ＰＧＮＤ間に直列に接続され、これら第１及び第２トランジスタＴ１，Ｔ２間に第１出力端子１０２が接続されている。

第３トランジスタＴ３は、第１電源ＶＭに接続されたドレインと、第２出力端子１０４に接続されたソースと、第３駆動電圧ｔｏｐＢを受け取るゲートとを有する。第４トランジスタＴ４は、第２出力端子１０４に接続されたドレインと、第２電源ＰＧＮＤに接続されたソースと、第４駆動電圧ｂｏｔＢを受け取るゲートとを有する。従って、第３及び第４トランジスタＴ３，Ｔ４は、第１及び第２電源ＶＭ，ＰＧＮＤ間に直列に接続され、これら第３及び第４トランジスタＴ３，Ｔ４間に第２出力端子１０４が接続されている。

負荷としてのモータ１１０は、第１及び第２トランジスタＴ１，Ｔ２間の第１出力端子１０２、及び第３及び第４トランジスタＴ３，Ｔ４間の第２出力端子１０４に接続されている。図１のＨブリッジ回路１００は、モータ１１０を駆動するモータドライバとして用いられる。

第１〜第４トランジスタＴ１〜Ｔ４は、図示しない制御回路により生成された第１〜第４駆動電圧ｔｏｐＡ，ｂｏｔＡ，ｔｏｐＢ，ｂｏｔＢにより駆動される。制御回路は、第１セットの第１及び第４トランジスタＴ１，Ｔ４と、第２セットの第２及び第３トランジスタＴ２，Ｔ３とを相補的にオンオフするように、駆動電圧ｔｏｐＡ，ｂｏｔＡ，ｔｏｐＢ，ｂｏｔＢを生成する。

Ｈレベルの駆動電圧ｔｏｐＡ，ｂｏｔＢにより第１及び第４トランジスタＴ１，Ｔ４がオンされるとき、第２及び第３トランジスタＴ２，Ｔ３はＬレベルの駆動電圧ｂｏｔＡ，ｔｏｐＢによりオフされる。このとき、第１及び第２電源ＶＭ，ＰＧＮＤ間に、第１トランジスタＴ１、モータ１１０（負荷）及び第４トランジスタＴ４を介した第１電流経路が形成される。従って、モータ１１０は、第１出力端子１０２に印加される第１出力電圧ＯＵＴＡにより、第１方向（例えば、正転方向）に回転される。

これに対し、Ｈレベルの駆動電圧ｂｏｔＡ，ｔｏｐＢにより第２及び第３トランジスタＴ２，Ｔ３がオンされるとき、第１及び第４トランジスタＴ１，Ｔ４は、Ｌレベルの駆動電圧ｔｏｐＡ，ｂｏｔＢによりオフされる。このとき、第１及び第２電源ＶＭ，ＰＧＮＤ間に、第３トランジスタＴ３、モータ１１０（負荷）及び第２トランジスタＴ２を介した第２電流経路が形成される。従って、モータ１１０は、第２出力端子１０４に印加される第２出力電圧ＯＵＴＢにより、第１方向とは異なる第２方向（逆転方向）に回転される。

このように、Ｈブリッジ回路１００は、単一の電源（第１電源ＶＭ）によりモータ１１０に加える電圧の向きを変更して、モータ１１０の駆動を制御する。
図２は、図１のＨブリッジ回路１００を制御する従来の駆動シーケンスを示す概略的な波形図である。

従来の駆動シーケンスは、第１電流経路を通じてモータ１１０を駆動する第１駆動ステップと、第２電流経路を通じてモータ１１０を駆動する第２駆動ステップと、第１及び第２電流経路を切り替えるための切替ステップとを含む。

第１駆動ステップでは、第１及び第４駆動電圧ｔｏｐＡ，ｂｏｔＢがＨレベルに立ち上がり、第１及び第４トランジスタＴ１，Ｔ４がオンされる。その結果、第１出力端子１０２に第１出力電圧ＯＵＴＡ（約５Ｖ）が印加され、モータ１１０が第１回転方向に駆動される。

第２駆動ステップでは、第２及び第３駆動電圧ｂｏｔＡ，ｔｏｐＢがＨレベルに立ち上がり、第２及び第３トランジスタＴ２，Ｔ３がオンされる。その結果、第２出力端子１０４に第２出力電圧ＯＵＴＢ（約５Ｖ）が印加され、モータ１１０が第２回転方向に駆動される。

切替ステップでは、第１〜第４駆動電圧ｔｏｐＡ，ｂｏｔＡ，ｔｏｐＢ，ｂｏｔＢがＬレベルに設定され、第１〜第４トランジスタＴ１〜Ｔ４が全てオフされる。切替ステップは、第１〜第４トランジスタＴ１〜Ｔ４の切替えにより、トランジスタＴ１，Ｔ２を介したシュートスルー電流、又はトランジスタＴ３，Ｔ４を介したシュートスルー電流が流れることを防止する。このような切替ステップは、オフ−オフ期間、またはデッド・タイムとも呼ばれる。
特開２０００−８２９４６号公報

しかしながら、上記したような図２の従来の駆動シーケンスでは、切替ステップ（オフ−オフ期間）時にアンダーシュートＡ１，Ａ２やオーバーシュートＢ１といったスイッチングノイズが発生する。

アンダーシュートＡ１，Ａ２は、モータ１１０の逆起電力（ＢＥＭＦ）に起因して発生する。例えば、第１及び第４駆動電圧ｔｏｐＡ，ｂｏｔＢがＨレベルからＬレベルに立ち下がり、全てのトランジスタＴ１〜Ｔ４がオフされる時にも、モータ１１０は、第１出力端子１０２から第２出力端子１０４に電流を流し続けようとする。従って、第１出力電圧ＯＵＴＡは、第２トランジスタＴ２のソース−ドレイン間の寄生ダイオードを通じて第２電源ＰＧＮＤから供給される電流により、第２電源ＰＧＮＤ、即ち、グランドレベルから引き下げられる。具体的に、第１出力電圧ＯＵＴＡは、グランドレベルから、第２トランジスタＴ２の寄生ダイオードでの電圧ドロップ（以下、ダイオードドロップという）ＶＦに相当するレベルだけ引き下げられる。このため、第１出力電圧ＯＵＴＡの波形にアンダーシュートＡ２が発生する。また、このとき第１駆動電圧ｔｏｐＡも、第１トランジスタＴ１のソース−ゲート間の寄生容量により、上記ダイオードドロップＶＦに相当するレベルだけ低下する。その結果、第１駆動電圧ｔｏｐＡの波形にアンダーシュートＡ１が発生する。さらに、モータ１１０から第２出力端子１０４に流れる電流は、第３トランジスタＴ３の寄生ダイオードを通じて、第１電源ＶＭに流れようとする。従って、第２出力電圧ＯＵＴＢは、第３トランジスタＴ３のダイオードドロップＶＦに相当するレベルだけ第１電源ＶＭから引き上げられる。このため、第２出力電圧ＯＵＴＢの波形にオーバーシュートＢ１が発生する。なお、このようなスイッチングノイズＡ１，Ａ２，Ｂ１は、第２駆動ステップから切替ステップに移行するときにも同様に発生する。

上記スイッチングノイズＡ１，Ａ２，Ｂ１は、モータ制御及びＨブリッジ回路に固有の現象であるが、近年はＬＳＩの超低電力化が進んでおり、ＳｏＣ（System On a Chip）のように同一チップ上に複数の機能ブロックが搭載される場合、上記のようなスイッチングノイズは、１つの機能ブロックの動作だけでなく他の機能ブロックの動作にも影響を与え兼ねない。

本発明は、上記問題に鑑みてなされたものであって、その目的は、Ｈブリッジ回路のシュートスルー電流を防止してスイッチングノイズを低減し得るＨブリッジ駆動回路、及びＨブリッジ回路の制御方法を提供することにある。

本発明の一つの態様は、Ｈブリッジ駆動回路である。Ｈブリッジ駆動回路は、第１電源と、第１電源より低い第２電源とにより負荷を駆動するための第１〜第４トランジスタを含む。第１及び第２トランジスタは、第１及び第２電源間に直列に接続され、第１電源に第１トランジスタが接続され、第２電源に第２トランジスタが接続されている。第３及び第４トランジスタも第１及び第２電源間に直列に接続され、第１電源に第３トランジスタが接続され、第２電源に第４トランジスタが接続されている。負荷は、第１及び第２トランジスタ間のノードと第３及び第４トランジスタ間のノードとの間に接続されている。Ｈブリッジ駆動回路に設けられた制御回路は、第２及び第４トランジスタの少なくとも何れか一方をオン状態に維持するように第１〜第４トランジスタのオンオフの切り替えを制御する。

本発明の別の態様では、Ｈブリッジ駆動回路は、第１及び第２電源間に直列に接続された第１及び第２トランジスタであって、第１電源に第１トランジスタが接続され、第２電源に第２トランジスタが接続されている、第１及び第２トランジスタと、第１及び第２電源間に直列に接続された第３及び第４トランジスタであって、第１電源に第３トランジスタが接続され、第２電源に第４トランジスタが接続され、第３及び第４トランジスタ間のノードと第１及び第２トランジスタ間のノードとの間に負荷が接続されている、第３及び第４トランジスタと、第１及び第４トランジスタの第１トランジスタ対と第２及び第３トランジスタの第２トランジスタ対とを相補的にオンオフする制御回路とを備え、制御回路は、第１トランジスタ対をオフするとき第１トランジスタをオフしてから第４トランジスタをオフし、第２トランジスタ対をオフするとき第３トランジスタをオフしてから第２トランジスタをオフする。

本発明の更に別の態様は、第１電源と、第１電源より低い第２電源とにより負荷を駆動するためのＨブリッジ回路の制御方法である。Ｈブリッジ回路は、第１及び第２電源間に直列に接続された第１及び第２トランジスタと、第１及び第２電源間に直列に接続された第３及び第４トランジスタとを含む。第１及び第３トランジスタが第１電源、第２及び第４トランジスタが第２電源に接続されている。負荷は、第１及び第２トランジスタ間のノードと第３及び第４トランジスタ間のノードとの間に接続されている。当該制御方法は、第１及び第４トランジスタをオンし第２及び第３トランジスタをオフして、第１及び第２電源間に第１電流経路を形成することと、第１及び第４トランジスタをオフして第１電流経路を遮断することであって、第１トランジスタがオフするまで第４トランジスタのオン状態を維持することを含む第１電流経路を遮断することと、第２及び第３トランジスタをオンし第１及び第４トランジスタをオフして、第１及び第２電源間に第２電流経路を形成することと、第２及び第３トランジスタをオフして第２電流経路を遮断することであって、第３トランジスタがオフするまで第２トランジスタのオン状態を維持することを含む第２電流経路を遮断することとを備える。

本発明は、上述した態様のいずれによっても、Ｈブリッジ回路のシュートスルー電流を防止してスイッチングノイズを低減することができる。

以下、本発明の一実施形態のＨブリッジ駆動回路１０を図３及び図４を参照して説明する。図３は、本発明の一実施形態のＨブリッジ駆動回路１０の概略的な回路ブロック図である。

図３に示すように、一実施形態のＨブリッジ駆動回路１０は、Ｈブリッジ回路１２と、制御回路１４とを備えている。図３のＨブリッジ回路１２は、図１のＨブリッジ回路１００と同様に構成されているため、図１と同様な構成部分には同一符号を付して詳細な説明を省略する。

制御回路１４は、モニタリング回路４０と、プリドライバ３０とを含む。プリドライバ３０は、Ｈブリッジ回路１２の第１〜第４トランジスタＴ１〜Ｔ４をオンオフする第１〜第４駆動電圧ｔｏｐＡ，ｂｏｔＡ，ｔｏｐＢ，ｂｏｔＢを生成する。なお、一実施形態では、各トランジスタＴ１〜Ｔ４はＮチャネル型ＭＯＳトランジスタで形成され、第１電源ＶＭは例えば５Ｖに設定され、第２電源ＰＧＮＤは例えばグランド（０Ｖ）に設定されている。

プリドライバ３０は、図示しない順序回路（組み合わせロジック）を含む。そして、プリドライバ３０は、第１セットの第１及び第４トランジスタＴ１，Ｔ４と、第２セットの第２及び第３トランジスタＴ２，Ｔ３とを相補にオンオフするように、各駆動電圧ｔｏｐＡ，ｂｏｔＡ，ｔｏｐＢ，ｂｏｔＢを生成する。

従って、Ｈレベルの第１及び第４駆動電圧ｔｏｐＡ，ｂｏｔＢにより第１及び第４トランジスタＴ１，Ｔ４がオンされるとき、第２及び第３トランジスタＴ２，Ｔ３はＬレベルの第２及び第３駆動電圧ｂｏｔＡ，ｔｏｐＢによりオフされる。このとき、第１及び第２電源ＶＭ，ＰＧＮＤ間には第１及び第４トランジスタＴ１，Ｔ４を通じた第１電流経路が形成される。従って、モータ１１０は、第１出力端子１０２に印加される第１出力電圧ＯＵＴＡにより、第１方向（例えば、正転方向）に回転される。

一方、Ｈレベルの第２及び第３駆動電圧ｂｏｔＡ，ｔｏｐＢにより第２及び第３トランジスタＴ２，Ｔ３がオンされるとき、第１及び第４トランジスタＴ１，Ｔ４はＬレベルの第１及び第４駆動電圧ｔｏｐＡ，ｂｏｔＢによってオフされる。このとき、第１及び第２電源ＶＭ，ＰＧＮＤ間には第２及び第３トランジスタＴ２，Ｔ３を通じた第２電流経路が形成される。従って、モータ１１０は、第２出力端子１０４に印加される第２出力電圧ＯＵＴＢにより、第１方向とは異なる第２方向（即ち、逆転方向）に回転される。

モニタリング回路４０は、第１〜第４トランジスタＴ１〜Ｔ４に供給される第１〜第４駆動電圧ｔｏｐＡ，ｂｏｔＡ，ｔｏｐＢ，ｂｏｔＢを検出して第１〜第４検出信号ＭＯＮ１〜ＭＯＮ４をそれぞれ生成する。モニタリング回路４０は、好適には、各トランジスタＴ１〜Ｔ４のゲート電圧を個別に検出する複数のコンパレータで構成される。モニタリング回路４０によって生成された第１〜第４検出信号ＭＯＮ１〜ＭＯＮ４は、プリドライバ３０に供給される。一実施形態のプリドライバ３０は、モニタリング回路４０からの第１〜第４検出信号ＭＯＮ１〜ＭＯＮ４に基づいて、第１〜第４駆動電圧ｔｏｐＡ，ｂｏｔＡ，ｔｏｐＢ，ｂｏｔＢを生成する。

図４は、図３のＨブリッジ回路１２を制御する本発明の一実施形態の駆動シーケンスを示す概略的な波形図である。
図４に示すように、一実施形態の駆動シーケンスは、第１及び第４トランジスタＴ１，Ｔ４をオンして第１電流経路を形成する第１駆動ステップと、第２及び第３トランジスタＴ２，Ｔ３をオンして第２電流経路を形成する第２駆動ステップと、第１〜第４トランジスタＴ１〜Ｔ４のオンオフを切り替えるための切替ステップとを含む。

第１駆動ステップにおいて、第４トランジスタＴ４は第１トランジスタＴ１に先立ってオンされる。即ち、制御回路１４は、第１駆動電圧ｔｏｐＡよりも先に第４駆動電圧ｂｏｔＢをＨレベルに立ち上げる。第１駆動電圧ｔｏｐＡは第４駆動電圧ｂｏｔＢがＨレベルに立ち上がった後に上昇し始め、この第１駆動電圧ｔｏｐＡの上昇に伴って第１出力電圧ＯＵＴＡが上昇する。

時刻ｔ１において、制御回路１４は、第１トランジスタＴ１をオフすべく第１駆動電圧ｔｏｐＡを低下させる。この第１駆動電圧ｔｏｐＡの低下に伴って第１出力電圧ＯＵＴＡが低下する。

時刻ｔ２において、第１駆動電圧ｔｏｐＡがＬレベル（０ＶまたはＯＵＴＡレベル）に達する。制御回路１４のモニタリング回路４０は、このＬレベルの第１駆動電圧ｔｏｐＡを検出し、該検出結果を示す第１検出信号ＭＯＮ１をプリドライバ３０に供給する。プリドライバ３０は、このモニタリング回路４０からの第１検出信号ＭＯＮ１に応答して、第４トランジスタＴ４をオフすべく第４駆動電圧ｂｏｔＢを低下させる。即ち、第４トランジスタＴ４は第１トランジスタＴ１がオフされてからオフされる。従って、第１トランジスタＴ１のオフ後も、第４トランジスタＴ４のオン状態が一定時間維持される。

第４トランジスタＴ４のオン状態は、第４駆動電圧ｂｏｔＢが第４トランジスタＴ４の閾値を下回るまで維持される。本発明の一実施形態において、図４に示す時刻ｔ３は、第４駆動電圧ｂｏｔＢが第４トランジスタＴ４の閾値よりも若干高いレベル（例えば、第４駆動電圧ｂｏｔＢのＨレベルとＬレベルの中間レベル）にあるときを示す。従って、時刻ｔ３では第４トランジスタＴ４はまだオンされたままである。

制御回路１４のモニタリング回路４０は、第４トランジスタＴ４のゲートに供給される第４駆動電圧ｂｏｔＢを検出し、該検出結果を示す第４検出信号ＭＯＮ４をプリドライバ３０に供給する。プリドライバ３０は、このモニタリング回路４０からの第４検出信号ＭＯＮ４に応答して、時刻ｔ３よりも少し前に第２駆動電圧ｂｏｔＡを上昇させ始める。そして、プリドライバ３０は、第４駆動電圧ｂｏｔＢにより第４トランジスタＴ４をオフするのとほぼ同時に第２駆動電圧ｂｏｔＡにより第２トランジスタＴ２をオンする。即ち、制御回路１４は、第４トランジスタＴ４のオンからオフへの切り替えと第２トランジスタＴ２のオフからオンへの切り替えとをオーバーラップを伴いながら実質的に連続的に行うように、第２駆動電圧ｂｏｔＡを立ち上げる。

その後、時刻ｔ４において第２駆動電圧ｂｏｔＡがＨレベルに達する。図４に示すように、第４駆動電圧ｂｏｔＢは、この時刻ｔ４の少し前にＬレベルに達している。制御回路１４のモニタリング回路４０は、Ｈレベルの第２駆動電圧ｂｏｔＡとＬレベルの第４駆動電圧ｂｏｔＢとを個別に検出し、各々検出結果を示す第２検出信号ＭＯＮ２と第４検出信号ＭＯＮ４をプリドライバ３０に供給する。プリドライバ３０は、このモニタリング回路４０からの第２及び第４検出信号ＭＯＮ２，ＭＯＮ４に応答して第３駆動電圧ｔｏｐＢを上昇させ始める。そして、この第３駆動電圧ｔｏｐＢの上昇に伴って第２出力電圧ＯＵＴＢが上昇する。その結果、第２駆動ステップでモータ１１０が駆動される。

以上、第１駆動ステップから第２駆動ステップへの切り替えを行う場合について説明したが、第２駆動ステップから第１駆動ステップへの切り替えを行う場合についても同様である。即ち、制御回路１４は、図４に示す時刻ｔ６〜ｔ１０間における切替ステップを、上記した時刻ｔ１〜ｔ５間における切替ステップと同様に行う。具体的に、制御回路１４は、時刻ｔ７において第３駆動電圧ｔｏｐＢがＬレベルに達すると、第２駆動電圧ｂｏｔＡを立ち下げ、時刻ｔ７〜時刻ｔ９にかけて第２トランジスタＴ２のオンオフと第４トランジスタＴ４のオンオフとをオーバーラップを伴いながら実質的に連続的に切り替える。そして、制御回路１４は、第２駆動電圧ｂｏｔＡがＬレベルに達し、第４駆動電圧ｂｏｔＢがＨレベルに達すると、第１駆動電圧ｔｏｐＡを立ち上げる。

以上記述した一実施形態のＨブリッジ駆動回路１０は、以下の利点を有する。
（１）第１駆動ステップから第２駆動ステップへの切り替え時、制御回路１４は、第１トランジスタＴ１のゲート電圧を監視し、第１トランジスタＴ１のオフ後に第４トランジスタＴ４をオフする。その結果、第２出力電圧ＯＵＴＢは、第１トランジスタＴ１のオフ後に一定時間グランド電位にクランプされる。更に、第２駆動電圧ｂｏｔＡにより第２トランジスタＴ２がオンされるので、第１出力電圧ＯＵＴＡもグランド電位にクランプされる。従って、逆起電力（ＢＥＭＦ）によって発生するノイズが防止される。その結果、図２に示すアンダーシュートＡ１，Ａ２やオーバーシュートＢ１のようなスイッチングノイズは、大幅に低減される。同様に、制御回路１４は、第２駆動ステップから第１駆動ステップへの切り替え時にも、第１及び第２出力電圧ＯＵＴＡ，ＯＵＴＢを一定時間グランド電位にクランプする。従って、ＢＥＭＦによって発生するノイズが防止される。

（２）第１及び第２駆動ステップ間の切替ステップにおいて、制御回路１４は、第２トランジスタＴ２のオンオフと第４トランジスタＴ４のオンオフとをオーバーラップを伴いながら実質的に連続的に切り替える。その結果、図２に示すアンダーシュートＡ１，Ａ２やオーバーシュートＢ１のようなスイッチングノイズがより一層低減される。

（３）第１駆動ステップから第２駆動ステップへの切り替え時、制御回路１４は、第４トランジスタＴ４のオフ状態で第３トランジスタＴ３をオンする。従って、第３及び第４トランジスタＴ３，Ｔ４が同時にオンしないため、第１及び第２電源ＶＭ，ＰＧＮＤ間にシュートスルー電流が流れることが防止される。同様に、第２駆動ステップから第１駆動ステップへの切り替え時、制御回路１４は、第２トランジスタＴ２のオフ状態で第１トランジスタＴ１をオンする。従って、第１及び第２トランジスタＴ１，Ｔ２を介したシュートスルー電流も防止される。

なお、上記実施形態は、以下のように変形してもよい。
・Ｈブリッジ回路１２の各トランジスタＴ１〜Ｔ４はＰチャネル型ＭＯＳトランジスタや、Ｐチャネル型とＮチャネル型を組み合わせたコンプリメンタリ型トランジスタで形成されてもよい。

・Ｈブリッジ駆動回路は、モータ１１０を駆動するモータドライバに限らず、例えば、ＬＳＩの内部回路（負荷）に電源を供給する昇降圧型スイッチング・レギュレータにも適用可能である。

従来のＨブリッジ回路の概略的な回路図。図１のＨブリッジ回路を制御する従来の駆動シーケンスを示す概略的な波形図。本発明の一実施形態のＨブリッジ駆動回路の概略的な回路ブロック図。図３のＨブリッジ回路を制御する一実施形態の駆動シーケンスを示す概略的な波形図。

符号の説明

１０：Ｈブリッジ駆動回路、１２：Ｈブリッジ回路、１４：制御回路、３０：プリドライバ、４０：モニタリング回路、１１０：負荷、ＶＭ：第１電源、ＰＧＮＤ：第２電源、Ｔ１：第１トランジスタ、Ｔ２：第２トランジスタ、Ｔ３：第３トランジスタ、Ｔ４：第４トランジスタ、ｔｏｐＡ：第１駆動電圧、ｂｏｔＡ：第２駆動電圧、ｔｏｐＢ：第３駆動電圧、ｂｏｔＢ：第４駆動電圧、ＭＯＮ１：第１検出信号、ＭＯＮ２：第２検出信号、ＭＯＮ３：第３検出信号、ＭＯＮ４：第４検出信号。

Claims

第１電源と、該第１電源より低い第２電源とにより負荷を駆動するＨブリッジ駆動回路であって、
前記第１及び第２電源間に直列に接続された第１及び第２トランジスタであって、前記第１電源に第１トランジスタが接続され、前記第２電源に第２トランジスタが接続されている、第１及び第２トランジスタと、
前記第１及び第２電源間に直列に接続された第３及び第４トランジスタであって、前記第１電源に第３トランジスタが接続され、前記第２電源に第４トランジスタが接続され、第３及び第４トランジスタ間のノードと前記第１及び第２トランジスタ間のノードとの間に前記負荷が接続されている、第３及び第４トランジスタと、
前記第２及び第４トランジスタの少なくとも何れか一方をオン状態に維持するように、前記第１〜第４トランジスタのオンオフの切り替えを制御する制御回路と、
を備えるＨブリッジ駆動回路。
請求項１記載のＨブリッジ駆動回路において、
前記制御回路は、前記第１及び第４トランジスタの第１トランジスタ対と前記第２及び第３トランジスタの第２トランジスタ対とを相補的にオンオフし、前記第１トランジスタ対において前記第４トランジスタがオンされる期間は前記第１トランジスタがオンされる期間より長く、前記第２トランジスタ対において前記第２トランジスタがオンされる期間は前記第３トランジスタがオンされる期間より長い、Ｈブリッジ駆動回路。
請求項２記載のＨブリッジ駆動回路において、
前記制御回路は、前記第１トランジスタ対をオンするとき前記第２トランジスタをオフしてから前記第１トランジスタをオンし、前記第２トランジスタ対をオンするとき前記第４トランジスタをオフしてから前記第３トランジスタをオンする、Ｈブリッジ駆動回路。
請求項１乃至３の何れか一項記載のＨブリッジ駆動回路において、
前記制御回路は、
前記第１〜第４トランジスタを個別に駆動するための第１〜第４駆動電圧を生成するプリドライバと、
前記プリドライバ及び前記第１〜第４トランジスタに接続され、該第１〜第４トランジスタに供給される前記第１〜第４駆動電圧を検出して第１〜第４検出信号をそれぞれ生成するモニタリング回路と、を含み、
前記プリドライバは、前記モニタリング回路により生成された前記第１〜第４検出信号に基づいて前記第１〜第４駆動電圧を生成する、Ｈブリッジ駆動回路。
第１電源と、該第１電源より低い第２電源とにより負荷を駆動するＨブリッジ駆動回路であって、
前記第１及び第２電源間に直列に接続された第１及び第２トランジスタであって、前記第１電源に第１トランジスタが接続され、前記第２電源に第２トランジスタが接続されている、第１及び第２トランジスタと、
前記第１及び第２電源間に直列に接続された第３及び第４トランジスタであって、前記第１電源に第３トランジスタが接続され、前記第２電源に第４トランジスタが接続され、第３及び第４トランジスタ間のノードと前記第１及び第２トランジスタ間のノードとの間に前記負荷が接続されている、第３及び第４トランジスタと、
前記第１及び第４トランジスタの第１トランジスタ対と前記第２及び第３トランジスタの第２トランジスタ対とを相補的にオンオフする制御回路と、
を備え、
前記制御回路は、前記第１トランジスタ対をオフするとき前記第１トランジスタをオフしてから前記第４トランジスタをオフし、前記第２トランジスタ対をオフするとき前記第３トランジスタをオフしてから前記第２トランジスタをオフする、Ｈブリッジ駆動回路。
請求項５記載のＨブリッジ駆動回路において、
前記制御回路は、前記第１トランジスタ対をオンするとき前記第４トランジスタをオンしてから前記第１トランジスタをオンし、前記第２トランジスタ対をオンするとき前記第２トランジスタをオンしてから前記第３トランジスタをオンする、Ｈブリッジ駆動回路。
請求項５又は６記載のＨブリッジ駆動回路において、
前記制御回路は、前記第２トランジスタのオンオフと前記第４トランジスタのオンオフとをオン期間がオーバーラップするように連続的に切り替える、Ｈブリッジ駆動回路。
請求項７記載のＨブリッジ駆動回路において、
前記制御回路は、前記第１トランジスタ対をオンするとき前記第２トランジスタをオフしてから前記第１トランジスタをオンし、前記第２トランジスタ対をオンするとき前記第４トランジスタをオフしてから前記第３トランジスタをオンする、Ｈブリッジ駆動回路。
請求項５乃至８の何れか一項記載のＨブリッジ駆動回路において、
前記制御回路は、
前記第１〜第４トランジスタを個別に駆動するための第１〜第４駆動電圧を生成するプリドライバと、
前記プリドライバ及び前記第１〜第４トランジスタに接続され、該第１〜第４トランジスタに供給される前記第１〜第４駆動電圧を検出して第１〜第４検出信号をそれぞれ生成するモニタリング回路と、を含み、
前記プリドライバは、前記モニタリング回路により生成された前記第１〜第４検出信号に基づいて前記第１〜第４駆動電圧を生成する、Ｈブリッジ駆動回路。
第１電源及び該第１電源より低い第２電源間に直列に接続された第１及び第２トランジスタと、前記第１及び第２電源間に直列に接続された第３及び第４トランジスタとを含み、前記第１電源に前記第１及び第３トランジスタが接続され、前記第２電源に前記第２及び第４トランジスタが接続され、前記第１及び第２トランジスタ間のノードと前記第３及び第４トランジスタ間のノードとの間に負荷が接続されているＨブリッジ回路の制御方法であって、
前記第１及び第４トランジスタをオンし、前記第２及び第３トランジスタをオフして、前記第１及び第２電源間に第１電流経路を形成すること、
前記第１及び第４トランジスタをオフして前記第１電流経路を遮断することであって、前記第１トランジスタがオフするまで前記第４トランジスタのオン状態を維持することを含む前記第１電流経路を遮断すること、
前記第２及び第３トランジスタをオンし、前記第１及び第４トランジスタをオフして、前記第１及び第２電源間に第２電流経路を形成すること、
前記第２及び第３トランジスタをオフして前記第２電流経路を遮断することであって、前記第３トランジスタがオフするまで前記第２トランジスタのオン状態を維持することを含む前記第２電流経路を遮断すること、
を備えるＨブリッジ回路の制御方法。
請求項１０記載のＨブリッジ回路の制御方法において、
前記第１電流経路を遮断することは、前記第１トランジスタのオフ状態及び前記第４トランジスタのオン状態にて前記第２トランジスタをオンすることを含み、
前記第２電流経路を遮断することは、前記第３トランジスタのオフ状態及び前記第２トランジスタのオン状態にて前記第４トランジスタをオンすることを含む、Ｈブリッジ回路の制御方法。
請求項１１記載のＨブリッジ回路の制御方法において、
前記第１電流経路を形成することは、前記第２及び第３トランジスタのオフ状態並びに前記第４トランジスタのオン状態にて前記第１トランジスタをオンすることを含み、
前記第２電流経路を形成することは、前記第１及び第４トランジスタのオフ状態並びに前記第２トランジスタのオン状態にて前記第３トランジスタをオンすることを含む、Ｈブリッジ回路の制御方法。