CN101686046B - H桥电路的新栅极驱动方法 - Google Patents

H桥电路的新栅极驱动方法 Download PDF

Info

Publication number
CN101686046B
CN101686046B CN200810168145.7A CN200810168145A CN101686046B CN 101686046 B CN101686046 B CN 101686046B CN 200810168145 A CN200810168145 A CN 200810168145A CN 101686046 B CN101686046 B CN 101686046B
Authority
CN
China
Prior art keywords
grid
nmos device
nmos
switch
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810168145.7A
Other languages
English (en)
Other versions
CN101686046A (zh
Inventor
郑健华
李菁
尉林鹏
赵宏伟
李蔚莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Priority to CN200810168145.7A priority Critical patent/CN101686046B/zh
Priority to US12/554,995 priority patent/US7940092B2/en
Publication of CN101686046A publication Critical patent/CN101686046A/zh
Application granted granted Critical
Publication of CN101686046B publication Critical patent/CN101686046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration

Abstract

本发明公开一种H桥电路的新栅极驱动方法。在本发明的H桥电路中，栅极驱动器电路连接到NMOS器件(12)的栅极，其中，在H桥电路的死区时间期间，栅极驱动器电路的输出电压为从0.1V到0.4V。与常规H桥电路相比，本发明的NMOS器件(12)的栅极电压不再是0，而是被偏置为从0.1V到0.4V，从而解决了少数载流子注入和功率耗散的问题。

Description

H桥电路的新栅极驱动方法
技术领域
本发明一般涉及H桥电路，更具体地，涉及H桥电路的新栅极驱动方法。
背景技术
H桥电路是本领域技术人员公知的电路类型。如果在H桥电路中不存在肖特基二极管的话，流经电感线圈的电流就会在死区时间期间使得体二极管和寄生NPN器件这二者都接通。
图1是现有技术的隔离NMOS截面示意图。当寄生NPN器件中流过大电流时，将会发生少数载流子注入和功率耗散。
现有技术中，在死区时间期间，栅极驱动电压为0，在NMOS器件和寄生NPN器件之间没有电流分配。
衬底少数载流子的注入可能引起电流的功能错误以及性能恶化。
寄生NPN器件中的大电流有时则会极大地增加功率耗散以及引起其他潜在问题，诸如自发热效应、可靠性问题等等。
目前为止，还没有一种足够好的方法来解决上述的这些问题。
发明内容
为了解决上述的问题，本发明提供一种H桥电路的新栅极驱动方法。
根据本发明的第一方面，提供一种H桥电路，包括：
第一P沟道金属氧化物半导体(PMOS)器件；
第一N沟道金属氧化物半导体(NMOS)器件，所述第一PMOS器件和所述第一NMOS器件串联连接且设置于电源和地之间；
用于第一PMOS器件的栅极驱动器，连接到第一PMOS器件的栅极；以及
用于第一NMOS器件的栅极驱动器电路，连接到第一NMOS器件的栅极，其中，在H桥电路的死区时间期间，所述的用于第一NMOS器件的栅极驱动器电路的输出电压为从0.1V到0.4V。
优选地，所述的用于第一NMOS器件的栅极驱动器电路的输出电压为0.4V。
所述的用于第一NMOS器件的栅极驱动器电路包括：
驱动器；
放大器，其中该放大器的正相输入端的电压为从0.1V到0.4V，且该放大器的反相输入端连接到所述第一NMOS器件的栅极；以及
开关电路，其包括第一开关和第二开关，其中，所述驱动器的输出端经由所述第一开关连接到所述第一NMOS器件的栅极，所述放大器的输出端经由所述第二开关连接到所述第一NMOS器件的栅极，
其中，在H桥电路的死区时间期间，所述第一开关断开且所述第二开关闭合。
所述放大器的反相输入端可以经由所述第二开关连接到所述第一NMOS器件的栅极。
所述驱动器也可以包括两个预驱动器，所述第一开关包括两个第一开关，所述第二开关包括两个第二开关，
所述的用于第一NMOS器件的栅极驱动器电路进一步包括串联连接且设置于所述电源和所述地之间的第二PMOS器件和第二NMOS器件，
所述两个预驱动器的输出端分别经由所述两个第一开关而连接到所述第二PMOS器件的栅极和所述第二NMOS器件的栅极，
所述放大器的输出端分别经由所述两个第二开关而连接到所述第二PMOS器件的栅极和所述第二NMOS器件的栅极，并且
所述的用于第一NMOS器件的栅极驱动器电路的输出端设置于所述第二PMOS器件和所述第二NMOS器件之间的连接点，并且所述放大器的反相输入端直接连接到所述第一NMOS器件的栅极。
根据本发明的第二方面，提供一种用于H桥电路中的N沟道金属氧化物半导体(NMOS)器件的栅极驱动器电路，包括：
驱动器；
放大器，其中该放大器的正相输入端的电压为从0.1V到0.4V，且该放大器的反相输入端连接到第一NMOS器件的栅极；以及
开关电路，其包括第一开关和第二开关，其中，所述驱动器的输出端经由所述第一开关连接到所述第一NMOS器件的栅极，所述放大器的输出端经由所述第二开关连接到所述第一NMOS器件的栅极，
其中，在H桥电路的死区时间期间，所述第一开关断开且所述第二开关闭合。
所述放大器的反相输入端可以经由所述第二开关连接到所述第一NMOS器件的栅极。
所述驱动器也可以包括两个预驱动器，所述第一开关包括两个第一开关，所述第二开关包括两个第二开关，
所述栅极驱动器电路进一步包括串联连接且设置于电源和地之间的P沟道金属氧化物半导体(PMOS)器件和第二NMOS器件，
所述两个预驱动器的输出端分别经由所述两个第一开关而连接到所述PMOS器件的栅极和所述第二NMOS器件的栅极，
所述放大器的输出端分别经由所述两个第二开关而连接到所述PMOS器件的栅极和所述第二NMOS器件的栅极，并且
所述栅极驱动器电路的输出端设置于所述PMOS器件和所述第二NMOS器件之间的连接点，并且所述放大器的反相输入端直接连接到所述第一NMOS器件的栅极。
与常规H桥电路相比，在死区时间期间，本发明的NMOS器件的栅极电压不再是0，而是被偏置为从0.1V到0.4V，从而解决了少数载流子注入和功率耗散的问题。
栅极电压的增加能够增加NMOS器件中的电流，由于电流守恒，这样就可以极大地降低体二极管中以及寄生NPN器件中的电流。
寄生NPN电流的降低可以显著地减少功率耗散以及少数载流子的注入，其中，少数载流子注入将引起电路的功能错误和性能恶化。
而且，本发明可以防止PMOS器件和NMOS器件之间的大电流击穿，因为NMOS器件在击穿时间期间将工作在亚阈区。
本发明可适用于不具有肖特基二极管的H桥电路产品、不具有肖特基二极管的BUCK转换器产品。
附图说明
通过参考附图，本领域技术人员将能够更好地理解本发明的目的与优势。在附图中：
图1是现有技术的隔离NMOS截面示意图；
图2是根据本发明的半H桥电路的示意图；
图3示出了现有技术与本发明的PMOS器件与NMOS器件的栅极驱动信号之间的比较；
图4A和图4B分别是根据本发明的新栅极驱动器电路的两个实施例；
图5示出了现有技术与本发明的衬底电流随负载电流变化的比较；以及
图6示出了现有技术与本发明的寄生NPN电流随负载电流变化的比较。
具体实施方式
下面将结合附图来详细地描述本发明的各种实施例。
图2是根据本发明的半H桥电路的示意图。
如图2所示，H桥电路包括：P沟道金属氧化物半导体(PMOS)器件11；N沟道金属氧化物半导体(NMOS)器件12，PMOS器件11和NMOS器件12串联连接且设置于电源VDD和地GND之间，PMOS器件11和NMOS器件12的连接点在图中示为B，从B点输出的电压提供给负载，PMOS器件11与电源VDD相连，NMOS器件12与地GND相连于点A；用于PMOS器件11的栅极驱动器(未示出)，连接到PMOS器件11的栅极；以及用于NMOS器件12的栅极驱动器电路(未示出)，连接到NMOS器件12的栅极G。在H桥电路的死区时间期间，用于NMOS器件12的栅极驱动器电路的输出电压为从0.1V到0.4V，如图所示。
与常规H桥电路相比，在死区时间期间，由栅极驱动器电路提供的NMOS器件12的栅极电压不再是0，而是被偏置为从0.1V到0.4V，从而解决了少数载流子注入和功率耗散的问题。
栅极电压的增加能够增加NMOS器件12中的电流，由于电流守恒，这样就可以极大地降低体二极管中以及寄生NPN器件中的电流。
寄生NPN电流的降低可以显著地减少功率耗散以及少数载流子的注入，其中，少数载流子注入将引起电路的功能错误和性能恶化。
而且，本发明可以防止PMOS器件11和NMOS器件12之间的大电流击穿，因为NMOS器件12在击穿时间期间将工作在亚阈区。
图3示出了现有技术与本发明的PMOS器件与NMOS器件的栅极驱动信号之间的比较。
如图3所示，在死区时间内，现有技术的栅极驱动信号的电压为0，而本发明的NMOS器件的栅极驱动电压为0.1V到0.4V。
下面给出本发明的两个具体实施例。图4A和图4B分别是根据本发明的新栅极驱动器电路的两个实施例。
图4A是根据本发明的新栅极驱动器电路的第一实施例的电路示意图。如图4A所示，根据本发明第一实施例的H桥电路包括：第一PMOS器件411；第一NMOS器件412，第一PMOS器件411和第一NMOS器件412串联连接且设置于电源VDD和地GND之间，第一PMOS器件411和第一NMOS器件412的连接点输出的电压提供给负载LX，第一PMOS器件411与电源VDD相连，第一NMOS器件412与地GND相连；用于第一PMOS器件411的栅极驱动器401，连接到第一PMOS器件411的栅极；以及用于第一NMOS器件412的栅极驱动器电路410，连接到第一NMOS器件412的栅极。在H桥电路的死区时间期间，用于第一NMOS器件412的栅极驱动器电路410的输出电压为从0.1V到0.4V。
在图4A中，用于第一NMOS器件412的栅极驱动器电路410进一步包括：驱动器402；放大器403，其中该放大器403的正相输入端的电压为从0.1V到0.4V，且该放大器403的反相输入端连接到第一NMOS器件412的栅极；以及开关电路，其包括第一开关S1和第二开关S2。驱动器402的输出端经由第一开关S1连接到第一NMOS器件412的栅极，放大器403的输出端经由第二开关S2连接到第一NMOS器件412的栅极。在H桥电路的死区时间期间，第一开关S1断开且第二开关S2闭合。
如图4A所示，在本发明的第一实施例中，放大器403的反相输入端与放大器403的输出端都是经由第二开关S2连接到第一NMOS器件412的栅极。
图4B是根据本发明的新栅极驱动器电路的第二实施例的电路示意图。如图4B所示，根据本发明第二实施例的H桥电路同样包括：第一PMOS器件411；第一NMOS器件412，第一PMOS器件411和第一NMOS器件412串联连接且设置于电源VDD和地之间，第一PMOS器件411和第一NMOS器件412的连接点输出的电压提供给负载LX，第一PMOS器件411与电源VDD相连，第一NMOS器件412与地相连；用于第一PMOS器件411的栅极驱动器401，连接到第一PMOS器件411的栅极；以及用于第一NMOS器件412的栅极驱动器电路420，连接到第一NMOS器件412的栅极。在H桥电路的死区时间期间，用于第一NMOS器件412的栅极驱动器电路420的输出电压为从0.1V到0.4V。
在图4B中，与图4A相同，用于第一NMOS器件412的栅极驱动器电路420进一步包括：驱动器402a和402b；放大器403，其中该放大器403的正相输入端的电压为从0.1V到0.4V，且该放大器403的反相输入端连接到第一NMOS器件412的栅极；以及开关电路，其包括第一开关S1和第二开关S2。驱动器402a和402b的输出端经由第一开关S1连接到第一NMOS器件412的栅极，放大器403的输出端经由第二开关S2连接到第一NMOS器件412的栅极。在H桥电路的死区时间期间，第一开关S1断开且第二开关S2闭合。
与图4A不同之处在于，在图4B的本发明的第二实施例中，驱动器包括两个预驱动器，分别被标为402a和402b，第一开关S1包括两个第一开关S1，第二开关S2包括两个第二开关S2。用于第一NMOS器件412的栅极驱动器电路420进一步包括串联连接且设置于电源和地之间的第二PMOS器件421和第二NMOS器件422。第二PMOS器件421和第二NMOS器件422的连接点输出的电压提供给第一NMOS器件412的栅极，第二PMOS器件421与电源相连，第二NMOS器件422与地相连。两个预驱动器402a和402b的输出端分别经由两个第一开关S1而连接到第二PMOS器件421的栅极和第二NMOS器件422的栅极。放大器403的输出端分别经由两个第二开关S2而连接到第二PMOS器件421的栅极和第二NMOS器件422的栅极。而且，用于第一NMOS器件412的栅极驱动器电路420的输出端设置于第二PMOS器件421和第二NMOS器件422之间的连接点，并且放大器403的反相输入端不经由第一开关S1、也不经由第二开关S2、而是直接连接到第一NMOS器件412的栅极。
图5示出了现有技术与本发明的衬底电流Isub随负载电流IL变化的比较。如图5所示，测量结果表明，NMOS器件的栅极电压Vg的增加减小了少数载流子注入(衬底电流Isub)。其中，用于第一NMOS器件的栅极驱动器电路的输出电压，即第一NMOS器件的栅极电压Vg，为0.4V。
图6示出了现有技术与本发明的寄生NPN电流Ic随负载电流IL变化的比较。如图6所示，测量结果表明，寄生NPN器件中的电流Ic也得到了降低。其中，用于第一NMOS器件的栅极驱动器电路的输出电压，即第一NMOS器件的栅极电压Vg，为0.4V。
根据以上的测量结果，可以得出结论：本发明的新栅极驱动方法解决了现有技术中存在的少数载流子注入以及寄生NPN器件中的大电流问题。
本发明可适用于不具有肖特基二极管的H桥电路产品、不具有肖特基二极管的BUCK转换器产品，但不仅限于这些产品。

Claims (7)

1.一种H桥电路，包括：
第一PMOS（P沟道金属氧化物半导体）器件；
第一NMOS（N沟道金属氧化物半导体）器件，所述第一PMOS器件和所述第一NMOS器件串联连接于电源和地（GND）之间；
用于第一PMOS器件的栅极驱动器，连接到第一PMOS器件的栅极；以及
用于第一NMOS器件的栅极驱动器电路，连接到第一NMOS器件的栅极，其中，在H桥电路的死区时间期间，所述的用于第一NMOS器件的栅极驱动器电路的输出电压为从0.1V到0.4V，并且
其中，所述的用于第一NMOS器件的栅极驱动器电路包括：
驱动器，具有输出端；
放大器，具有电压为从0.1V到0.4V的正相输入端、连接到所述第一NMOS器件的栅极的反相输入端、输出端；和
开关电路，其包括第一开关和第二开关，其中，所述驱动器的输出端经由所述第一开关提供到所述第一NMOS器件的栅极，所述放大器的输出端经由所述第二开关提供到所述第一NMOS器件的栅极，以及
其中，在H桥电路的死区时间期间，所述第一开关断开且所述第二开关闭合。
2.如权利要求1所述的H桥电路，其中，所述的用于第一NMOS器件的栅极驱动器电路的输出电压为0.4V。
3.如权利要求1所述的H桥电路，其中，所述放大器的反相输入端经由所述第二开关连接到所述第一NMOS器件的栅极。
4.如权利要求1所述的H桥电路，其中：
所述驱动器包括两个预驱动器，所述第一开关包括两个第一开关，所述第二开关包括两个第二开关，
所述的用于第一NMOS器件的栅极驱动器电路进一步包括串联连接于所述电源和所述地之间的第二PMOS器件和第二NMOS器件，
所述两个预驱动器的输出端分别经由所述两个第一开关而连接到所述第二PMOS器件的栅极和所述第二NMOS器件的栅极，
所述放大器的输出端分别经由所述两个第二开关而连接到所述第二PMOS器件的栅极和所述第二NMOS器件的栅极，并且
所述的用于第一NMOS器件的栅极驱动器电路的输出端设置于所述第二PMOS器件和所述第二NMOS器件之间的连接点，并且所述放大器的反相输入端直接连接到所述第一NMOS器件的栅极。
5.一种用于H桥电路中的NMOS（N沟道金属氧化物半导体）器件的栅极驱动器电路，包括：
驱动器；
放大器，其中该放大器的正相输入端的电压为从0.1V到0.4V，且该放大器的反相输入端连接到第一NMOS器件的栅极；以及
开关电路，其包括第一开关和第二开关，其中，所述驱动器的输出端经由所述第一开关提供到所述第一NMOS器件的栅极，所述放大器的输出端经由所述第二开关连接到所述第一NMOS器件的栅极，
其中，在H桥电路的死区时间期间，所述第一开关断开且所述第二开关闭合。
6.如权利要求5所述的栅极驱动器电路，其中，所述放大器的反相输入端经由所述第二开关连接到所述第一NMOS器件的栅极。
7.如权利要求5所述的栅极驱动器电路，其中：
所述驱动器包括两个预驱动器，所述第一开关包括两个第一开关，所述第二开关包括两个第二开关，
所述栅极驱动器电路进一步包括串联连接于电源和地之间的PMOS（P沟道金属氧化物半导体）器件和第二NMOS器件，
所述两个预驱动器的输出端分别经由所述两个第一开关而连接到所述PMOS器件的栅极和所述第二NMOS器件的栅极，
所述放大器的输出端分别经由所述两个第二开关而连接到所述PMOS器件的栅极和所述第二NMOS器件的栅极，并且
所述栅极驱动器电路的输出端设置于所述PMOS器件和所述第二NMOS器件之间的连接点，并且所述放大器的反相输入端直接连接到所述第一NMOS器件的栅极。
CN200810168145.7A 2008-09-28 2008-09-28 H桥电路的新栅极驱动方法 Active CN101686046B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200810168145.7A CN101686046B (zh) 2008-09-28 2008-09-28 H桥电路的新栅极驱动方法
US12/554,995 US7940092B2 (en) 2008-09-28 2009-09-08 Gate driver circuit for H bridge circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810168145.7A CN101686046B (zh) 2008-09-28 2008-09-28 H桥电路的新栅极驱动方法

Publications (2)

Publication Number Publication Date
CN101686046A CN101686046A (zh) 2010-03-31
CN101686046B true CN101686046B (zh) 2013-12-18

Family

ID=42049052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810168145.7A Active CN101686046B (zh) 2008-09-28 2008-09-28 H桥电路的新栅极驱动方法

Country Status (2)

Country Link
US (1) US7940092B2 (zh)
CN (1) CN101686046B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941418B2 (en) * 2011-11-16 2015-01-27 Mediatek Inc. Driving circuits with power MOS breakdown protection and driving methods thereof
JP5477407B2 (ja) * 2012-02-16 2014-04-23 株式会社デンソー ゲート駆動回路
US9595952B2 (en) * 2013-12-13 2017-03-14 Monolithic Power Systems, Inc. Switching circuit and the method thereof
US9954491B2 (en) * 2014-05-28 2018-04-24 Skyworks Solutions, Inc. Systems and methods related to switchable output stages in power amplifiers
KR101788191B1 (ko) * 2016-04-26 2017-11-15 현대자동차주식회사 폰북 동기화 제어 방법 및 장치
US10985644B1 (en) 2016-06-25 2021-04-20 Active-Semi, Inc. Optimized gate driver for low voltage power loss protection system
US9705402B1 (en) 2016-06-25 2017-07-11 Active-Semi, Inc. Power loss protection integrated circuit
US10090675B1 (en) 2016-06-25 2018-10-02 Active-Semi, Inc. Fast settlement of supplement converter for power loss protection system
US10826480B1 (en) * 2016-07-01 2020-11-03 Active-Semi, Inc. Gate driver to decrease EMI with shorter dead-time
US10193544B2 (en) * 2017-04-21 2019-01-29 Ford Global Technologies, Llc Minimizing ringing in wide band gap semiconductor devices
US10797579B2 (en) * 2018-11-02 2020-10-06 Texas Instruments Incorporated Dual supply low-side gate driver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480029B2 (en) * 2000-07-12 2002-11-12 Texas Instruments Incorporated Three-volt TIA/EIA-485 driver circuit
US7112929B2 (en) * 2004-04-01 2006-09-26 Microsemi Corporation Full-bridge and half-bridge compatible driver timing schedule for direct drive backlight system
CN1921313A (zh) * 2003-11-05 2007-02-28 中芯国际集成电路制造(上海)有限公司 用于高电压输入的上拉晶体管的栅极控制电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814962A (en) * 1988-05-27 1989-03-21 American Telephone And Telegraph Company, At&T Bell Laboratories Zero voltage switching half bridge resonant converter
US5408150A (en) * 1992-06-04 1995-04-18 Linear Technology Corporation Circuit for driving two power mosfets in a half-bridge configuration
US5434528A (en) * 1994-04-29 1995-07-18 Sundstrand Corporation Gate drive using continuous alternating power and a diode H-bridge
US5736973A (en) * 1995-11-01 1998-04-07 Digital Ocean, Inc. Integrated backlight display system for a personal digital assistant
US5990640A (en) * 1996-03-29 1999-11-23 Aim Controls, Inc. Motor control apparatus
JP3143434B2 (ja) * 1998-09-04 2001-03-07 モトローラ株式会社 Ｈブリッジ回路
US6107844A (en) * 1998-09-28 2000-08-22 Tripath Technology, Inc. Methods and apparatus for reducing MOSFET body diode conduction in a half-bridge configuration
JP3458768B2 (ja) * 1999-06-10 2003-10-20 株式会社デンソー 負荷駆動装置
WO2001054461A1 (en) * 2000-01-24 2001-07-26 Osram Sylvania Electronic ballast circuit for operating a high intensity discharge lamp
US6900657B2 (en) * 2003-09-24 2005-05-31 Saia-Burgess Automotive, Inc. Stall detection circuit and method
JP4005999B2 (ja) * 2004-10-25 2007-11-14 株式会社東芝 半導体装置
US7236003B2 (en) * 2005-09-29 2007-06-26 Texas Instruments Incorporated H-bridge circuit with shoot through current prevention during power-up
EP1770862B1 (en) * 2005-09-29 2008-04-02 Infineon Technologies AG Adaptive method for driving a half-bridge circuit, and a control circuit for a half-bridge circuit
EP1876693B1 (en) * 2006-07-04 2013-08-28 Infineon Technologies AG Method for driving a transistor half-bridge
US7477082B2 (en) * 2007-05-15 2009-01-13 Freescale Semiconductor, Inc. Method and circuit for driving H-bridge that reduces switching noise
JP2009071956A (ja) * 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
US7889977B2 (en) * 2007-12-18 2011-02-15 Minebea Co., Ltd. Single output H-bridge drive

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480029B2 (en) * 2000-07-12 2002-11-12 Texas Instruments Incorporated Three-volt TIA/EIA-485 driver circuit
CN1921313A (zh) * 2003-11-05 2007-02-28 中芯国际集成电路制造(上海)有限公司 用于高电压输入的上拉晶体管的栅极控制电路
US7112929B2 (en) * 2004-04-01 2006-09-26 Microsemi Corporation Full-bridge and half-bridge compatible driver timing schedule for direct drive backlight system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-82946A 2000.03.21

Also Published As

Publication number Publication date
US20100079194A1 (en) 2010-04-01
CN101686046A (zh) 2010-03-31
US7940092B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
CN101686046B (zh) H桥电路的新栅极驱动方法
CN106464242B (zh) 共源共栅切换电路
KR102287060B1 (ko) 하이 측 전력 트랜지스터들을 구동하기 위한 통합된 하이 측 게이트 구동기 구조 및 회로
US9083257B2 (en) Power conversion circuit, multiphase voltage regulator, and power conversion method
CN101399503B (zh) 具有低阈值电压的开关电路
US9590617B2 (en) Semiconductor device, and inverter, converter and power conversion device employing the same
CN103168421B (zh) 驱动电路
WO2013046420A1 (ja) 半導体駆動回路およびそれを用いた電力変換装置
US8736383B2 (en) Power amplifier circuit and control method
US10644601B2 (en) Dead-time conduction loss reduction for buck power converters
KR101297460B1 (ko) 게이트 구동 장치
CN104135237B (zh) 栅极驱动电路
JP2009515501A (ja) 半導体スイッチをガルバニック絶縁で制御する方法および回路装置
US9159725B2 (en) Controlled on and off time scheme for monolithic cascoded power transistors
US20130009675A1 (en) Gate driver
US8638134B2 (en) Gate drive circuit and power semiconductor module
CN102957417A (zh) 输出驱动电路和晶体管输出电路
WO2012115900A2 (en) Driver circuit for a semiconductor power switch
KR102028388B1 (ko) 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치
WO2014128942A1 (ja) 半導体素子の駆動装置
CN102545560B (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
CN111181375B (zh) 一种全GaN集成半桥死区时间调节电路
CN1960173B (zh) D类功率输出级
US6313513B1 (en) AC switch device used for switching AC circuit and AC switch circuit having the AC switch device
CN202424492U (zh) 一种功率开关驱动器、ic芯片及直流一直流转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.