DE112012001587T5 - Halbleitereinrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleitereinrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE112012001587T5
DE112012001587T5 DE112012001587.8T DE112012001587T DE112012001587T5 DE 112012001587 T5 DE112012001587 T5 DE 112012001587T5 DE 112012001587 T DE112012001587 T DE 112012001587T DE 112012001587 T5 DE112012001587 T5 DE 112012001587T5
Authority
DE
Germany
Prior art keywords
recess
semiconductor device
drift layer
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012001587.8T
Other languages
English (en)
Other versions
DE112012001587B4 (de
Inventor
Kenichi Ohtsuka
Hiroshi Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012001587T5 publication Critical patent/DE112012001587T5/de
Application granted granted Critical
Publication of DE112012001587B4 publication Critical patent/DE112012001587B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Die Herstellung einer Anschlussstruktur in einer Halbleitereinrichtung erhöht in manchen Fällen die Anzahl an Ionenimplantation-Arbeitsvorgängen oder an Photolithographie-Arbeitsvorgängen, was auf diese Weise zu einer Erhöhung der Herstellungskosten führt. Um diese Aufgabe zu lösen, wird eine Halbleitereinrichtung angegeben, die folgendes aufweist: eine Driftschicht des n-Typs, die auf einem Halbleitersubstrat ausgebildet ist; einen Elementbereich, der auf einem Oberflächenbereich der Driftschicht ausgebildet ist; eine Vertiefung, die in einer Schleife in einem seitlich äußeren Bereich der Driftschicht ausgebildet ist und die einen vorbestimmten Abstand von dem Elementbereich beabstandet ist; und einen Dotierungsbereich des p-Typs, der von einem Boden der Vertiefung bis zu einer Position weg von der Vertiefung und hin zu dem Elementbereich erstreckend ausgebildet ist, wobei die Dicke des Dotierungsbereichs, wo keine Vertiefung vorhanden ist, größer ist als diejenige, wo keine Vertiefung vorhanden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitereinrichtung, wie z. B. Siliciumcarbid-Halbleitereinrichtungen, und insbesondere eine Struktur zur Relaxation des elektrischen Felds der Halbleitereinrichtung für die Verwendung als Leistungshalbleitereinrichtung.
  • Stand der Technik
  • Ein Siliciumcarbid(SiC)-Leistungshalbleitereinrichtung ist als eine Einrichtung bekannt, die exzellente Temperatur- und Durchbruchsspannungs-Charakteristiken aufweist. Eine Struktur zur Relaxation des elektrischen Felds, die Anschlussstruktur genannt wird, ist an einem seitlichen äußeren Rand eines aktiven Bereichs der Leistungshalbleitereinrichtung vorhanden.
  • Als eine Anschlussstruktur eines Schottky-Diodenelements – eine Art von Leistungshalbleitereinrichtung – ist z. B. eine Übergangsanschlussverlängerung (junction termination extension; JTE)-Struktur bekannt, in der ein Leitungsbereich, der sich von dem eines Halbleiterbereichs in der unteren Mitte einer Schottky-Elektrode unterscheidet, in dem Halbleiterbereich am Umfang der Schottky-Elektrode vorgesehen ist, und die Dotierstoffkonzentration in der Anschlussstruktur ist sukzessive in Richtung des Umfangs des Elements reduziert (eine Literatur, wie z. B. Patentdokument 1).
  • Eine andere Struktur ist auch bekannt, bei der zusätzlich zu einer planaren Richtung der Einrichtung, Bereiche, die mehrere Dotierstoffkonzentrationen aufweisen, auch in einer Tiefenrichtung desselben vorhanden sind, und die Dotierstoffschichtdichte einer Anschlussstruktur ist in Richtung des Umfangs des Elements sukzessive reduziert (eine Literatur, wie z. B. Patentdokument 2).
  • Zusätzliche Dotierungsprozesse, wie z. B. Ionenimplantation oder epitaxiales Wachstum, werden durchgeführt, um eine solche Struktur zu bilden, bei der die Dotierstoffkonzentration und die Dotierstoffschichtdichte sukzessiv verringert werden. Aus diesem Grund muss eine Anzahl von Herstellungsarbeitsvorgängen durchgeführt werden, die zur Ausbildung der Struktur benötigt werden, die das Dotierungsprofil aufweist, das sich sukzessive ändert, so dass in manchen Fällen eine Zunahme an Herstellungsarbeitsvorgängen die Folge ist. Die Zunahme an Herstellungsarbeitsvorgängen führt aber zu einer Erhöhung der Herstellungskosten.
  • Andererseits sind bei einem Verfahren zum Herstellen von Halbleitern einige Versuche bekannt, bei denen mehrere Bereiche gebildet werden, die sich in der Dotierstoffkonzentration voneinander unterscheiden, ohne die Anzahl an Photolithographie-Arbeitsvorgängen zu erhöhen.
  • Unter den bekannten Beispielen sind folgende: ein Verfahren, bei dem, wenn Ionen in eine Halbleiterschicht mittels einer Maske implantiert werden, die Ionenimplantation mit einer vorbestimmten Maskenform und mit einer vorbestimmten Dichte durchgeführt wird und danach durch Verringern der Maskengröße und durch Herbeiführen des Zurückbewegens der Maske die Ionenimplantation mit einer anderen Dichte durchgeführt wird (Patentdokument 3 und dergleichen).
  • Ferner gibt es ein Verfahren, bei dem durch Vorsehen eines Bereichs, bei dem Ionenimplantation durch eine Schicht durchgeführt wird, durch die Ionen teilweise hindurchgelangen, ein Bereich, bei dem die Ionenimplantation ohne Hindurchwandern durch die Schicht, die Ionen teilweise durch sie hindurchlässt, durchgeführt wird, sowie ein weiterer Bereich, bei dem eine Dotierstoffkonzentrationsverteilung sich in der Tiefenrichtung verändert, gleichzeitig ausgebildet werden (z. B. Patentdokument 4); sowie ein Verfahren, bei dem eine stufenförmige Oberfläche oder ein Bereich mit abgeschrägter Querschnittsform einer Maske vorgesehen wird und Dotierstoffe durch diese Maske ionenimplantiert werden und danach die Dotierstoffe thermisch diffundiert werden (z. B. Patentdokument 5).
  • Auch bekannt ist eine Ausrichtungsmarkierung, die eine abgeschrägte Struktur mit einem doppelstufigen Boden hat (zum Beispiel Patentdokument 6).
  • Dokumente des Stands der Technik
  • Patentdokumente
  • Patentdokument 1 JP 2001-508 950 A
    Patentdokument 2 JP 2003-303 956 A
    Patentdokument 3 JP S61-059 868 A
    Patentdokument 4 JP H08-321 516 A
    Patentdokument 5 JP H09-008 050 A
    Patentdokument 6 JP 2007-273 727 A .
  • ZUSAMMENFASSUNG DER ERFINDUNG Mit der Erfindung zu lösende Probleme
  • Allerdings gab es in Dotierungsverfahren durch Ionenimplantation, wie denen gemäß Patentdokument 1 bis Patentdokument 5, vom Standpunkt der Verringerung der Herstellungskosten in einigen Fällen unzureichend vereinfachte Herstellungsarbeitsvorgänge, wie z. B. in einem Fall, bei dem der Ionenimplantationsarbeitsvorgang anders als der Photolithographie-Arbeitsvorgang, nicht vereinfacht worden ist. Ein anderer Fall war der, dass es schwierig war, eine Halbleitereinrichtung aus Siliciumcarbid zu verwenden, bei dem eine Dotierstoffkonzentration nicht einfach zu diffundieren ist.
  • Die vorliegende Erfindung ist darauf gerichtet, die oben genannten Probleme zu überwinden, und Aufgabe der Erfindung ist es, eine Halbleitereinrichtung anzugeben, die das Herstellen einer Anschlussstruktur für die Halbleitereinrichtung vereinfacht, ohne die Anzahl an Ionenimplantationsarbeitsvorgängen und Photolithographie-Arbeitsvorgängen zu erhöhen. Ein weiteres Ziel dieser Erfindung ist es, ein Herstellungsverfahren aufzuzeigen, das eine einfache Herstellung der Anschlussstruktur der Halbleitereinrichtung ermöglicht, ohne die Anzahl von Ionenimplantation-Arbeitsvorgängen und Photolithographie-Arbeitsvorgängen zu erhöhen.
  • Mittel zur Lösung der Aufgaben
  • Eine Halbleitereinrichtung gemäß der vorliegenden Erfindung weist folgendes auf: eine erste leitende Driftschicht, die auf einer ersten Hauptoberfläche eines Halbleitersubstrats ausgebildet ist; einen Elementbereich, der in einem Oberflächenbereich der Driftschicht ausgebildet ist; eine Vertiefung, die in einer Schleife in einem seitlichen äußeren Bereich der Driftschicht ausgebildet ist, wobei der seitliche äußere Bereich einen vorbestimmten Abstand von dem Elementbereich beabstandet ist; und einen zweiten leitenden Dotierungsbereich, der sich von einem Boden der Vertiefung bis zu einer Position weg von der Vertiefung und hin zu dem Elementbereich erstreckend ausgebildet ist, wobei die Dicke des Dotierungsbereichs, wo die Vertiefung vorhanden ist, kleiner als diejenige ist, wo keine Vertiefung vorhanden ist.
  • Ferner weist ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß der vorliegenden Erfindung die folgenden Schritte auf:
    Ausbilden einer ersten leitenden Driftschicht auf einem Halbleitersubstrat; Ausbilden einer kreisförmigen Vertiefung in der Driftschicht derart, dass ein Bereich eingeschlossen wird, der als ein Elementbereich fungiert; Ausbilden einer planarisierten Schicht auf Oberflächen der Vertiefung und der Driftschicht; und
    Ausbilden einer Resistmaske auf der planarisierten Schicht, wobei die Resistmaske Öffnungen hat, die sich von einem Boden der Vertiefung bis zu einer vorbestimmten Position weg von der Vertiefung und hin zu dem Elementbereich erstrecken, um eine Ionenimplantation eines zweiten leitenden Dotierstoffes in die Driftschicht durchzuführen.
  • Vorteilhafte Effekte der Erfindung
  • Mit der vorliegenden Erfindung kann, ohne die Anzahl an Ionenimplantations-Arbeitsvorgängen und Photolithographie-Arbeitsvorgängen zu erhöhen, eine Halbleitereinrichtung in einfacher Weise hergestellt werden, die eine Anschlussstruktur hat, die in hohem Maße die Fähigkeit besitzt, elektrische Felder zu relaxieren, so dass die Herstellungskosten verringert werden.
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1 ist eine Querschnittansicht, die schematisch eine Halbleitereinrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 2 ist eine Draufsicht, die schematisch die Halbleitereinrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 3 ist ein Satz von Querschnittansichten, die schematisch ein Verfahren zur Herstellung der Halbleitereinrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigen;
  • 4 ist eine Querschnittansicht, die schematisch die Halbleitereinrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 5 ist eine weitere Querschnittansicht, die schematisch die Halbleitereinrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 6 ist eine Querschnittansicht, die schematisch eine Halbleitereinrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt;
  • 7 ist ein Satz von Querschnittansichten, die schematisch ein Verfahren zur Herstellung der Halbleitereinrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung zeigen;
  • 8 ist eine Querschnittansicht, die schematisch eine Halbleitereinrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung zeigt;
  • 9 ist ein Satz von Querschnittansichten, die schematisch ein Verfahren zur Herstellung der Halbleitereinrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung zeigen;
  • 10 ist eine Querschnittansicht, die schematisch eine Halbleitereinrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung zeigt;
  • 11 ist ein Satz von Querschnittansichten, die schematisch ein Verfahren zur Herstellung der Halbleitereinrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung zeigen; und
  • 12 ist eine weitere Querschnittansicht, die schematisch das Verfahren zur Herstellung der Halbleitereinrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung zeigt.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Ausführungsform 1
  • Eine Anordnung einer Halbleitereinrichtung bei der Ausführungsform 1 gemäß der vorliegenden Erfindung wird zuerst beschrieben. 1 ist eine Querschnittansicht, die die Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 1 ist eine Querschnittansicht der Halbleitereinrichtung, die eine SiC-Schottky-Diode ist. Wie unter Bezugnahme auf 1 ersichtlich, ist eine Driftschicht 2 auf einer ersten Hauptoberfläche eines Halbleitersubstrats 1 ausgebildet, und eine Anodenelektrode 18 (Schottky-Elektrode) ist auf einer Oberfläche der Driftschicht 2 ausgebildet.
  • Eine Vertiefung oder Aussparung (Einkerbung) 31 ist in einem seitlich äußeren Oberflächenbereich der Driftschicht 2 vorhanden, und mit einem vorbestimmten Abstand von einem Rand der Anodenelektrode 18 beabstandet; und ein Dotierungsbereich 13 ist derart ausgebildet, dass er sich von dem Rand der Anodenelektrode 18 zu dem Boden der Vertiefung 31 erstreckt.
  • Der Dotierungsbereich 13 ist tief in einem ersten Dotierungsbereich 13a ausgebildet, wo keine Vertiefung 31 vorhanden ist, während er in einem zweiten Dotierungsbereich 13b unterhalb der Vertiefung 31 flach ausgebildet ist. Zudem ist eine Vertiefungsstruktur, die als eine Ausrichtungsmarkierung 30 dient, in dem Oberflächenbereich der Driftschicht 2, die sich weiter außerhalb der Vertiefung 31 befindet, vorhanden.
  • Zusätzlich ist eine Kathodenelektrode 19 auf einer entgegengesetzten Seite der ersten Hauptoberfläche des Halbleitersubstrats 1 und in Kontakt mit einer zweiten Hauptoberfläche ausgebildet, und eine Verdrahtungselektrode (Metallisierungselektrode) 20 ist auf der Anodenelektrode 18 ausgebildet. Ferner ist eine dielektrische Schicht 17 derart ausgebildet, dass sich diese von einer Position auf der Anodenelektrode 18 und der Verdrahtungselektrode 20 zu einer Position auf der Driftschicht 2 erstreckt, wo eine Vertiefungsstruktur vorhanden ist.
  • 2 ist eine Draufsicht, die die Halbleitereinrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung zeigt. Wie unter Bezugnahme auf 2 ersichtlich, sind die Vertiefung 31 und die Ausrichtungsmarkierung 30 – die Vertiefungsstrukturen sind – und die Anodenelektrode 18 mit punktierten Linien gezeigt; um klar das Verhältnis, das hauptsächlich zwischen der Vertiefungsstruktur und dem Dotierungsbereich 13 vorhanden ist, zu verdeutlichen, sind andere Bereiche als die Vertiefungsstruktur und der Dotierungsbereich 13 transparent gezeigt.
  • Wie unter Bezugnahme auf 2 ersichtlich, ist eine Struktur zur Relaxation des elektrischen Felds, Anschlussstruktur genannt, in einem Umfang eines Elementbereichs ausgebildet, wo die Anodenelektrode 18 ausgebildet ist. Der Dotierungsbereich 13 ist in einer Schleife ausgebildet, die sich von einem Ort unterhalb der Kante oder des Randes der Anodenelektrode 18, das heißt einer Position in einer nach innen gerichteten Richtung von der Vertiefung 31 (eine Position weg von der Vertiefung 31 und hin zu dem Elementbereich) zu der Mitte auf dem Boden der Vertiefung 31 erstreckt. Die Ausrichtungsmarkierung 30 ist getrennt außerhalb der Vertiefung 31 ausgebildet.
  • Hier ist das Halbleitersubstrat 1 ein Siliciumcarbidsubstrat des n-Typs mit einem geringen Widerstand. Die Driftschicht 2, die eine Siliciumcarbidhalbleiterschicht des n-Typs bildet, ist gemäß der Spezifikation für die Durchbruchsspannung für eine Diode des n-Typ SiC ausgebildet, mit einer Dicke zwischen 4 μm und 150 μm zum Beispiel und mit einer Dotierstoffkonzentration, die beispielsweise zwischen 5 × 1014 und 3 × 1016 cm–3 liegt.
  • Es ist zweckmäßig, wenn die Vertiefung 31 und die Ausrichtungsmarkierung 30 jeweils eine Tiefe von 0,1 μm oder mehr haben, und es ist zweckmäßig, wenn sie eine Tiefe von 0,3 μm oder mehr und 0,8 μm oder weniger haben, zum Beispiel.
  • Der erste Dotierungsbereich 13a und der zweite Dotierungsbereich 13b sind jeweils aus einem Siliciumcarbidhalbleiter des p-Typs ausgebildet, und die Dotierstoffschichtdichte des zweiten Dotierungsbereichs 13b ist so festgelegt, dass sie kleiner als diejenige des ersten Dotierungsbereichs 13a ist. Hier bezieht sich die Dotierstoffschichtdichte auf einen Wert, der durch Multiplizieren der Dicke (Tiefe) des Dotierungsbereichs mit der Dotierungsdichte pro Volumen des Dotierungsbereichs berechnet wird.
  • Es ist zweckmäßig, wenn die Dotierungsdichten pro Einheitsvolumen in dem ersten und dem zweiten Dotierungsbereich 13a und 13b zwischen etwa 1 × 1017 bis etwa 1 × 1019 cm–3 liegen, abhängig von den Spezifikationen für die Durchbruchsspannung für die Diode.
  • Es ist auch zweckmäßig, wenn die Anodenelektrode 18 aus einem Material, wie z. B. Titan besteht, und wenn die Kathodenelektrode 19 aus einem Material, wie z. B. Nickel, besteht. Es ist auch zweckmäßig, wenn die Verdrahtungselektrode 20 aus einem Material, wie z. B. Aluminium mit einem geringeren Widerstand oder Kupfer, besteht. Ferner kann die dielektrische Schicht 17 aus einer nichtorganischen dielektrischen Schicht, wie z. B. SiN oder SiO2, oder alternativ aus einer organischen Schicht, wie z. B. Polyimid, bestehen.
  • Ein Verfahren zur Herstellung einer SiC-Schottky-Diode, die eine Halbleitereinrichtung gemäß der vorliegenden Ausführungsform ist, wird nachstehend beschrieben. 3 ist ein Satz von schematischen Querschnittansichten, die das Verfahren zur Herstellung der Halbleitereinrichtung gemäß den vorliegenden Ausführungsformen erläutern.
  • Wie in 3A gezeigt, wird eine Resistmaske 51, die Öffnungen an vorbestimmten Positionen aufweist, zunächst auf einer Oberfläche der Driftschicht 2 des Halbleitersubstrats 1 ausgebildet, auf dessen Oberfläche die Driftschicht 2 epitaxial aufgewachsen ist, und die Driftschicht 2 wird teilweise durch die Resistmaske 51 geätzt. Die Öffnungen in der Resistmaske 51 sind an Positionen gebildet, an denen die Vertiefung 31 und die Ausrichtungsmarkierung 30 später ausgebildet werden.
  • Es ist zweckmäßig, wenn das Ätzen mit einer Trockenätzungsmethode, wie z. B. reaktives Ionenätzen (reactive ion etching; RIE) durchgeführt wird. Die Vertiefungsstrukturen, die als Vertiefung 31 und als Ausrichtungsmarkierung 30 dienen, haben die gleiche geätzte Tiefe, und die Tiefe ist vorbestimmt, mit einem Wert von 0,1 μm oder mehr, so dass der geätzte Bereich einfach als Ausrichtungsmarkierung erkannt werden kann.
  • Wie in 3B gezeigt, wird die Resistmaske 51, die in 3A gebildet worden ist, als nächstes entfernt, um eine planarisierte Schicht 52 auf einer gesamten Oberfläche der Driftschicht 2 zu bilden, wo die Vertiefung 31 und die Ausrichtungsmarkierung 30 vorhanden sind. Zusätzlich wird eine Resistmaske 53 auf der planarisierten Schicht 52 gebildet. Davor wird eine Öffnung in der Resistmaske 53 an einer Position hergestellt, die dem Dotierungsbereich 13 entspricht.
  • Hier wird die Dicke der planarisierten Schicht 52 größer als die Tiefe der Vertiefung 31 ausgebildet, so dass die planarisierte Schicht 52 beschichtet wird, auch an Stellen, die sich von der Vertiefung 31 unterscheiden. Es ist zweckmäßig, wenn an einem Ort, an dem keine Vertiefungsstruktur vorhanden ist, die Dicke der planarisierten Schicht 52 vorzugsweise innerhalb des doppelten Wertes der Tiefe der Vertiefungsstruktur ist, z. B. zwischen 0,1 μm bis etwa 0,8 μm.
  • Wie in 3C gezeigt, werden als nächstes Ionen zur Ausbildung des Dotierungsbereichs 13 durch die planarisierte Schicht 52 und die Resistmaske 53 implantiert. Wenn der Dotierungsbereich 13 des p-Typs ausgebildet wird, ist es zweckmäßig, wenn ein Dotierstoff des p-Typs, wie z. B. Aluminium oder Bor, implantiert wird. Abhängig von der Dicke der planarisierten Schicht 52 und des Iontyps, kann die Beschleunigungsenergie zwischen 200 keV bis 700 keV, vorzugsweise etwa 350 keV bis etwa 500 keV betragen.
  • Wie in 3D gezeigt, werden, nachdem die planarisierte Schicht 52 und die Resistmaske 53 entfernt worden sind, Ionen, die implantiert worden sind, anschließend zur Aktivierung mit Wärme behandelt, und die Anodenelektrode 18, die Verdrahtungselektrode 20 und die dielektrische Schicht 17 werden auf einer Seite der Driftschicht 2 gebildet. Die Kathodenelektrode 19 wird in Kontakt mit der zweiten Hauptoberfläche des Halbleitersubstrats 1 gebildet, und dadurch kann die SiC-Schottky-Diode, die in 1 gezeigt ist, hergestellt werden.
  • Hierbei ist es zweckmäßig, wenn die planarisierte Schicht 52 aus einem Material, wie z. B. einer spin-on-glass(SOG)-Schicht besteht, die durch Rotationsbeschichten gebildet wird. Allerdings ist die Erfindung nicht auf dieses Material eingeschränkt, solange die Schicht ein Material ist, das planarisiert werden kann und beschichtet werden kann, und ein Material, wie z. B. ein Photoresist mit einer geringen Viskosität, verwendet werden kann.
  • Hierbei gibt es dann wieder, wenn ein Unterschied in der Ionentransmissivität zwischen dem SiC-Halbleiter, der ein Material der Driftschicht 2 ist, und der planarisierten Schicht 52 besteht, auch einen Unterschied zwischen der absoluten Tiefe, bis zu der Ionen in Bereiche reichen, wo die Vertiefung 31 vorhanden ist und wo keine Vertiefungsstruktur vorhanden ist, was dazu führt, dass die Böden des ersten und zweiten Dotierungsbereichs 13a und 13b in unterschiedlichen Tiefen gebildet werden.
  • Beispielsweise ist in Situationen, bei denen die planarisierte Schicht 52 keine Kristallstruktur hat, aber die Driftschicht 2 eine Kristallstruktur besitzt, die planarisierte Schicht 52 an einem Ort mit keiner Kristallstruktur dünn in Bezug auf die Dicke ausgebildet und somit ist abhängig von einer Kristallebene der Driftschicht 2 aufgrund eines Einflusses des Channeling während der Ionenimplantation der Boden der ersten Dotierungsbereichs 13a in manchen Fällen an einer tieferen Stelle ausgebildet als derjenige des zweiten Dotierungsbereichs 13b.
  • Die Öffnung der Resistmaske 53 ist so vorgegeben, dass sie einen Rand der Vertiefung 31 enthält. Diese Methode ermöglicht es, die absoluten Tiefen des ersten und zweiten Dotierungsbereichs 13a und 13b (eine Tiefe von der Oberfläche der Driftschicht 2, an der keine Vertiefungsstruktur vorhanden ist) unterschiedlich auszugestalten. Ferner kann, da der zweite Dotierungsbereich 13b in der Vertiefung 31 ausgebildet worden ist, ein großer Unterschied in der Dicke zwischen dem ersten und zweiten Dotierungsbereich 13a und 13b ausgebildet werden, und der erste Dotierungsbereich 13a kann in der Dicke größer als der zweite Dotierungsbereich 13b ausgebildet werden. Im Ergebnis kann ein großer Unterschied auch in der Dotierstoffschichtdichte zwischen dem ersten und zweiten Dotierungsbereich 13a und 13b erreicht werden, der es ermöglicht, die Durchbruchsspannung zu verbessern.
  • Zu beachten ist, dass dann, wenn es keinen Unterschied in der Ionentransmissivität zwischen dem SiC-Halbleiter und der planarisierten Schicht 52 gibt, der erste und zweite Dotierungsbereich 13a, 13b in manchen Fällen das gleiche Maß an absoluter Tiefe haben, wie es in der schematischen Querschnittansicht in 4 gezeigt ist. Da es selbst in einer solchen Situation einen Unterschied in der Dicke zwischen dem ersten und zweiten Dotierungsbereich 13a und 13b gibt, kann der zweite Dotierungsbereich 13b derart ausgestaltet sein, dass er eine geringere Dotierstoffschichtdichte als der erste Dotierungsbereich 13a hat.
  • Ferner hat in manchen Fällen die planarisierte Schicht 52 eine höhere Ionentransmissivität als der SiC-Halbleiter oder, wegen des Einflusses des Channelings, ist die absolute Tiefe des zweiten Dotierungsbereichs 13b größer als diejenige des ersten Dotierungsbereichs 13a, wie es in der schematischen Querschnittansicht in 5 gezeigt ist. Selbst in solchen Situationen ist die Dicke des zweiten Dotierungsbereichs 13b geringer als diejenige des ersten Dotierungsbereichs 13a, und somit kann der zweite Dotierungsbereich 13b eine geringere Dotierstoffschichtdichte aufweisen als der erste Dotierungsbereich 13a.
  • Ferner kann, wenn die planarisierte Schicht 52 keine Kristallstruktur hat und der SiC-Halbleiter eine Kristallstruktur hat, und wenn die Kristallorientierung des SiC-Halbleiters geneigt ist, dann durch Berücksichtigung der Neigung, um eine Richtung zur Durchführung der Ionenimplantation zu bestimmen, der Channeling-Effekt erhöht werden, was eine weitere Erhöhung in der Dotierstoffschichtdichte an einem Ort, an dem keine Vertiefungsstruktur vorhanden ist, im Vergleich zu einem Ort ermöglicht, wo eine Vertiefungsstruktur vorhanden ist.
  • Auf diese Weise kann gemäß einer Halbleitereinrichtung in der vorliegenden Ausführungsform ihre Durchbruchsspannung verbessert werden mit einer einfachen Anordnung. Ferner kann gemäß dem Verfahren zum Herstellen der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform eine Anschlussstruktur in einfacher Weise hergestellt werden, die eine hohe Durchbruchsspannung aufweist, so dass die Herstellungskosten verringert werden können.
  • Ausführungsform 2
  • Die Anordnung einer SiC-Schottky-Diode, die eine Halbleitereinrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung ist, wird nachfolgend beschrieben. 6 ist eine schematische Querschnittansicht, die die SiC-Schottky-Diode gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt.
  • Bei der Halbleitereinrichtung gemäß Ausführungsform 1 werden Seitenwände der Vertiefungsstrukturen – der Vertiefung 31 und der Ausrichtungsmarkierung 30 – senkrecht zu der Oberfläche der Driftschicht 2 ausgebildet, während in der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform die Seitenwände abgeschrägt bzw. geneigt sind. Da die übrigen Komponenten die gleichen sind wie diejenigen, die bei der Ausführungsform 1 beschrieben worden, wird ihre detaillierte Beschreibung hier nicht erneut angegeben.
  • Wie unter Bezugnahme auf 6 ersichtlich, wird der Dotierungsbereich 13 rittlings des Randes der Anodenelektrode 18 ausgebildet, in dem Oberflächenbereich der Driftschicht 2 unterhalb des Randes der Anodenelektrode 18. Die Vertiefung 31, die abgeschrägte bzw. geneigte Seitenwände hat, wird in dem Oberflächenbereich der Driftschicht 2, das sich außerhalb des Randes der Anodenelektrode 18 befindet, ausgebildet.
  • Der Dotierungsbereich 13 ist tief in dem ersten Dotierungsbereich 13a, wo sich keine Vertiefung befindet, ausgebildet, während er dünn bzw. flach im zweiten Dotierungsbereich 13b unterhalb der Vertiefung 31 ausgebildet ist. Hier wird der zweite Dotierungsbereich 13b in einer planaren Richtung bis zu einer Position ausgebildet, wo die Vertiefung 31 vorhanden ist.
  • Ferner wird die Vertiefungsstruktur mit den abgeschrägten bzw. geneigten Seitenwänden, die als Ausrichtungsmarkierung 30 dient, in dem Oberflächenbereich der Driftschicht 2 ausgebildet, der weiter außerhalb von der Vertiefungsstruktur angeordnet ist.
  • Es ist zweckmäßig, wenn die Neigungswinkel der Seitenwände der Vertiefungsstrukturen, die Vertiefung 31 und die Ausrichtungsmarkierung 30, ungefähr 45° oder größer gegenüber der Oberfläche der Driftschicht 2 sind, z. B. zwischen etwa 45° und etwa 75°.
  • Ein Verfahren zur Herstellung der Siliciumcarbid-Schottky-Diode, die die Halbleitereinrichtung gemäß der vorliegenden Ausführungsform ist, wird als nächstes beschrieben. 7 ist eine schematische Querschnittansicht, die das Verfahren zur Herstellung der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform erläutert.
  • Wie in 7A gezeigt, wird als erstes in der Oberfläche der epitaxial gewachsenen Driftschicht 2 auf dem Halbleitersubstrat 1, das die Driftschicht 2 auf seiner Oberfläche hat, die Resistmaske 51 mit Öffnungen an vorbestimmten Stellen, durch die die Driftschicht 2 teilweise in einer geneigten Form geätzt wird, ausgebildet. Es ist zweckmäßig, wenn das Ätzen durch eine Trockenätzmethode, wie z. B. reaktives Ionenätzen (reactive ion etching; RIE), durchgeführt wird.
  • Wie in 7B gezeigt, wird als nächstes die Resistmaske 51, die in 7A gebildet worden ist, entfernt, und die planarisierte Schicht 52 wird über der gesamten Oberfläche der Driftschicht 2 gebildet. Ferner wird die Resistmaske 53 auf der planarisierten Schicht 52 gebildet. Eine Öffnung wird zuvor in der Resistmaske 53 an einer Stelle eingearbeitet, die dem Dotierungsbereich 13 entspricht.
  • Wie in 7C gezeigt, werden als nächstes Ionen, die als p-Typ-Dotierung dienen, zur Bildung des Dotierungsbereichs 13 durch die planarisierte Schicht 52 und die Resistmaske 53 implantiert. Nach dem Entfernen der planarisierten Schicht 52 und der Resistmaske 53, wie in 7D gezeigt, werden anschließend die Anodenelektrode 18, die Verdrahtungselektrode 20 und die dielektrische Schicht 17 auf einer Seite der Driftschicht 2 gebildet, und die Kathodenelektrode 19 wird in Kontakt mit der zweiten Hauptoberfläche des Halbleitersubstrats 1 ausgebildet, so dass die SiC-Schottky-Diode, wie in 6 gezeigt, hergestellt werden kann.
  • Bei der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform können zusätzlich zur Fähigkeit des Bildens mehrerer Bereiche mit unterschiedlichen Dotierungsoberflächendichten in dem Dotierungsbereich 13 rittlings von dem Rand der Vertiefung 31 weitere Bereiche, in denen sich die Dotierstoffschichtdichte sukzessive bzw. graduell ändert, in einem Grenzbereich zwischen den mehreren Bereichen mit unterschiedlichen Dotierungsoberflächendichten gebildet werden, und zwar durch die Verwendung von Zwischendichten zwischen den Dotierungsoberflächendichten zweier benachbarter Regionen, so dass Halbleitereinrichtungen ausgebildet werden können, die eine Anschlussstruktur aufweisen, die eine noch bessere Fähigkeit zur Relaxation des elektrischen Feldes aufweisen.
  • Ferner können Halbleitereinrichtungen mit einer solchen Anschlussstruktur mit der verbesserten Fähigkeit, elektrische Felder zu relaxieren, einfach hergestellt werden, so dass die Herstellungskosten verringert werden.
  • Ausführungsform 3
  • Die Anordnung einer SiC-Schottky-Diode, die eine Halbleitereinrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung ist, wird nachfolgend beschrieben. 8 ist eine schematische Querschnittansicht, die die Halbleitereinrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung zeigt.
  • In der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform wird die Vertiefungsstruktur, die einen Boden mit einer einzigen Stufe in der Halbleitereinrichtung der Ausführungsform 2 hat, gebildet, um einen doppelstufigen Boden zur Verfügung zu haben. Da die übrigen Komponenten die gleichen wie diejenigen sind, die bei der Ausführungsform 2 beschrieben worden sind, werden deren detaillierte Beschreibungen hier nicht erneut angegeben.
  • 8 ist eine schematische Querschnittansicht der Halbleitereinrichtung, die als SiC-Schottky-Diode dient. In Bezug auf 8 haben die Ausrichtungsmarkierung 30 und die Vertiefung 31, die in dem Oberflächenbereich der Driftschicht 2 vorgesehen werden, Vertiefungsstrukturen mit einem Boden, der eine Doppelstufe aufweist. Die Vertiefungsstrukturen haben die geneigten bzw. abgeschrägten Seitenwände mit einem Doppelstufen-Boden, und deren Details sind so vorgesehen wie es im Patentdokument 6 beschrieben ist.
  • Der Dotierungsbereich 13 ist in drei Bereiche aufgeteilt, einen dritten Dotierungsbereich 13c, einen vierten Dotierungsbereich 13d und einen fünften Dotierungsbereich 13e. Der vierte Dotierungsbereich 13d ist kleiner in der Dicke als der dritte Dotierungsbereich 13c, und der fünfte Dotierungsbereich 13e ist kleiner in der Dicke als der vierte Dotierungsbereich 13d.
  • Ferner nehmen die Dotierungsoberflächendichten des dritten Dotierungsbereichs 13c, des vierten Dotierungsbereichs 13d und des fünften Dotierungsbereichs 13e in dieser Reihenfolge ab.
  • Das Verfahren des Herstellens der SiC-Schottky-Diode, die eine Halbleitereinrichtung gemäß der vorliegenden Ausführungsform ist, wird nachfolgend beschrieben. 9 enthält einen Satz von schematischen Querschnittansichten, die das Verfahren zur Herstellung der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform beschreiben.
  • Wie in 9A gezeigt, wird eine Resistmaske 51a, die Öffnungen an vorbestimmten Stellen hat, zunächst auf der Oberfläche der epitaxial gewachsenen Driftschicht 2 auf dem Halbleitersubstrat 1, das auf seiner Oberfläche die Driftschicht 2 hat, ausgebildet und die Driftschicht 2 wird teilweise unter einem Winkel bzw. abgeschrägt durch die Resistmaske 51a (weg-)geätzt. Die Öffnungen der Resistmaske 51a werden an Stellen gebildet, an denen eine Vertiefung 31a und eine Ausrichtungsmarkierung 30a später gebildet werden.
  • Wie in 9B gezeigt, werden, nach dem Entfernen der Resistmaske 51a, anschließend eine Resistmaske 51b gebildet, die Öffnungen nur an den Böden – die wie in 9A beschrieben gebildet werden – der Vertiefung 31a und der Ausrichtungsmarkierung 30a hat, und dann werden die Böden der Vertiefungsstrukturen in einem Winkel durch die Resistmaske 51b geätzt.
  • Es ist zweckmäßig, wenn die beiden Ätzprozesse durch ein Verfahren, wie z. B. Trockenätzen durchgeführt werden. Die geätzte Tiefe ist vorgegeben mit einem Wert von 0,1 μm oder mehr, so dass der geätzte Bereich als Ausrichtungsmarkierung erkannt werden kann; allerdings ist die Tiefe so festgelegt, dass sie nicht oberhalb von 1 μm liegt. Es ist zweckmäßig, wenn der Neigungswinkel 45° oder größer ist, z. B. zwischen 45° und etwa 75° beträgt, gegenüber der Oberfläche der Driftschicht.
  • Wie in 9C gezeigt, wird, nach dem Entfernen der Resistmaske 51b, die planarisierte Schicht 52 anschließend über die gesamte Oberfläche der Driftschicht gebildet. Zusätzlich wird eine weitere Resistmaske – die Resistmaske 53 – auf der planarisierten Schicht 52 gebildet. Eine Öffnung wird vorher in der Resistmaske 53 in einem Bereich hergestellt, der dem Dotierungsbereich 13 entspricht.
  • Wie in 9D gezeigt, werden Ionen zur Bildung des Dotierungsbereichs 13 als nächstes durch die planarisierte Schicht 52 und die Resistmaske 53 implantiert. Der Dotierungsbereich 13 wird an Positionen gebildet, die sich von dem Oberflächenbereich der Driftschicht 2 – welcher der Rand der Schottky-Elektrode 18 ist und wo keine Vertiefung ausgebildet worden ist – bis zu dem Boden der Vertiefungsstruktur erstrecken.
  • Nach dem Entfernen der planarisierten Schicht 52 und der Resistmaske 53, wie in 9E gezeigt, werden die Anodenelektrode 18, die Verdrahtungselektrode 20 und die dielektrische Schicht 17 anschließend auf einer Seite der Driftschicht 2 gebildet, und die Kathodenelektrode 19 wird ebenfalls ausgebildet in Kontakt mit der zweiten Hauptoberfläche der Halbleitereinrichtung, so dass die Schottky-Diode, wie in 8 gezeigt, hergestellt werden kann.
  • Die Halbleitereinrichtung gemäß der vorliegenden Ausführungsform ermöglicht auf diese Weise mit einem Ionenimplantationsprozess die Bildung von drei unterschiedlichen Oberflächendichten des Dotierungsbereichs, so dass das Herstellen der Anschlussstruktur erleichtert wird, die eine hohe Durchbruchsspannung erreicht. Zusätzlich kann gleichzeitig die Ausrichtungsmarkierung 30 vorgesehen werden, die einen kleineren Fehler bei der Erkennung hat.
  • Ferner ermöglicht, bei der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform, das Abschrägen der Seitenwände der Vertiefungsstrukturen die Bildung eines Übergangsbereichs der Dotierstoffschichtdichten zwischen Dotierungsbereichen der drei unterschiedlichen Dotierstoffschichtdichten, so dass eine Halbleitereinrichtung für eine Anschlussstruktur angegeben werden kann, die eine Struktur für eine höhere elektrische Relaxation aufweist.
  • Ausführungsform 4
  • Die Anordnung einer Halbleitereinrichtung gemäß Ausführungsform 4 wird nachstehend beschrieben. 10 zeigt einen Satz von schematischen Querschnittansichten, die die Halbleitereinrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung zeigen. Bei der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform wird ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) als Halbleitereinrichtung verwendet, die bei der Ausführungsform 1 bis Ausführungsform 3 eine Schottky-Diode war.
  • Die übrigen Komponenten sind die gleichen, wie sie bei der Ausführungsform 1 und der Ausführungsform 2 beschrieben worden, und daher werden deren detaillierte Beschreibungen hier nicht erneut angegeben.
  • 10 ist eine schematische Querschnittansicht der Halbleitereinrichtung, die ein SiC-MOSFET ist. Wie unter Bezugnahme auf 10 ersichtlich, wird die Driftschicht 2 des SiC-Halbleiters des n-Typs auf dem Halbleitersubstrat 1 gebildet, das aus dem n-Typ SiC besteht, und ein p-Typ-Wannenbereich 3 wird in dem oberen Bereich der Driftschicht selektiv gebildet. Ferner wird ein n-Typ Source-Bereich 4 in oberen Oberflächenbereichen innerhalb der Wannenbereiche 3 selektiv ausgebildet.
  • Zusätzlich werden eine dielektrische Gateschicht 5 und eine Gateelektrode 6 in einem Bereich rittlings der Driftschicht 2 gebildet, wobei die Wannenbereiche 3 und die Source-Bereiche 4, und ferner eine dielektrische Trennlagenschicht 7 an einer höheren Position als dieser Bereich und auf der Driftschicht 2 gebildet werden, die in der Umgebung des Elementbereichs angeordnet ist.
  • In der dielektrischen Trennlagenschicht 7 wird ein Bereich zum Herstellen des Kontakts zwischen zwei Bereichen, dem Source-Bereich 4 und dem Wannenbereich 3, offen ausgebildet, wo eine Source-Elektrode 8 und ein Verbindungsmetall 10 gebildet werden. Zusätzlich wird eine Drainelektrode 9 auf der anderen Seite – einer zweiten Hauptoberfläche – der Halbleitereinrichtung 1 gebildet.
  • Am äußersten Umfang des Elementbereichs, wo der MOSFET gebildet wird, wird eine Struktur zur Relaxation des elektrischen Felds, genannt Anschlussstruktur, in Verbindung mit dem Wannenbereich 3 ausgebildet. In der Anschlussstruktur wird die Vertiefung (mit konkaver Form) 31 in einem seitlich äußeren Oberflächenbereich der Driftschicht 2 gebildet, mit einem vorbestimmten Abstand von dem äußersten Umfang des Elementbereichs beabstandet, und der Dotierungsbereich 13 wird derart gebildet, dass sich dieser von dem äußersten Umfangswannenbereich 3 bis zu dem Boden der Vertiefung 31 erstreckt.
  • Der Dotierungsbereich 13 ist in dem ersten Dotierungsbereich 13a tief ausgebildet, wo keine Vertiefung 31 vorhanden ist, während er dünn oder flach in dem zweiten Dotierungsbereich 13b unterhalb der Vertiefung 31 ausgebildet ist. Weiterhin ist eine weitere Vertiefungsstruktur, die als Ausrichtungsmarkierung 30 dient, in dem Oberflächenbereich der Driftschicht 2, die weiter auswärts von der Vertiefungsstruktur angeordnet ist, ausgebildet. Auf der Vertiefung 31 ist eine dielektrische Schicht ausgebildet, die die gleiche ist wie die dielektrische Zwischenschicht 7.
  • Ein Verfahren zur Herstellung des SiC-MOSFET, der eine Halbleitereinrichtung gemäß der vorliegenden Ausführungsform ist, wird nachfolgend beschrieben. 11 ist eine schematische Querschnittansicht, die das Verfahren zur Herstellung der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform beschreibt.
  • Wie in 11A gezeigt, wird eine Resistmaske 55, die Öffnungen an einer vorbestimmten Stelle hat, zunächst auf der Oberfläche der epitaxial gewachsenen Driftschicht 2 auf dem Halbleitersubstrat 1, das die Driftschicht 2 auf seiner ersten Hauptoberfläche hat, ausgebildet, und die Driftschicht 2 wird teilweise durch die Resistmaske 55 geätzt. Es ist zweckmäßig, wenn das Ätzen mit einem Trockenätzungsverfahren, wie z. B. durch reaktives Ionenätzen (reactive ion etching, RIE) durchgeführt wird. Öffnungen in der Resistmaske 55 werden an Stellen vorgesehen, an denen die Vertiefungsstruktur und die Ausrichtungsmarkierung 30 später gebildet werden.
  • Wie in 11B gezeigt, wird als nächstes, nach dem Entfernen der Resistmaske 55, die in 11A gebildet worden ist, eine planarisierte Schicht 56 über der gesamten Oberfläche der Driftschicht 2 gebildet. Ferner wird eine Resistmaske 57 auf der planarisierten Schicht 56 gebildet. Öffnungen werden vorher in der Resistmaske 57 an Stellen hergestellt, die dem Dotierungsbereich 13 und den Wannenbereichen 3 entsprechen.
  • Wie in 11B gezeigt, werden als nächstes die p-Typ Dotierstoffionen zur Bildung des Dotierungsbereichs 13 und der Wannenbereiche 3 durch die planarisierte Schicht 56 und die Resistmaske 57 implantiert. Nach dem Entfernen der planarisierten Schicht 56 und der Resistmaske 57, wie in 11C gezeigt, wird anschließend eine Resistmaske 59 gebildet, und dann werden die n-Typ Dotierstoffionen zur Bildung der Source-Bereiche 4 implantiert.
  • Nach dem Entfernen der Resistmaske 59 werden ferner die Source-Elektrode 9 und die Anschlusselektrode 10 auf einer Seite der Driftschicht 2 gebildet, und die Drainelektrode 9 wird in Kontakt mit der zweiten Hauptoberfläche des Halbleitersubstrats 1 ebenfalls gebildet, so dass es ermöglicht wird, den SiC-MOSFET, wie in 10 gezeigt, herzustellen.
  • Bei der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform kann die Ionenimplantation, die die gleiche ist wie bei der Bildung des MOSFET-Wannenbereichs 3, den Dotierungsbereich 13 bilden, und dann kann ein MOSFET in einfacher Weise hergestellt werden, der eine Anschlussstruktur mit einer verbesserten Fähigkeit zur Relaxation des elektrischen Felds hat.
  • Ferner kann die Halbleitereinrichtung, die eine solche Anschlussstruktur mit einer verbesserten Fähigkeit zur Relaxation des elektrischen Felds hat, einfach hergestellt werden, so dass die Herstellungskosten gesenkt werden können.
  • Hier werden entsprechend der Halbleitereinrichtung bei der vorliegenden Ausführungsform die Seitenwände der Vertiefungsstrukturen, die Vertiefung 31 und die Ausrichtungsmarkierung 30, senkrecht zu den Oberflächen der Strukturen gebildet.
  • Allerdings kann durch Abschrägen der Seitenwände der Vertiefungsstrukturen, wie in 12 gezeigt, das exemplarisch die Querschnittsanordnung zeigt, zusätzlich zur Fähigkeit des Bildens mehrerer Bereiche mit unterschiedlichen Dotierungsoberflächendichten in den Dotierungsbereichen 13 rittlings des Randes der Vertiefung 31, ein weiterer Bereich, wo die Dotierstoffschichtdichte sich sukzessiv verändert, in einem Grenzbereich zwischen den mehreren Bereichen mit unterschiedlichen Dotierungsoberflächendichten gebildet werden, und zwar durch Verwendung von Zwischendichten zwischen den Dotierungsoberflächendichten zweier benachbarter Bereiche, so dass Halbleitereinrichtungen hergestellt werden können, die eine Anschlussstruktur mit einer weiter verbesserten Fähigkeit zur Relaxation des elektrischen Felds haben.
  • Ferner ist in der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform die dielektrische Schicht, die auf der Vertiefung 31 gebildet werden soll, die gleiche wie eine dielektrische Schicht für die dielektrische Trennlagenschicht 7; allerdings kann die dielektrische Schicht, die auf der Vertiefung 31 gebildet werden soll, eine dielektrische Schicht, wie z. B. ein organisches Material, sein, das sich von dem der dielektrischen Zwischen- oder Trennlagenschicht 7 unterscheidet.
  • Hier geht die Beschreibung bei der Ausführungsform 1 bis Ausführungsform 4 davon aus, dass die erste leitende Einrichtung vom n-Typ ist und die zweite leitende Einrichtung vom p-Typ ist; allerdings sind die Ausführungsformen nicht auf dieses Beispiel eingeschränkt, und unter der Annahme, dass die erste leitende Einrichtung vom p-Typ und die zweite leitende Einrichtung vom n-Typ ist, kann ein ähnlich vorteilhafter Effekt erreicht werden.
  • Ausführungsform 1 bis Ausführungsform 4 sind beispielhaft für den SiC-Halbleiter beschrieben, und ein ähnlicher vorteilhafter Effekt kann auch erreicht werden in dem Fall einer Halbleitereinrichtung, die aus einem anderen Halbleitermaterial, wie z. B. einem Nitrid-Halbleiter – inklusive GaN–GaAs und Si besteht.
  • Der SiC-Halbleiter benötigt eine Aktivierungstempertemperatur, die hoch ist, nach der Ionenimplantation, und es besteht ein großes Bedürfnis zur Ausbildung einer Ausrichtungsmarkierung als eine Vertiefungsstruktur; somit führt das Anwenden der vorliegenden Erfindung auf SiC-Halbleiter zu einer großen Reduktion an Arbeitsvorgängen, so dass ein sehr vorteilhafter Effekt erzielt werden kann.
  • Der Dotierstoff in dem SiC-Halbleiter ist schwieriger zu diffundieren als jene in Halbleitern aus anderen Materialien und somit ist, wenn der Dotierungsbereich durch Anwenden der vorliegenden Erfindung ausgebildet wird, ein vorteilhafter Effekt des absichtlichen Bildens einer Dotierstoff-Konzentrationsverteilung in dem Dotierungsbereich bedeutender, als wenn die vorliegende Erfindung auf Halbleiter aus anderen Materialien angewendet wird; folglich erzielt ein SiC-Halbleiter einen sehr viel vorteilhafteren Effekt im Verbessern der Eigenschaft der Relaxation des elektrischen Felds.
  • Für Ausführungsform 1 bis Ausführungsform 4 sind Beschreibungen angegeben, die als Beispiele einen MOSFET und eine Schottky-Diode als eine Halbleitereinrichtung verwenden; allerdings ist die Halbleitereinrichtung gemäß der vorliegenden Erfindung nicht auf diese Beispiele eingeschränkt. Die Halbleitereinrichtung erzielt ferner einen ähnlich vorteilhaften Effekt, und zwar auch dann, wenn sie auf eine Halbleitereinrichtung zur Verwendung bei hoher Spannung, wie z. B. eine pn-Diode und einen Bipolartransistor mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistor; IGBT), angewendet wird.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    Driftschicht
    3
    Wannenbereich
    4
    Source-Bereich
    5
    dielektrische Gateelektrodenschicht
    6
    Gateelektrode
    7
    dieelektrische Trennlagenschicht
    8
    Sourceelektrode
    9
    Drainelektrode
    13
    Dotierungsbereich
    17
    Dielektrische Schicht
    18
    Anodenelektrode
    19
    Kathodenelektrode
    20
    Verdrahtungselektrode
    30
    Ausrichtungsmarkierung
    31
    Vertiefung
    51, 53, 55, 57, 59
    Resistmaske
    52, 56
    Planarisierte Schicht

Claims (17)

  1. Halbleitereinrichtung, die folgendes aufweist: erste leitende Driftschicht, die auf einer ersten Hauptoberfläche eines Halbleitersubstrats ausgebildet ist; einen Elementbereich, der in einem Oberflächenbereich der Driftschicht ausgebildet ist; eine Vertiefung, die in einer Schleife in einem seitlichen äußeren Bereich der Driftschicht ausgebildet ist, wobei der seitliche äußere Bereich mit vorbestimmtem Abstand von dem Elementbereich beabstandet ist; und einen zweiten leitenden Dotierungsbereich, der sich von einem Boden der Vertiefung bis zu einer Position weg von der Vertiefung und hin zu dem Elementbereich erstreckend ausgebildet ist, wobei die Dicke des Dotierungsbereichs, wo die Vertiefung vorhanden ist, kleiner als diejenige ist, wo keine Vertiefung vorhanden ist.
  2. Halbleitereinrichtung nach Anspruch 1, wobei das Halbleitersubstrat und die Driftschicht aus Siliciumcarbid ausgebildet sind und eine Ausrichtungsmarkierung mit einer Vertiefungsstruktur in der Driftschicht außerhalb der Vertiefung ausgebildet ist.
  3. Halbleitereinrichtung nach Anspruch 2, wobei die Vertiefung die gleiche Tiefe wie die Ausrichtungsmarkierung hat.
  4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei der Boden des Dotierungsbereichs, wo keine Vertiefung vorhanden ist, tiefer gelegen von einer Oberfläche der Driftschicht ist als derjenige, wo keine Vertiefung vorhanden ist.
  5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei der Boden des Dotierungsbereichs, wo keine Vertiefung vorhanden ist, die gleiche Tiefe von einer Oberfläche der Driftschicht hat wie derjenige, wo die Vertiefung vorhanden ist.
  6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei der Boden des Dotierungsbereichs, wo keine Vertiefung vorhanden ist, flacher von einer Oberfläche der Driftschicht ist als derjenige, wo die Vertiefung vorhanden ist.
  7. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei die Vertiefung einen doppelstufigen Boden aufweist.
  8. Halbleitereinrichtung nach Anspruch 7, wobei der Boden des Dotierungsbereichs, wo die Tiefe der Vertiefung klein ist, tiefer gelegen von einer Oberfläche der Driftschicht ist als derjenige, wo die Tiefe der Vertiefung groß ist.
  9. Halbleitereinrichtung nach Anspruch 7, wobei der Boden des Dotierungsbereichs, wo die Tiefe der Vertiefung klein ist, die gleiche Tiefe von einer Oberfläche der Driftschicht hat als derjenige, wo die Tiefe der Vertiefung groß ist.
  10. Halbleitereinrichtung nach Anspruch 7, wobei der Boden des Dotierungsbereichs, wo die Tiefe der Vertiefung klein ist, flacher von einer Oberfläche der Driftschicht ist als derjenige, wo die Tiefe der Vertiefung groß ist.
  11. Halbleitereinrichtung nach einem der Ansprüche 1 bis 10, wobei eine seitliche Wand der Vertiefung geneigt bzw. abgeschrägt relativ zu einer Ebene ist, die senkrecht zu der Oberfläche der Driftschicht ist.
  12. Halbleitereinrichtung nach einem der Ansprüche 1 bis 11, wobei ein Element, das in dem Elementbereich ausgebildet ist, eine Schottky-Diode ist, wobei das Element folgendes aufweist: – eine Schottky-Elektrode, die auf einer Oberfläche der Driftschicht ausgebildet ist, – eine ohmsche Elektrode in Kontakt mit einer zweiten Hauptoberfläche des Halbleitersubstrats, und – eine dielektrische Schicht, die auf der Vertiefung ausgebildet ist.
  13. Halbleitereinrichtung nach einem der Ansprüche 1 bis 11, wobei ein Element, das in dem Elementbereich ausgebildet ist, ein MOSFET ist, wobei das Element folgendes aufweist: eine Vielzahl von zweiten leitenden Wannenbereichen, die in einem Oberflächenbereich der Driftschicht ausgebildet sind, einen ersten leitender Source-Bereich, wo ein Oberflächenbereich der Wannenregion teilweise ausgebildet ist, eine Gate-Elektrode, die oberhalb des Wannenbereichs ausgebildet ist, mit einer dielektrischen Gate-Schicht, die dazwischenliegt, eine Source-Elektrode, die mit dem Source-Bereich und dem Wannenbereich verbunden ist, eine ohmsche Elektrode, die in Kontakt mit einer zweiten Hauptoberfläche des Halbleitersubstrats ausgebildet ist, einen Dotierungsbereich, der mit dem Wannenbereich verbunden ist, der ganz außen angeordnet ist, und eine dielektrische Schicht, die auf der Vertiefung ausgebildet ist.
  14. Verfahren zum Herstellen einer Halbleitereinrichtung, das die folgenden Schritte aufweist: Ausbilden einer ersten leitenden Driftschicht auf einem Halbleitersubstrat; Ausbilden einer kreisförmigen Vertiefung in der Driftschicht derart, dass ein Bereich eingeschlossen wird, der als ein Elementbereich fungiert; Ausbilden einer planarisierten Schicht auf Oberflächen der Vertiefung und der Driftschicht; und Ausbilden einer Resistmaske auf der planarisierten Schicht, wobei die Resistmaske Öffnungen hat, die sich von einem Boden der Vertiefung bis zu einer vorbestimmten Position weg von der Vertiefung und hin zu dem Elementbereich erstrecken, um eine Ionenimplantation eines zweiten leitenden Dotierstoffs in die Driftschicht durchzuführen.
  15. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 14, wobei das Halbleitersubstrat und die Driftschicht aus Siliciumcarbid ausgebildet werden, und wobei in dem Schritt des Ausbildens der Vertiefung gleichzeitig mit dem Ausbilden der Vertiefung die ausgesparte Ausrichtungsmarkierung in der Driftschicht ausgebildet wird, die außerhalb der Vertiefung angeordnet ist.
  16. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 15, wobei die Vertiefung und die ausgesparte Ausrichtungsmarkierung jeweils einen doppelstufigen Boden haben.
  17. Verfahren zum Herstellen einer Halbleitereinrichtung nach einem der Ansprüche 14 bis 16, das ferner einen Schritt zum Ausbilden einer Schottky-Diode oder eines MOSFETs in dem Elementbereich aufweist.
DE112012001587.8T 2011-04-05 2012-03-12 Halbleitereinrichtung und Verfahren zur Herstellung derselben Active DE112012001587B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011083725 2011-04-05
JPJP-2011-083725 2011-04-05
JP2011-083725 2011-04-05
PCT/JP2012/001677 WO2012137412A1 (ja) 2011-04-05 2012-03-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112012001587T5 true DE112012001587T5 (de) 2014-02-13
DE112012001587B4 DE112012001587B4 (de) 2017-04-06

Family

ID=46968828

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012001587.8T Active DE112012001587B4 (de) 2011-04-05 2012-03-12 Halbleitereinrichtung und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (1) US9153443B2 (de)
JP (1) JP5583846B2 (de)
CN (1) CN103460386B (de)
DE (1) DE112012001587B4 (de)
WO (1) WO2012137412A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086688A (ko) * 2012-12-28 2014-07-08 현대자동차주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9515136B2 (en) 2014-06-18 2016-12-06 Stmicroelectronics S.R.L. Edge termination structure for a power integrated device and corresponding manufacturing process
CN106783957A (zh) * 2016-12-27 2017-05-31 西安电子科技大学 碳化硅多台阶沟槽结终端扩展终端结构及其制备方法
KR101943926B1 (ko) * 2018-04-19 2019-01-31 주식회사 예스파워테크닉스 SiC를 이용한 반도체에서의 마스크 정렬 방법
CN113314417B (zh) * 2020-02-26 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN113053999B (zh) * 2021-03-12 2023-02-21 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214805B (it) 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
JPH07302896A (ja) 1994-04-28 1995-11-14 Ngk Insulators Ltd 半導体装置およびその製造方法
JP3432043B2 (ja) 1995-05-26 2003-07-28 日本無線株式会社 半導体装置の製造方法
KR0154702B1 (ko) 1995-06-09 1998-10-15 김광호 항복전압을 향상시킨 다이오드 제조 방법
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP4075150B2 (ja) 1998-03-20 2008-04-16 株式会社デンソー 炭化珪素半導体装置及びその製造方法
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
JP4077170B2 (ja) * 2000-09-21 2008-04-16 シャープ株式会社 半導体発光装置
DE10047152B4 (de) 2000-09-22 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Hochvolt-Diode und Verfahren zu deren Herstellung
JP4736180B2 (ja) * 2000-11-29 2011-07-27 株式会社デンソー 半導体装置およびその製造方法
JP3873798B2 (ja) 2002-04-11 2007-01-24 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子およびその製造方法
JP4539052B2 (ja) * 2003-08-06 2010-09-08 富士電機システムズ株式会社 半導体基板の製造方法
DE102004040523B4 (de) 2004-08-20 2008-10-02 Infineon Technologies Ag Verfahren zur Herstellung von Feldringen
JP4531713B2 (ja) 2006-03-31 2010-08-25 三菱電機株式会社 アライメントマーク及びその形成方法、半導体装置及びその製造方法
JP2008124362A (ja) 2006-11-15 2008-05-29 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2009094392A (ja) * 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP4924440B2 (ja) * 2008-01-14 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP5326405B2 (ja) 2008-07-30 2013-10-30 株式会社デンソー ワイドバンドギャップ半導体装置
JP5396953B2 (ja) * 2009-03-19 2014-01-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5600411B2 (ja) * 2009-10-28 2014-10-01 三菱電機株式会社 炭化珪素半導体装置
JP2011204935A (ja) 2010-03-26 2011-10-13 Mitsubishi Electric Corp 半導体装置とその製造方法
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置

Also Published As

Publication number Publication date
CN103460386B (zh) 2016-06-22
DE112012001587B4 (de) 2017-04-06
CN103460386A (zh) 2013-12-18
US20140021490A1 (en) 2014-01-23
WO2012137412A1 (ja) 2012-10-11
JP5583846B2 (ja) 2014-09-03
US9153443B2 (en) 2015-10-06
JPWO2012137412A1 (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102005023891B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102010042381B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102013107632A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation und Halbleitervorrichtung
DE102016106967B4 (de) Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE112008000826T5 (de) Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112012004406T5 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102016115759B4 (de) Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102015120510A1 (de) Verfahren zum Herstellen von Superjunction-Halbleitervorrichtungen mit einer Superstruktur in Ausrichtung mit einer Grundlage
DE112009003199T5 (de) Lateraler MOSFET mit einer Substrat-Drainverbindung
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE112013000866T5 (de) SiC Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division
R020 Patent grant now final