JP5326405B2 - ワイドバンドギャップ半導体装置 - Google Patents
ワイドバンドギャップ半導体装置 Download PDFInfo
- Publication number
- JP5326405B2 JP5326405B2 JP2008196107A JP2008196107A JP5326405B2 JP 5326405 B2 JP5326405 B2 JP 5326405B2 JP 2008196107 A JP2008196107 A JP 2008196107A JP 2008196107 A JP2008196107 A JP 2008196107A JP 5326405 B2 JP5326405 B2 JP 5326405B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- diode
- semiconductor layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 270
- 230000005684 electric field Effects 0.000 claims abstract description 76
- 230000002093 peripheral effect Effects 0.000 claims abstract description 69
- 239000010410 layer Substances 0.000 claims description 348
- 230000015572 biosynthetic process Effects 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 63
- 238000002955 isolation Methods 0.000 claims description 37
- 238000000605 extraction Methods 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000005192 partition Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 abstract 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 79
- 229910010271 silicon carbide Inorganic materials 0.000 description 79
- 239000012535 impurity Substances 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 20
- 108091006146 Channels Proteins 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Description
図1は、本発明の第1実施形態にかかるSiC半導体装置の上面レイアウト図である。また、図2は、図1に示すSiC半導体装置のA−A断面図である。以下、図1および図2に基づいてSiC半導体装置の構成の説明を行う。
(数2) Ad=π(rj+xd)2−πrj2 … 数式2
このため、JFETの面積AjのJBSの面積Adに対する比率P(=Aj/Ad)は、次式のように表すことができる。そして、次式をxdの式に直すと、下記のようになる。
Aj=40〔A〕/31.6〔A/cm2〕=1.27〔cm2〕 …数式5
また、JFETの半径rjと面積Ajとの関係が数式1のように表されることから、JFETの半径rjは以下のように表される。
Ad=20〔A〕/31.6〔A/cm2〕=1.27〔cm2〕 …数式7
そして、JFETの面積AjのJBSの面積Adに対する比率P(=Aj/Ad)が上記した数式3として表されるため、比率P=Aj/Ad=1.27〔cm2〕/0.44〔cm2〕=2.88・・・≒3となる。これを数式4に対して代入することにより、下記のようにJBSの幅xdを求めることができ、xd=1.02〔mm〕となる。
本発明の第2実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してセル領域R1とダイオード形成領域R2のレイアウトを変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してダイオード形成領域R2および外周領域R4の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態のSiC半導体装置は、第3実施形態に対してp+型層3の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第5実施形態について説明する。本実施形態のSiC半導体装置は、第3実施形態に対してダイオード形成領域R2にPNダイオードだけでなくショットキーダイオードも形成したものであり、その他に関しては第3実施形態と同様であるため、第3実施形態と異なる部分についてのみ説明する。
本発明の第6実施形態について説明する。本実施形態のSiC半導体装置は、第1実施形態に対してダイオード形成領域R2および外周領域R4の構造を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第7実施形態について説明する。本実施形態のSiC半導体装置は、第6実施形態に対して外周領域R4の構造を変更したものであり、その他に関しては第6実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(1)上記各実施形態では、JFETをノーマリオフで作動させる形態として説明したが、ノーマリオンで作動させる形態とすることもできる。ただし、ノーマリオンで作動させる場合には、各JFETの第2ゲート領域9aや電界緩和領域R3のPN接合部により、複数のPN接合が順番に並んだ状態となる。このため、第1実施形態におけるSiC半導体装置の等価回路を示すと、図23のように表される。すなわち、複数の寄生PNPトランジスタが直列接続されたものと等価になる。このため、例えば第1ゲート領域3aに負電圧が印加された場合に寄生PNPトランジスタがオンしてしまい、リークが発生する可能性がある。
2 n-型ドリフト層
3 p+型層
3a 第1ゲート領域
4 n+型層
4a n+型ソース領域
5 半導体基板
7a、7b トレンチ
8a n-型チャネル層
8b n型領域
9a 第2ゲート領域
9b p型領域
11 ゲート電極
12 ソース電極
13 ドレイン電極
14 表面電極
16a、16b p-型リサーフ層
17 サージ引抜電極
20 トレンチ
R1 セル領域
R2 ダイオード形成領域
R3 電界緩和領域
R4 外周領域
Claims (13)
- 第1導電型のワイドバンドギャップ半導体からなる基板(1)と、前記基板(1)の上に該基板(1)よりも低濃度の第1導電型のワイドバンドギャップ半導体にて形成された第1半導体層(2)と、前記ドリフト層(2)の上に形成された第2導電型のワイドバンドギャップ半導体からなる第2半導体層(3)と、前記第2半導体層(3)の上に前記第1半導体層(2)よりも高濃度の第1導電型のワイドバンドギャップ半導体にて形成された第3半導体層(4)とを有してなる半導体基板(5)と、
前記半導体基板(5)におけるセル領域(R1)に備えられ、前記第3半導体層(4)および前記第2半導体層(3)を貫通して前記第1半導体層(2)に達する第1トレンチ(7a)と、前記第1トレンチ(7a)の側面に位置する前記第2半導体層(3)にて構成された第1ゲート領域(3a)と、前記第1トレンチ(7a)の側面に位置する前記第3半導体層(4)にて構成されたソース領域(4a)と、前記第1トレンチ(7a)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型のチャネル層(8a)と、前記第1トレンチ(7a)を埋め込むように前記チャネル層(8a)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型の第2ゲート領域(9a)と、前記ソース領域(4a)と電気的に接続されたソース電極(12)と、前記基板(1)と電気的に接続されたドレイン電極(13)とを有するJFETと、
前記半導体基板(5)におけるダイオード形成領域(R2)に備えられ、前記ドレイン電極(13)をアノードとなる裏面電極とし、前記半導体基板(5)のうち前記裏面電極と反対側の面にカソードとなる表面電極(14)が形成されたダイオードと、
前記セル領域(R1)および前記ダイオード形成領域(R2)の周囲を囲むように配置された外周領域(R4)に備えられた外周耐圧構造部(18、19)と、
前記セル領域(R1)と前記ダイオード形成領域(R2)の間に配置された電界緩和領域(R3)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達し、かつ、前記セル領域(R1)と前記ダイオード形成領域(R2)の間を仕切るように配置された第2トレンチ(7b)と、前記第2トレンチ(7b)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型層(8b)および前記第2トレンチ(7b)を埋め込むように前記第1導電型層(8b)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型層(9b)により構成されたPN接合部による素子分離構造と、を備えていることを特徴とするワイドバンドギャップ半導体装置。 - 第1導電型のワイドバンドギャップ半導体からなる基板(1)と、前記基板(1)の上に該基板(1)よりも低濃度の第1導電型のワイドバンドギャップ半導体にて形成された第1半導体層(2)と、前記ドリフト層(2)の上に形成された第2導電型のワイドバンドギャップ半導体からなる第2半導体層(3)と、前記第2半導体層(3)の上に前記第1半導体層(2)よりも高濃度の第1導電型のワイドバンドギャップ半導体にて形成された第3半導体層(4)とを有してなる半導体基板(5)と、
前記半導体基板(5)におけるセル領域(R1)に備えられ、前記第3半導体層(4)および前記第2半導体層(3)を貫通して前記第1半導体層(2)に達する第1トレンチ(7a)と、前記第1トレンチ(7a)の側面に位置する前記第2半導体層(3)にて構成された第1ゲート領域(3a)と、前記第1トレンチ(7a)の側面に位置する前記第3半導体層(4)にて構成されたソース領域(4a)と、前記第1トレンチ(7a)の内壁に形成されたワイドバンドギャップ半導体からなる第1導電型のチャネル層(8a)と、前記第1トレンチ(7a)を埋め込むように前記チャネル層(8a)の表面に形成されたワイドバンドギャップ半導体からなる第2導電型の第2ゲート領域(9a)と、前記ソース領域(4a)と電気的に接続されたソース電極(12)と、前記基板(1)と電気的に接続されたドレイン電極(13)とを有するJFETと、
前記半導体基板(5)におけるダイオード形成領域(R2)に備えられ、前記ドレイン電極(13)をアノードとなる裏面電極とし、前記半導体基板(5)のうち前記裏面電極と反対側の面にカソードとなる表面電極(14)が形成されたダイオードと、
前記セル領域(R1)および前記ダイオード形成領域(R2)の周囲を囲むように配置された外周領域(R4)に備えられた外周耐圧構造部(18、19)と、
前記セル領域(R1)と前記ダイオード形成領域(R2)の間に配置された電界緩和領域(R3)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達し、かつ、前記セル領域(R1)と前記ダイオード形成領域(R2)の間を仕切るように配置された第2トレンチ(7b)と、前記第2トレンチ(7b)内を埋め込むように形成されたワイドバンドギャップ半導体からなる第1導電型層(8b)を有し、該第1導電型層(8b)と前記第2トレンチ(7b)の側面の前記第2半導体層(3)とにより構成されたPN接合部による素子分離構造と、を備えていることを特徴とするワイドバンドギャップ半導体装置。 - 前記電界緩和領域(R3)では前記第3半導体層(4)が除去され、前記ダイオード形成領域(R2)では前記第3半導体層(4)および前記第2半導体層(3)が除去されることで、前記電界緩和領域(R3)と前記ダイオード形成領域(R2)との境界部が段差部とされ、前記境界部において前記第1半導体層(2)の表層部には前記第2半導体層(3)から前記ダイオードに向けて延設された第2導電型のリサーフ層(16a)が備えられ、前記電界緩和領域(R3)における前記第2トレンチ(7b)よりも前記ダイオード側において前記第2半導体層(3)と電気的に接続されたサージ引抜電極(17)が備えられていることを特徴とする請求項1または2に記載のワイドバンドギャップ半導体装置。
- 前記第2トレンチ(7b)は複数個備えられていることを特徴とする請求項1ないし3のいずれか1つに記載のワイドバンドギャップ半導体装置。
- 前記セル領域(R1)が前記半導体基板(5)の中央位置に配置されていると共に、該セル領域(R1)の周囲を囲むように前記ダイオード形成領域(R2)が配置され、前記セル領域(R1)と前記ダイオード形成領域(R2)の間において前記セル領域(R1)の周囲を囲むように前記電界緩和領域(R3)が配置されていることを特徴とする請求項1ないし4のいずれか1つに記載のワイドバンドギャップ半導体装置。
- 前記ダイオード形成領域(R2)が前記半導体基板(5)の中央位置に配置されていると共に、該ダイオード形成領域(R2)の周囲を囲むように前記セル領域(R1)が配置され、さらに該セル領域(R1)を囲むように前記外周領域(R4)が配置されており、
前記電界緩和領域(R3)が前記ダイオード形成領域(R2)と前記セル領域(R1)の間において前記ダイオード形成領域(R2)の周囲を囲むように配置されていると共に、前記セル領域(R1)と前記外周領域(R4)の間において前記セル領域(R1)の周囲を囲むように配置されていることを特徴とする請求項1ないし4のいずれか1つに記載のワイドバンドギャップ半導体装置。 - 前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記表面電極(14)が前記第2半導体層(3)とオーミック接触され、前記ダイオードが前記第2半導体層(3)と前記第1半導体層(2)とによるPN接合にて形成されるPNダイオードにより構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
- 前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記表面電極(14)が前記第2半導体層(3)とオーミック接触されることで、前記第2半導体層(3)と前記第1半導体層(2)とによるPN接合にて形成されるPNダイオードが構成され、かつ、前記PNダイオードよりも前記外周領域(R4)側において前記第2半導体層(3)が除去されていると共に、前記表面電極(14)が前記第1半導体層(2)とショットキー接触されることで、ショットキーダイオードが構成され、前記ダイオード形成領域(R2)に備えられる前記ダイオードが前記PNダイオードと前記ショットキーダイオードにて構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
- 前記PNダイオードと前記ショットキーダイオードの間において、前記第1半導体層(2)の表層部には、前記第2半導体層(3)の端部の下方からさらに外周側に延設されるように形成された第2導電型のリサーフ層(16a)が備えられていることを特徴とする請求項8に記載のワイドバンドギャップ半導体装置。
- 前記ダイオード形成領域(R2)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより前記第2半導体層(3)が複数に分断されることで、前記ダイオードがジャンクションバリアショットキーダイオードにて構成されていることを特徴とする請求項1ないし6のいずれか1つに記載のワイドバンドギャップ半導体装置。
- 前記外周領域(R4)において、前記半導体基板(5)における前記第3半導体層(4)が除去されていると共に、前記第2半導体層(3)を貫通して前記第1半導体層(2)に達した複数の第3トレンチ(20)が配置され、該第3トレンチ(20)が第1導電型層(8)にて埋め込まれていることにより前記第2半導体層(3)が複数に分断されることで、ガードリングが構成されていることを特徴とする請求項10に記載のワイドバンドギャップ半導体装置。
- 前記第2半導体層(3)は、二層構造とされており、上層部(3c)の方が下層部(3b)よりも高濃度とされていることを特徴とする請求項1ないし10のいずれか1つに記載のワイドバンドギャップ半導体装置。
- 前記セル領域(R1)における前記JFETの面積(Aj)と前記ダイオード形成領域(R2)における前記ダイオード(Ad)の面積は、前記JFETをオンさせたときにソース電極(12)と前記ドレイン(13)の間に流れる電流と前記JFETをオフさせたときに前記ダイオードの前記表面電極(14)と前記ドレイン電極(13)との間に流れる電流とが等しくなるように設定されていることを特徴とする請求項1ないし9のいずれか1つに記載のワイドバンドギャップ半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196107A JP5326405B2 (ja) | 2008-07-30 | 2008-07-30 | ワイドバンドギャップ半導体装置 |
US12/458,968 US8274086B2 (en) | 2008-07-30 | 2009-07-28 | Wide band gap semiconductor device including junction field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008196107A JP5326405B2 (ja) | 2008-07-30 | 2008-07-30 | ワイドバンドギャップ半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034381A JP2010034381A (ja) | 2010-02-12 |
JP5326405B2 true JP5326405B2 (ja) | 2013-10-30 |
Family
ID=41607410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008196107A Expired - Fee Related JP5326405B2 (ja) | 2008-07-30 | 2008-07-30 | ワイドバンドギャップ半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8274086B2 (ja) |
JP (1) | JP5326405B2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101233615B (zh) * | 2005-07-25 | 2012-01-04 | 松下电器产业株式会社 | 半导体元件和电气设备 |
EP2541609B1 (en) * | 2010-02-23 | 2019-07-03 | Yoshitaka Sugawara | Semiconductor device |
JP5310687B2 (ja) * | 2010-09-30 | 2013-10-09 | 株式会社デンソー | 接合型電界効果トランジスタを備えた半導体装置およびその製造方法 |
US8735968B2 (en) * | 2010-12-28 | 2014-05-27 | Monolithic Power Systems, Inc. | Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing |
CN103460386B (zh) * | 2011-04-05 | 2016-06-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
JP5582112B2 (ja) * | 2011-08-24 | 2014-09-03 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
DK2581724T3 (da) * | 2011-10-13 | 2020-06-29 | Moventas Gears Oy | Fremgangsmåde og system til tilstandsovervågning af gearkasser |
JP5776610B2 (ja) * | 2012-04-03 | 2015-09-09 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6053103B2 (ja) * | 2012-04-12 | 2016-12-27 | 富士電機株式会社 | ワイドバンドギャップ半導体装置およびその製造方法 |
JP5692145B2 (ja) * | 2012-04-17 | 2015-04-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP5724945B2 (ja) | 2012-05-18 | 2015-05-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US8941206B2 (en) | 2012-07-24 | 2015-01-27 | Infineon Technologies Ag | Semiconductor device including a diode and method of manufacturing a semiconductor device |
US8735950B2 (en) | 2012-09-06 | 2014-05-27 | Freescale Semiconductor, Inc. | Tunable schottky diode with depleted conduction path |
US8937317B2 (en) * | 2012-12-28 | 2015-01-20 | Avogy, Inc. | Method and system for co-packaging gallium nitride electronics |
JP6164604B2 (ja) | 2013-03-05 | 2017-07-19 | ローム株式会社 | 半導体装置 |
JP6164636B2 (ja) | 2013-03-05 | 2017-07-19 | ローム株式会社 | 半導体装置 |
US9324645B2 (en) | 2013-05-23 | 2016-04-26 | Avogy, Inc. | Method and system for co-packaging vertical gallium nitride power devices |
US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
US20150084063A1 (en) * | 2013-09-20 | 2015-03-26 | Cree, Inc. | Semiconductor device with a current spreading layer |
US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
US10868169B2 (en) * | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
US9318597B2 (en) | 2013-09-20 | 2016-04-19 | Cree, Inc. | Layout configurations for integrating schottky contacts into a power transistor device |
JP5735611B2 (ja) * | 2013-11-01 | 2015-06-17 | ローム株式会社 | SiC半導体装置 |
US9324809B2 (en) | 2013-11-18 | 2016-04-26 | Avogy, Inc. | Method and system for interleaved boost converter with co-packaged gallium nitride power devices |
US9202939B2 (en) * | 2014-02-11 | 2015-12-01 | United Microelectronics Corp. | Schottky diode and method for fabricating the same |
US10141371B2 (en) | 2015-12-04 | 2018-11-27 | QROMIS, Inc. | Wide band gap device integrated circuit device |
US9991379B1 (en) * | 2016-11-17 | 2018-06-05 | Sanken Electric Co., Ltd. | Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same |
JP6702911B2 (ja) * | 2017-04-21 | 2020-06-03 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2017152732A (ja) * | 2017-05-01 | 2017-08-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2019022205A1 (ja) * | 2017-07-26 | 2019-01-31 | 株式会社デンソー | 半導体装置 |
JP6787367B2 (ja) * | 2017-07-26 | 2020-11-18 | 株式会社デンソー | 半導体装置 |
JP2019054170A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社東芝 | 半導体装置 |
KR102518586B1 (ko) * | 2018-10-05 | 2023-04-05 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
US11158703B2 (en) * | 2019-06-05 | 2021-10-26 | Microchip Technology Inc. | Space efficient high-voltage termination and process for fabricating same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139495A (ja) | 1995-11-14 | 1997-05-27 | Nippon Steel Corp | 半導体装置およびその製造方法 |
JP2003068760A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
US6979863B2 (en) | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
CA2576960A1 (en) | 2004-07-08 | 2007-01-04 | Semisouth Laboratories, Inc. | Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same |
JP4727964B2 (ja) * | 2004-09-24 | 2011-07-20 | 株式会社日立製作所 | 半導体装置 |
-
2008
- 2008-07-30 JP JP2008196107A patent/JP5326405B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-28 US US12/458,968 patent/US8274086B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010034381A (ja) | 2010-02-12 |
US8274086B2 (en) | 2012-09-25 |
US20100025693A1 (en) | 2010-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5326405B2 (ja) | ワイドバンドギャップ半導体装置 | |
JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
JP7059555B2 (ja) | 半導体装置 | |
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
JP4727964B2 (ja) | 半導体装置 | |
CN107078159B (zh) | 半导体装置 | |
JP5710644B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5812029B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4683075B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6099749B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US8921903B2 (en) | Lateral junction field-effect transistor | |
JP2009094203A (ja) | 炭化珪素半導体装置 | |
JP2007013058A (ja) | 半導体装置 | |
US20180358431A1 (en) | Power semiconductor device | |
WO2014207793A1 (ja) | 半導体装置およびその製造方法 | |
WO2017145548A1 (ja) | 化合物半導体装置およびその製造方法 | |
US9825125B2 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
JP7420485B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6207627B2 (ja) | 半導体装置 | |
JP7371724B2 (ja) | 半導体装置とその製造方法 | |
JP3785794B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP6606819B2 (ja) | 半導体装置 | |
JP2019165166A (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR20180068156A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2020047823A (ja) | 窒化物半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5326405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |