KR101943926B1 - SiC를 이용한 반도체에서의 마스크 정렬 방법 - Google Patents
SiC를 이용한 반도체에서의 마스크 정렬 방법 Download PDFInfo
- Publication number
- KR101943926B1 KR101943926B1 KR1020180045338A KR20180045338A KR101943926B1 KR 101943926 B1 KR101943926 B1 KR 101943926B1 KR 1020180045338 A KR1020180045338 A KR 1020180045338A KR 20180045338 A KR20180045338 A KR 20180045338A KR 101943926 B1 KR101943926 B1 KR 101943926B1
- Authority
- KR
- South Korea
- Prior art keywords
- alignment key
- wafer
- silica layer
- mask
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 185
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 91
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 75
- 230000008569 process Effects 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims description 52
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008570 general process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
도 1은 포토 마스크 정렬키의 예시도.
도 2는 일반적인 Si 계열 반도체 소자에서의 정렬키를 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 SiC 반도체 소자에서의 정렬키를 나타낸 도면.
도 4는 일반적인 Si 계열 반도체 소자에서의 정렬키 형성 방법의 순서도.
도 5는 SiC 반도체 소자에 도 4에 도시된 것과 같은 일반적인 공정을 적용한 경우의 제작 공정을 나타낸 도면.
도 6 및 도 7은 본 발명의 제1 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도.
도 8은 본 발명의 제2 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도.
도 9는 본 발명의 제3 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도.
120: 제1 포토레지스트 122: 정렬키 패턴
112: 정렬키 130: 제2 포토레지스트
140: 제3 포토레지스트
200: SiC 웨이퍼 210: 제1 실리카 층
212: 정렬키 패턴 214: 이온주입 패턴
220: 포토레지스트 222: 정렬키 영역
224: 이온주입 영역 230: 제2 실리카 층
300: SiC 웨이퍼 302: 웨이퍼 정렬키
310: 제1 실리카 층 312: 정렬키 패턴
320: 제1 포토레지스트 322: 정렬키 영역
330: 제2 실리카 층 332: 마스크 정렬키
Claims (8)
- SiC 반도체 소자 제조 시 마스크 정렬 방법으로서,
SiC 웨이퍼 상에 제1 실리카 층을 적층하는 단계;
정렬키 영역이 형성된 제1 포토레지스트를 이용하여 상기 제1 실리카 층에 정렬키 패턴을 식각하고, 상기 제1 포토레지스트를 제거하는 단계;
상기 제1 실리카 층을 식각 마스크로 하여 상기 SiC 웨이퍼에 상기 정렬키 패턴에 상응하는 웨이퍼 정렬키를 식각하는 단계; 및
상기 제1 실리카 층을 제거하는 단계를 포함하되,
상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키며,
상기 후속 공정은,
상기 웨이퍼 정렬키가 형성된 상기 SiC 웨이퍼 상에 제2 실리카 층을 적층하면, 상기 제2 실리카 층에 상기 웨이퍼 정렬키에 상응하는 마스크 정렬키가 형성되는 단계;
상기 마스크 정렬키를 이용하여 이온주입을 위한 감광 패턴이 형성된 제2 포토레지스트를 정렬시키는 단계;
상기 제2 포토레지스트를 이용하여 상기 제2 실리카 층에 상기 감광 패턴에 상응하는 이온주입 패턴을 식각하고, 상기 제2 포토레지스트를 제거하는 단계;
상기 제2 실리카 층을 이온주입 마스크로 하여 상기 SiC 웨이퍼에 이온주입을 진행하는 단계; 및
상기 제2 실리카 층을 제거하는 단계를 포함하는 SiC 반도체 소자의 마스크 정렬 방법. - SiC 반도체 소자 제조 시 마스크 정렬 방법으로서,
SiC 웨이퍼 상에 제1 실리카 층을 적층하는 단계;
정렬키 영역이 형성된 제1 포토레지스트를 이용하여 상기 제1 실리카 층과 상기 SiC 웨이퍼를 동시 식각하여 상기 SiC 웨이퍼에 상기 정렬키 영역에 상응하는 웨이퍼 정렬키를 형성시키는 단계;
상기 제1 포토레지스트를 제거하는 단계; 및
상기 제1 실리카 층을 제거하는 단계를 포함하되,
상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키며,
상기 후속 공정은,
상기 웨이퍼 정렬키가 형성된 상기 SiC 웨이퍼 상에 제2 실리카 층을 적층하면, 상기 제2 실리카 층에 상기 웨이퍼 정렬키에 상응하는 마스크 정렬키가 형성되는 단계;
상기 마스크 정렬키를 이용하여 이온주입을 위한 감광 패턴이 형성된 제2 포토레지스트를 정렬시키는 단계;
상기 제2 포토레지스트를 이용하여 상기 제2 실리카 층에 상기 감광 패턴에 상응하는 이온주입 패턴을 식각하고, 상기 제2 포토레지스트를 제거하는 단계;
상기 제2 실리카 층을 이온주입 마스크로 하여 상기 SiC 웨이퍼에 이온주입을 진행하는 단계; 및
상기 제2 실리카 층을 제거하는 단계를 포함하는 SiC 반도체 소자의 마스크 정렬 방법. - SiC 반도체 소자 제조 시 마스크 정렬 방법으로서,
SiC 웨이퍼 상에 정렬키 영역이 형성된 제1 포토레지스트를 적층시키는 단계;
상기 제1 포토레지스트를 식각 마스크로 하여 상기 SiC 웨이퍼에 상기 정렬키 영역에 상응하는 웨이퍼 정렬키를 식각하는 단계; 및
상기 제1 포토레지스트를 제거하는 단계를 포함하되,
상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키며,
상기 후속 공정은,
상기 웨이퍼 정렬키가 형성된 상기 SiC 웨이퍼 상에 제2 실리카 층을 적층하면, 상기 제2 실리카 층에 상기 웨이퍼 정렬키에 상응하는 마스크 정렬키가 형성되는 단계;
상기 마스크 정렬키를 이용하여 이온주입을 위한 감광 패턴이 형성된 제2 포토레지스트를 정렬시키는 단계;
상기 제2 포토레지스트를 이용하여 상기 제2 실리카 층에 상기 감광 패턴에 상응하는 이온주입 패턴을 식각하고, 상기 제2 포토레지스트를 제거하는 단계;
상기 제2 실리카 층을 이온주입 마스크로 하여 상기 SiC 웨이퍼에 이온주입을 진행하는 단계; 및
상기 제2 실리카 층을 제거하는 단계를 포함하는 SiC 반도체 소자의 마스크 정렬 방법. - 삭제
- 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 웨이퍼 정렬키는 0.2um 이상 식각되는 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 웨이퍼 정렬키의 측벽 기울기는 90도에 근접하게 형성되는 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 웨이퍼 정렬키는 메사 타입 혹은 트렌치 타입인 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 웨이퍼 정렬키는 웨이퍼 글로벌 얼라인먼트(WGA), 파일 이미지 얼라인먼트(FIA), 레이저 스캔 얼라인먼트(LSA) 중 적어도 하나를 위한 레이어 정렬키인 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180045338A KR101943926B1 (ko) | 2018-04-19 | 2018-04-19 | SiC를 이용한 반도체에서의 마스크 정렬 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180045338A KR101943926B1 (ko) | 2018-04-19 | 2018-04-19 | SiC를 이용한 반도체에서의 마스크 정렬 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101943926B1 true KR101943926B1 (ko) | 2019-01-31 |
Family
ID=65323341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180045338A Active KR101943926B1 (ko) | 2018-04-19 | 2018-04-19 | SiC를 이용한 반도체에서의 마스크 정렬 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101943926B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818408B1 (ko) | 2006-12-26 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 노광공정용 얼라인먼트 키 |
JP2013232565A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体素子の製造方法 |
US20140021490A1 (en) * | 2011-04-05 | 2014-01-23 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating same |
-
2018
- 2018-04-19 KR KR1020180045338A patent/KR101943926B1/ko active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818408B1 (ko) | 2006-12-26 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 노광공정용 얼라인먼트 키 |
US20140021490A1 (en) * | 2011-04-05 | 2014-01-23 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating same |
JP2013232565A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体素子の製造方法 |
US20150111368A1 (en) * | 2012-04-27 | 2015-04-23 | Fuji Electric Co., Ltd. | Fabrication method of silicon carbide semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6043133A (en) | Method of photo alignment for shallow trench isolation chemical-mechanical polishing | |
US9685367B2 (en) | Photomask for forming multiple layer patterns with a single exposure | |
US5877562A (en) | Photo alignment structure | |
US7556897B2 (en) | Methods of forming reticles | |
US20070082296A1 (en) | Method of forming micro-patterns using multiple photolithography process | |
US9921467B2 (en) | Mask blank and mask and fabrication method thereof | |
US9063407B2 (en) | Photolithography mask method for a wafer, method for producing same, and photolithography method for wafer using the same | |
US20030209812A1 (en) | Method of aligning a wafer and masks | |
KR101943926B1 (ko) | SiC를 이용한 반도체에서의 마스크 정렬 방법 | |
KR100849358B1 (ko) | 반도체 소자의 정렬키 제조방법 | |
KR101604695B1 (ko) | 후면노광 기술을 이용한 미세패턴 보호 및 메탈레이어 증착방법 | |
TW546698B (en) | Alignment method of photolithography process | |
KR20040059404A (ko) | 반도체 소자의 키 정렬 방법 | |
US6962874B2 (en) | Method for fabricating semiconductor device | |
US9673050B2 (en) | Method of patterning incorporating overlay error protection | |
US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
KR960016314B1 (ko) | 반도체 장치의 얼라인 키 패턴(Align key pattern)및 그 형성방법 | |
JP3740847B2 (ja) | 半導体装置の製造方法およびフォトマスクの位置合わせ方法 | |
US6603211B2 (en) | Method and system for providing a robust alignment mark at thin oxide layers | |
US8043770B2 (en) | Photomask and method of forming overlay vernier of semiconductor device using the same | |
JP2006229132A (ja) | レジストパターン形成方法 | |
KR20050033682A (ko) | 웨이퍼 정렬키 형성방법 | |
KR0172735B1 (ko) | 노광용 정렬 키 제조방법 | |
KR20010084594A (ko) | 반도체 소자의 제조방법 | |
KR100843045B1 (ko) | 반도체 소자의 오버레이 버니어 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20180419 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20180720 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20180419 Comment text: Patent Application |
|
PA0302 | Request for accelerated examination |
Patent event date: 20180824 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination Patent event date: 20180419 Patent event code: PA03021R01I Comment text: Patent Application |
|
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20181022 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20190122 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20190124 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20190125 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20200326 Start annual number: 4 End annual number: 7 |