KR101943926B1 - SiC를 이용한 반도체에서의 마스크 정렬 방법 - Google Patents

SiC를 이용한 반도체에서의 마스크 정렬 방법 Download PDF

Info

Publication number
KR101943926B1
KR101943926B1 KR1020180045338A KR20180045338A KR101943926B1 KR 101943926 B1 KR101943926 B1 KR 101943926B1 KR 1020180045338 A KR1020180045338 A KR 1020180045338A KR 20180045338 A KR20180045338 A KR 20180045338A KR 101943926 B1 KR101943926 B1 KR 101943926B1
Authority
KR
South Korea
Prior art keywords
alignment key
wafer
silica layer
mask
photoresist
Prior art date
Application number
KR1020180045338A
Other languages
English (en)
Inventor
김기현
강예환
이정훈
양창헌
정은식
Original Assignee
주식회사 예스파워테크닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 예스파워테크닉스 filed Critical 주식회사 예스파워테크닉스
Priority to KR1020180045338A priority Critical patent/KR101943926B1/ko
Application granted granted Critical
Publication of KR101943926B1 publication Critical patent/KR101943926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

SiC를 이용한 반도체에서의 마스크 정렬 방법이 개시된다. 본 발명의 일 실시예에 따른 SiC 반도체 소자 제조 시 마스크 정렬 방법은, SiC 웨이퍼 상에 제1 실리카 층을 적층하는 단계; 정렬키 영역이 형성된 제1 포토레지스트를 이용하여 상기 제1 실리카 층에 정렬키 패턴을 식각하고, 상기 제1 포토레지스트를 제거하는 단계; 상기 제1 실리카 층을 식각 마스크로 하여 상기 SiC 웨이퍼에 상기 정렬키 패턴에 상응하는 웨이퍼 정렬키를 식각하는 단계; 및 상기 제1 실리카 층을 제거하는 단계를 포함하되, 상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시킬 수 있다.

Description

SiC를 이용한 반도체에서의 마스크 정렬 방법{Mask align method for semiconductor using SiC}
본 발명은 SiC를 이용한 반도체에서의 마스크 정렬 방법에 관한 것이다.
반도체 소자를 제조할 때 필요한 여러 공정 중에는 마스크(mask)를 사용하는 공정이 있다. 예를 들어, 노광(exposure) 공정은 노광기에서 빛을 조사시키되, 해당 빛이 패턴이 형성된 마스크를 통해 웨이퍼 상의 감광막(포토 레지스트(PR, photo resist))을 선택적으로 감광시킴으로써 마스크의 패턴이 감광막 상에 그대로 전사되도록 하는 공정이다.
이러한 노광 공정에서 마스크와 웨이퍼, 그리고 웨이퍼의 상하 레이어 간을 고정도로 상호 위치 정렬(align)하는 것이 매우 중요하게 된다. 이러한 정렬을 위해 마스크 및 웨이퍼의 각 레이어 상에 형성된 정렬키(alignment key)가 이용된다.
하지만, 일반적인 Si 계열의 반도체 소자에서 사용하는 정렬키는 SiC 반도체 소자를 제조할 때에는 문제가 된다.
Si 계열 반도체 소자의 경우 공정온도는 약 200도(℃) 이하, 이온주입 에너지는 약 200keV 이하이지만, SiC 반도체 소자의 경우에는 공정온도가 약 400도(℃) 이상, 이온주입 에너지는 약 400keV로 진행되는 차이가 있다.
이러한 차이로 인해 SiC 반도체 소자에서는 이온주입 공정에서 PR 마스크를 사용할 수 없고, 약 1.5 um 이상의 두께를 가지는 하드 마스크(hard mask)(SiO2)를 사용해야 하는 제약사항이 있다.
한국등록특허 10-0818408호 (2008.03.25 등록) - 노광공정용 얼라인먼트 키
본 발명은 SiC 반도체 소자의 제작 공정에서 이용되는 정렬키를 직접적인 방법으로 SiC에 식각하여, 노광기(stepper)에서 SiC의 식각 부위를 인식함으로써 후속 공정 진행이 가능하게 하는 SiC를 이용한 반도체에서의 마스크 정렬 방법을 제공하기 위한 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, SiC 반도체 소자 제조 시 마스크 정렬 방법으로서, SiC 웨이퍼 상에 제1 실리카 층을 적층하는 단계; 정렬키 영역이 형성된 제1 포토레지스트를 이용하여 상기 제1 실리카 층에 정렬키 패턴을 식각하고, 상기 제1 포토레지스트를 제거하는 단계; 상기 제1 실리카 층을 식각 마스크로 하여 상기 SiC 웨이퍼에 상기 정렬키 패턴에 상응하는 웨이퍼 정렬키를 식각하는 단계; 및 상기 제1 실리카 층을 제거하는 단계를 포함하되, 상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키는 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법이 제공된다.
본 발명의 다른 측면에 따르면, SiC 반도체 소자 제조 시 마스크 정렬 방법으로서, SiC 웨이퍼 상에 제1 실리카 층을 적층하는 단계; 정렬키 영역이 형성된 제1 포토레지스트를 이용하여 상기 제1 실리카 층과 상기 SiC 웨이퍼를 동시 식각하여 상기 SiC 웨이퍼에 상기 정렬키 영역에 상응하는 웨이퍼 정렬키를 형성시키는 단계; 상기 제1 포토레지스트를 제거하는 단계; 및 상기 제1 실리카 층을 제거하는 단계를 포함하되, 상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키는 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법이 제공된다.
본 발명의 또 다른 측면에 따르면, SiC 반도체 소자 제조 시 마스크 정렬 방법으로서, SiC 웨이퍼 상에 정렬키 영역이 형성된 제1 포토레지스트를 적층시키는 단계; 상기 제1 포토레지스트를 식각 마스크로 하여 상기 SiC 웨이퍼에 상기 정렬키 영역에 상응하는 웨이퍼 정렬키를 식각하는 단계; 및 상기 제1 포토레지스트를 제거하는 단계를 포함하되, 상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키는 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법이 제공된다.
일 실시예로, 상기 후속 공정은, 상기 웨이퍼 정렬키가 형성된 상기 SiC 웨이퍼 상에 상기 제2 실리카 층을 적층하면, 상기 제2 실리카 층에 상기 웨이퍼 정렬키에 상응하는 마스크 정렬키가 형성되는 단계; 상기 마스크 정렬키를 이용하여 이온주입을 위한 감광 패턴이 형성된 제2 포토레지스트를 정렬시키는 단계; 상기 제2 포토레지스트를 이용하여 상기 제2 실리카 층에 상기 감광 패턴에 상응하는 이온주입 패턴을 식각하고, 상기 제2 포토레지스트를 제거하는 단계; 상기 제2 실리카 층을 이온주입 마스크로 하여 상기 SiC 웨이퍼에 이온주입을 진행하는 단계; 및 상기 제2 실리카 층을 제거하는 단계를 포함할 수 있다.
일 실시예로, 상기 웨이퍼 정렬키는 0.2um 이상 식각될 수 있다.
일 실시예로, 상기 웨이퍼 정렬키의 측벽 기울기는 90도에 근접하게 형성될 수 있다.
일 실시예로, 상기 웨이퍼 정렬키는 메사 타입 혹은 트렌치 타입일 수 있다.
일 실시예로, 상기 웨이퍼 정렬키는 웨이퍼 글로벌 얼라인먼트(WGA), 파일 이미지 얼라인먼트(FIA), 레이저 스캔 얼라인먼트(LSA) 중 적어도 하나를 위한 레이어 정렬키일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예에 따르면, SiC 반도체 소자의 제작 공정에서 이용되는 정렬키를 직접적인 방법으로 SiC에 식각함으로써, 노광기에서 SiC의 식각 부위를 인식함으로써 후속 공정 진행이 가능하게 하는 효과가 있다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다. 특히, 첨부된 도면들은, 발명의 이해를 돕기 위해서, 일부 구성 요소를 다소 과장하여 표현하고 있다. 도면은 발명을 이해하기 위한 수단이므로, 도면에 표현된 구성 요소의 폭이나 두께 등은 실제 구현시 달라질 수 있음을 이해하여야 한다. 한편, 발명의 상세한 설명 전체에 걸쳐서 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명된다.
도 1은 포토 마스크 정렬키의 예시도.
도 2는 일반적인 Si 계열 반도체 소자에서의 정렬키를 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 SiC 반도체 소자에서의 정렬키를 나타낸 도면.
도 4는 일반적인 Si 계열 반도체 소자에서의 정렬키 형성 방법의 순서도.
도 5는 SiC 반도체 소자에 도 4에 도시된 것과 같은 일반적인 공정을 적용한 경우의 제작 공정을 나타낸 도면.
도 6 및 도 7은 본 발명의 제1 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도.
도 8은 본 발명의 제2 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도.
도 9는 본 발명의 제3 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다.
도 1은 포토 마스크 정렬키의 예시도이다.
본 명세서에서 정렬키는 레이어와 레이어를 정확한 위치에 오버랩하기 위한 기준점을 의미한다.
노광기(stepper)에서는 최소 두 가지 이상의 정렬키 위치를 파악하여 포토 마스크(레티클(reticle))와 웨이퍼의 정렬키가 정확한 위치에 정렬되도록 한다.
여기서, 정렬키의 숫자는 레이어 번호를 나타내며, T는 트렌치(trench) 타입을, M은 메사(mesa) 타입을 나타낸다.
레이어 정렬키(Layer align key)로는 다음과 같은 정렬이 가능하다.
웨이퍼 글로벌 얼라인먼트(WGA, Wafer Global Alignment) : 대략적인 x, y, z(θ)축의 위치를 파악하며, 서치 마크(search marks)로 기능함.
파일 이미지 얼라인먼트(FIA, Filed Image Alignment) : 정렬키의 모양을 장비(예. 노광기)가 인식하여 x, y축의 위치를 파악함.
레이저 스캔 얼라인먼트(LSA, Laser Scan Alignment) : 정렬키의 트렌치와 메사 부근에 레이저를 입사하여 반사되는 빛의 세기를 확인하고, 패턴의 높낮이를 확인하여 정확한 x, y축의 위치를 파악함.
도 2는 일반적인 Si 계열 반도체 소자에서의 정렬키를 나타낸 도면이고, 도 3은 본 발명의 일 실시예에 따른 SiC 반도체 소자에서의 정렬키를 나타낸 도면이다.
도 2의 (a) 및 도 3의 (a)는 메사 타입의 정렬키를 나타내고, 도 2의 (b) 및 도 3의 (b)는 트렌치 타입의 정렬키를 나타내고 있다.
도 2를 참조하면, 일반적인 Si 계열 반도체 소자의 경우에는 Si 등으로 이루어진 웨이퍼(10)가 배치되고, 웨이퍼(10) 상에 증착(혹은 코팅)되는 레이어(즉, 이온주입 마스크(20))에 정렬키(22, 24)가 형성되어 있다. 여기서, 이온주입 마스크(20)는 실리카(SiO2), 폴리실리콘(poly-Si), 포토레지스트(PR) 등 중 하나 이상으로 이루어질 수 있다.
즉, 일반적인 Si 계열 반도체 소자의 경우 정렬키(22, 24)가 웨이퍼(10)가 아닌 이온주입 마스크(20)에 형성되는 간접적인 방법이 적용된다.
하지만, 이러한 방법을 SiC 반도체 소자에 적용하고자 할 때 이온주입 마스크로 실리카 마스크를 이용할 때에는 1.5 um 이상의 두께가 필요하다.
PR 마스크는 공정온도 때문에 사용이 불가하다. 이는 공정온도가 400도(℃) 이상인데 비해, 포토레지스트가 녹는 점이 약 200도(℃) 이하이기 때문이다.
따라서, 본 발명의 실시예에서는 도 3에 도시된 것과 같이 별도의 이온주입 마스크가 아닌 SiC 웨이퍼(30)에 직접 정렬키(32, 34)를 형성하고자 한다. 이 경우 전술한 SiO2 마스크의 두께 문제나 PR 마스크의 용융 문제가 발생하지 않게 된다.
이하에서는 일반적인 Si 계열 반도체 소자에서의 정렬키 형성 방법, 그리고 해당 방법을 SiC 소자에 적용한 경우의 문제점에 대해 우선 설명하기로 한다.
도 4는 일반적인 Si 계열 반도체 소자에서의 정렬키 형성 방법이다.
우선 단계 (a1)에서 Si 웨이퍼(100) 상에 실리카(SiO2) 층(110)을 증착시킨다.
단계 (a2)에서 실리카 층(110) 상에 정렬키 패턴(122)이 형성된 제1 포토레지스트(120)를 적층한다.
이후 단계 (a3)에서 실리카 층(110)을 식각하면, 정렬키 패턴(122)에 상응하는 정렬키(112)가 실리카 층(110)에 형성된다.
단계 (a4)에서 정렬키(112)가 형성된 이후에는 제1 포토레지스트(120)을 제거한다.
이후 단계 (a5)에서 실리카 층(110)이 이온주입 마스크가 되어, Si 웨이퍼(100)에 제1 이온 주입을 진행한다.
제1 이온 주입이 완료된 이후, 단계 (a6)에서 실리카 층(110)을 제2 이온 주입을 위한 제1 마스크로 만들기 위한 제2 포토레지스트(130)를 적층한다. 이 경우 제2 포토레지스트(130)에는 실리카 층(110)에 형성될 패턴에 상응하는 제1 감광 패턴(132)이 형성되어 있을 수 있다.
여기서, 제1 감광 패턴(132)이 형성된 제2 포토레지스트(130)를 적층할 때, 앞서 형성한 정렬키(112)가 기준점이 되어 포토 마스크를 정렬시킴으로써 제1 감광 패턴(132)이 원하는 위치에 배치되도록 한다.
이후 단계 (a7)에서 실리카 층(110)을 식각하면, 실리카 층(110)에 제1 감광 패턴(132)에 상응하는 제1 마스크 패턴(114)이 형성된다.
실리카 층(110)에 제1 마스크 패턴 형성이 완료되면, 단계 (a8)에서 제2 포토레지스트(130)를 제거한다.
이후 단계 (a9)에서 제1 마스크 패턴(114) 이외에 제2 이온 주입을 위한 제2 감광 패턴(142)이 형성된 제3 포토레지스트(140)를 형성시킨다. 이 경우 제3 포토레지스트(140)는 실리카 층(110)의 제1 마스크 패턴(114)이 오픈되도록 할 수 있다.
여기서, 제2 감광 패턴(142)이 형성된 제3 포토레지스트(140)을 적층할 때, 앞서 형성한 정렬키(112)를 기준점으로 하여 포토 마스크를 정렬시킴으로써 제2 감광 패턴(142)이 원하는 위치에 배치되도록 한다.
이후 단계 (a10)에서 실리카 층(110)이 제2 이온 주입을 위한 제1 마스크, 제3 포토레지스트(140)가 제2 이온 주입을 위한 제2 마스크가 되어, Si 웨이퍼(100)에 제2 이온 주입을 진행한다.
이러한 과정을 반복하면서 정렬키(112)를 이용하여 포토 마스크를 정위치에 정렬시키면서 이온 주입을 반복함으로써 Si 계열 반도체 소자가 제작될 수 있다.
후속 공정까지 실리카 층(110)의 식각된 정렬키(112)가 남아 있어, 다음 노광 공정의 기준점으로 사용될 수 있다. 여러 층이 적층되어 인식률이 낮아지면, 새로운 막질에 정렬키 패턴을 형성시킬 수도 있다.
도 5는 SiC 반도체 소자에 도 4에 도시된 것과 같은 일반적인 공정을 적용한 경우의 제작 공정을 나타낸 도면이다.
우선 단계 (b1)에서 SiC 웨이퍼(200) 상에 제1 실리카(SiO2) 층(210)을 증착시킨다.
단계 (b2)에서 제1 실리카 층(210) 상에 정렬키 영역(222) 및 이온주입 영역(224)을 포함하는 감광 패턴이 형성된 제1 포토레지스트(220)를 적층한다.
이후 단계 (b3)에서 제1 실리카 층(210)을 식각하면, 감광 패턴 중 정렬키 영역(222)에 상응하는 정렬키(212)가 제1 실리카 층(210)에 형성된다. 또한, 제1 실리카 층(210)에는 이온주입을 위한 이온주입 패턴(214)도 함께 형성된다.
정렬키(212)가 형성된 이후에는 단계 (b4)에서 제1 포토레지스트(220)를 제거한다.
이후 단계 (b5)에서 제1 실리카 층(210)이 이온주입 마스크가 되어, SiC 웨이퍼(200)에 이온 주입을 진행한다.
여기까지는 도 4에 도시된 일반적인 Si 계열 반도체 소자의 제작 공정과 유사하다.
하지만, SiC 반도체 소자의 경우에는 단계 (b6)에서 이온주입 마스크로 사용된 제1 실리카 층(210)을 제거하게 된다. 이는 높은 이온주입 공정온도 및 이온주입 에너지로 인해 포토레지스트를 이온주입 마스크로 사용할 수 없기에, 새로운 실리카 층을 증착시켜 다음 이온주입을 위한 마스크로 사용해야 하기 때문이다.
이 경우 단계 (b7)에서 새로운 제2 실리카 층(230)을 증착시키면, 기존의 정렬키가 제2 실리카 층(230)에는 형성되지 않았기에 정렬키 인식 불가로 인해 후속 공정 진행이 불가하게 된다.
따라서, 본 발명의 일 실시예에서는 도 3에 도시된 것과 같이 실리카 층이 아닌 SiC 웨이퍼 상에 직접 정렬키를 형성시켜 일반적인 공정 적용 시의 문제점을 해소하고자 한다.
도 6 및 도 7은 본 발명의 제1 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도이다.
우선 단계 (c1)에서는 SiC 웨이퍼(300) 상에 제1 실리카 층(310)을 증착시킨다.
단계 (c2)에서 제1 실리카 층(310) 상에 정렬키 영역(322)만을 포함하는 감광 패턴이 형성된 제1 포토레지스트(320)를 적층한다.
단계 (c3)에서 제1 실리카 층(310)을 식각하면, 정렬키 영역(322)에 상응하는 정렬키 패턴(312)이 제1 실리카 층(310)에 형성된다.
정렬키 패턴(312)이 형성된 이후 단계 (c4)에서 제1 포토레지스트(320)를 제거한다.
이후 단계 (c5)에서 제1 실리카 층(310)을 식각 마스크로 하여, SiC 웨이퍼(300)를 식각한다. 본 식각 공정에 의해 SiC 웨이퍼(300)에는 정렬키 패턴(312)에 상응하는 웨이퍼 정렬키(302)가 직접 형성될 수 있다.
여기서, 식각 마스크인 제1 실리카 층(310)은 하드 마스크로서, 웨이퍼 정렬키(302) 형성 뿐만 아니라 식각 공정 이상 발생으로 인한 SiC 웨이퍼(300)의 손상을 방지하기 위한 보호용 막으로도 사용된다.
그리고 단계 (c6)에서 식각 마스크로 사용된 제1 실리카 층(310)을 제거한다.
이후 단계 (c7)에서 제1 이온주입 마스크로 사용될 제2 실리카 층(330)을 증착시킨다. 이 때 SiC 웨이퍼(300)에 웨이퍼 정렬키(302)가 음각으로 형성되어 있기에, 제2 실리카 층(330)에도 웨이퍼 정렬키(302)에 상응하는 마스크 정렬키(332)가 음각으로 형성된다.
다음으로 단계 (c8)에서 제1 이온주입 마스크의 패턴을 형성하기 위한 감광 패턴(342)가 형성된 제2 포토레지스트(340)를 적층한다. 이 때 제2 포토레지스트(340)는 제2 실리카 층(330)에 형성된 마스크 정렬키(332)를 이용하여 정렬을 수행할 수 있게 된다.
단계 (c9)에서는 정렬된 제2 포토레지스트(340)를 이용하여 제2 실리카 층(330)에 대한 식각을 진행한다. 본 식각 공정에 의해 제2 실리카 층(330)에는 제1 이온주입을 위한 패턴(334)이 형성된다.
이후 단계 (c10)에서 제2 포토레지스트(340)를 제거한다.
그리고 단계 (c11)에서 제2 실리카 층(330)을 제1 이온주입 마스크로 하여 제1 이온주입을 진행한다. 이 때 웨이퍼 정렬키(302)에는 제2 실리카 층(330)이 적층되어 있기에 제1 이온주입에서 배제될 수 있다.
이후 단계 (c12)에서 제2 실리카 층(330)을 제거한다. 이 경우 제2 실리카 층(330)을 제거하면 제1 이온주입에서 배제된 웨이퍼 정렬키(302)가 다시 외부로 노출될 수 있게 된다.
이후 단계 (c13)에서 다시 다음 이온주입 마스크의 패턴을 형성하기 위한 제3 실리카 층(350)을 증착시키면, 전술한 것과 같이 제3 실리카 층(350)에도 웨이퍼 정렬키(302)에 상응하는 마스크 정렬키(352)가 형성된다.
이후 단계 (c8) 내지 (c12)의 과정을 반복함으로써 다음 이온주입 공정도 성공적으로 수행될 수 있게 된다.
본 실시예에서는 SiC 웨이퍼(300)에 직접 정렬키(웨이퍼 정렬키(302))를 형성시킴으로써 이온주입 마스크로 사용되는 실리카 층을 반복적으로 증착 및 제거하는 과정에서도 정렬키가 사라지지 않고 인식 불가되는 경우가 없어 원활한 이온주입 공정이 이루어질 수 있게 한다.
제1 실시예에 의할 때, 제1 실리카 층(310)에 대한 SiO2 식각 공정과 SiC 웨이퍼(300)에 대한 SiC 식각 공정을 분리하여 공정 장비 이상 등 문제가 발생하였을 때 SiO2 막이 SiC에 대한 보호막 역할을 하게 할 수 있다.
또한, SiO2 식각 장비와 SiC 식각 장비를 분리함으로써 식각 대상 물질에 의한 오염 문제를 감소시킬 수 있다.
도 8은 본 발명의 제2 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도이다.
도 8을 참조하면, 단계 (d1)에서 SiC 웨이퍼(300) 상에 제1 실리카 층(310)을 증착시킨다.
단계 (d2)에서 제1 실리카 층(310) 상에 정렬키 영역(322)만을 포함하는 감광 패턴이 형성된 제1 포토레지스트(320)를 적층한다.
단계 (d3)에서 제1 실리카 층(310)과 SiC 웨이퍼(300)를 동시에 식각한다. 동시 식각 공정에 의해 제1 실리카 층(310)에는 정렬키 영역(322)에 상응하는 정렬키 패턴(312)이 형성되고, SiC 웨이퍼(300)에는 정렬키 영역(322)에 상응하는 웨이퍼 정렬키(302)가 형성된다.
단계 (d4)에서 제1 포토레지스트(320)를 제거하고, 단계 (d5)에서 제1 실리카 층(310)을 제거한다.
이후에는 제1 실시예에서 설명한 단계 (c7) 이하의 공정을 그대로 적용시킬 수 있다.
제2 실시예에 따르면, SiO2 식각 공정과 SiC 식각 공정을 동시에 수행함으로써 1대의 식각 장비로 공정 수행이 가능하다.
또한, 식각 마스크로 SiO2와 포토레지스트를 사용하기 때문에 SiO2의 두께를 감소시킬 수 있다. 예를 들어, 제1 실시예에서는 SiO2의 두께가 1um 이상일 것이 요구되지만, 제2 실시예에서는 약 50~300nm 이하여도 충분하다.
도 9는 본 발명의 제3 실시예에 따른 SiC 반도체 소자에 적용하기 위한 마스크 정렬 방법(정렬키 형성 방법)의 순서도이다.
도 9를 참조하면, 단계 (e1)에서 SiC 웨이퍼(300) 상에 정렬키 영역(322)만을 포함하는 제1 포토레지스트 층(320)을 적층한다.
단계 (e2)에서 제1 포토레지스트 층(320)을 식각 마스크로 하여 SiC 웨이퍼(300)를 식각한다. 본 식각 공정에 의해 SiC 웨이퍼(300)에는 정렬키 영역(322)에 상응하는 웨이퍼 정렬키(302)가 형성된다.
단계 (e3)에서 식각 마스크로 사용된 제1 포토레지스트(320)를 제거한다.
이후에는 제1 실시예에서 설명한 단계 (c7) 이하의 공정을 그대로 적용시킬 수 있다.
제3 실시예에 의하면, 웨이퍼 정렬키(302)를 식각하기 위해 포토레지스트만으로 마스킹하기 때문에 공정이 단순해지는 장점이 있다.
본 실시예들에서 SiC 웨이퍼(300)에 형성된 웨이퍼 정렬키(302)는 일정 깊이(예. 0.2um 이상) 식각될 수 있다. 이는 이온주입 공정 이외의 후속 공정에서 증착되는 막질의 두께가 대부분 1um 이상 증착이 되는 관계로 노광기에서의 인식률을 높이기 위함이다.
또한, 웨이퍼 정렬키(302)의 측벽 기울기는 90도에 가깝게 형성되어 노광기에서 인식률이 상승될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: Si 웨이퍼 110: 실리카 층
120: 제1 포토레지스트 122: 정렬키 패턴
112: 정렬키 130: 제2 포토레지스트
140: 제3 포토레지스트
200: SiC 웨이퍼 210: 제1 실리카 층
212: 정렬키 패턴 214: 이온주입 패턴
220: 포토레지스트 222: 정렬키 영역
224: 이온주입 영역 230: 제2 실리카 층
300: SiC 웨이퍼 302: 웨이퍼 정렬키
310: 제1 실리카 층 312: 정렬키 패턴
320: 제1 포토레지스트 322: 정렬키 영역
330: 제2 실리카 층 332: 마스크 정렬키

Claims (8)

  1. SiC 반도체 소자 제조 시 마스크 정렬 방법으로서,
    SiC 웨이퍼 상에 제1 실리카 층을 적층하는 단계;
    정렬키 영역이 형성된 제1 포토레지스트를 이용하여 상기 제1 실리카 층에 정렬키 패턴을 식각하고, 상기 제1 포토레지스트를 제거하는 단계;
    상기 제1 실리카 층을 식각 마스크로 하여 상기 SiC 웨이퍼에 상기 정렬키 패턴에 상응하는 웨이퍼 정렬키를 식각하는 단계; 및
    상기 제1 실리카 층을 제거하는 단계를 포함하되,
    상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키며,
    상기 후속 공정은,
    상기 웨이퍼 정렬키가 형성된 상기 SiC 웨이퍼 상에 제2 실리카 층을 적층하면, 상기 제2 실리카 층에 상기 웨이퍼 정렬키에 상응하는 마스크 정렬키가 형성되는 단계;
    상기 마스크 정렬키를 이용하여 이온주입을 위한 감광 패턴이 형성된 제2 포토레지스트를 정렬시키는 단계;
    상기 제2 포토레지스트를 이용하여 상기 제2 실리카 층에 상기 감광 패턴에 상응하는 이온주입 패턴을 식각하고, 상기 제2 포토레지스트를 제거하는 단계;
    상기 제2 실리카 층을 이온주입 마스크로 하여 상기 SiC 웨이퍼에 이온주입을 진행하는 단계; 및
    상기 제2 실리카 층을 제거하는 단계를 포함하는 SiC 반도체 소자의 마스크 정렬 방법.
  2. SiC 반도체 소자 제조 시 마스크 정렬 방법으로서,
    SiC 웨이퍼 상에 제1 실리카 층을 적층하는 단계;
    정렬키 영역이 형성된 제1 포토레지스트를 이용하여 상기 제1 실리카 층과 상기 SiC 웨이퍼를 동시 식각하여 상기 SiC 웨이퍼에 상기 정렬키 영역에 상응하는 웨이퍼 정렬키를 형성시키는 단계;
    상기 제1 포토레지스트를 제거하는 단계; 및
    상기 제1 실리카 층을 제거하는 단계를 포함하되,
    상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키며,
    상기 후속 공정은,
    상기 웨이퍼 정렬키가 형성된 상기 SiC 웨이퍼 상에 제2 실리카 층을 적층하면, 상기 제2 실리카 층에 상기 웨이퍼 정렬키에 상응하는 마스크 정렬키가 형성되는 단계;
    상기 마스크 정렬키를 이용하여 이온주입을 위한 감광 패턴이 형성된 제2 포토레지스트를 정렬시키는 단계;
    상기 제2 포토레지스트를 이용하여 상기 제2 실리카 층에 상기 감광 패턴에 상응하는 이온주입 패턴을 식각하고, 상기 제2 포토레지스트를 제거하는 단계;
    상기 제2 실리카 층을 이온주입 마스크로 하여 상기 SiC 웨이퍼에 이온주입을 진행하는 단계; 및
    상기 제2 실리카 층을 제거하는 단계를 포함하는 SiC 반도체 소자의 마스크 정렬 방법.
  3. SiC 반도체 소자 제조 시 마스크 정렬 방법으로서,
    SiC 웨이퍼 상에 정렬키 영역이 형성된 제1 포토레지스트를 적층시키는 단계;
    상기 제1 포토레지스트를 식각 마스크로 하여 상기 SiC 웨이퍼에 상기 정렬키 영역에 상응하는 웨이퍼 정렬키를 식각하는 단계; 및
    상기 제1 포토레지스트를 제거하는 단계를 포함하되,
    상기 웨이퍼 정렬키를 이용하여 후속 공정에서 마스크를 정렬시키며,
    상기 후속 공정은,
    상기 웨이퍼 정렬키가 형성된 상기 SiC 웨이퍼 상에 제2 실리카 층을 적층하면, 상기 제2 실리카 층에 상기 웨이퍼 정렬키에 상응하는 마스크 정렬키가 형성되는 단계;
    상기 마스크 정렬키를 이용하여 이온주입을 위한 감광 패턴이 형성된 제2 포토레지스트를 정렬시키는 단계;
    상기 제2 포토레지스트를 이용하여 상기 제2 실리카 층에 상기 감광 패턴에 상응하는 이온주입 패턴을 식각하고, 상기 제2 포토레지스트를 제거하는 단계;
    상기 제2 실리카 층을 이온주입 마스크로 하여 상기 SiC 웨이퍼에 이온주입을 진행하는 단계; 및
    상기 제2 실리카 층을 제거하는 단계를 포함하는 SiC 반도체 소자의 마스크 정렬 방법.
  4. 삭제
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 웨이퍼 정렬키는 0.2um 이상 식각되는 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 웨이퍼 정렬키의 측벽 기울기는 90도에 근접하게 형성되는 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 웨이퍼 정렬키는 메사 타입 혹은 트렌치 타입인 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 웨이퍼 정렬키는 웨이퍼 글로벌 얼라인먼트(WGA), 파일 이미지 얼라인먼트(FIA), 레이저 스캔 얼라인먼트(LSA) 중 적어도 하나를 위한 레이어 정렬키인 것을 특징으로 하는 SiC 반도체 소자의 마스크 정렬 방법.
KR1020180045338A 2018-04-19 2018-04-19 SiC를 이용한 반도체에서의 마스크 정렬 방법 KR101943926B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180045338A KR101943926B1 (ko) 2018-04-19 2018-04-19 SiC를 이용한 반도체에서의 마스크 정렬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180045338A KR101943926B1 (ko) 2018-04-19 2018-04-19 SiC를 이용한 반도체에서의 마스크 정렬 방법

Publications (1)

Publication Number Publication Date
KR101943926B1 true KR101943926B1 (ko) 2019-01-31

Family

ID=65323341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180045338A KR101943926B1 (ko) 2018-04-19 2018-04-19 SiC를 이용한 반도체에서의 마스크 정렬 방법

Country Status (1)

Country Link
KR (1) KR101943926B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818408B1 (ko) 2006-12-26 2008-04-01 동부일렉트로닉스 주식회사 노광공정용 얼라인먼트 키
JP2013232565A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子の製造方法
US20140021490A1 (en) * 2011-04-05 2014-01-23 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818408B1 (ko) 2006-12-26 2008-04-01 동부일렉트로닉스 주식회사 노광공정용 얼라인먼트 키
US20140021490A1 (en) * 2011-04-05 2014-01-23 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same
JP2013232565A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体素子の製造方法
US20150111368A1 (en) * 2012-04-27 2015-04-23 Fuji Electric Co., Ltd. Fabrication method of silicon carbide semiconductor element

Similar Documents

Publication Publication Date Title
US6043133A (en) Method of photo alignment for shallow trench isolation chemical-mechanical polishing
US9685367B2 (en) Photomask for forming multiple layer patterns with a single exposure
US5877562A (en) Photo alignment structure
TWI288951B (en) Method utilizing compensation features in semiconductor processing
US7556897B2 (en) Methods of forming reticles
US20070082296A1 (en) Method of forming micro-patterns using multiple photolithography process
CN108666207B (zh) 制作半导体元件的方法
US9921467B2 (en) Mask blank and mask and fabrication method thereof
US6828071B2 (en) Method of aligning a wafer and masks
US9063407B2 (en) Photolithography mask method for a wafer, method for producing same, and photolithography method for wafer using the same
KR101943926B1 (ko) SiC를 이용한 반도체에서의 마스크 정렬 방법
US20160067910A1 (en) Template, template manufacturing method, and imprinting method
KR100511094B1 (ko) 반도체 소자의 키 정렬 방법
TW546698B (en) Alignment method of photolithography process
CN108735585A (zh) 掩模图案的制作方法
US7387869B2 (en) Method of forming pattern for semiconductor device
US6784070B2 (en) Intra-cell mask alignment for improved overlay
US6962874B2 (en) Method for fabricating semiconductor device
KR960016314B1 (ko) 반도체 장치의 얼라인 키 패턴(Align key pattern)및 그 형성방법
US20160133464A1 (en) Method of Patterning Incorporating Overlay Error Protection
JP3740847B2 (ja) 半導体装置の製造方法およびフォトマスクの位置合わせ方法
US6603211B2 (en) Method and system for providing a robust alignment mark at thin oxide layers
US8043770B2 (en) Photomask and method of forming overlay vernier of semiconductor device using the same
KR0172735B1 (ko) 노광용 정렬 키 제조방법
KR20010084594A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant