JP3740847B2 - 半導体装置の製造方法およびフォトマスクの位置合わせ方法 - Google Patents
半導体装置の製造方法およびフォトマスクの位置合わせ方法 Download PDFInfo
- Publication number
- JP3740847B2 JP3740847B2 JP18252998A JP18252998A JP3740847B2 JP 3740847 B2 JP3740847 B2 JP 3740847B2 JP 18252998 A JP18252998 A JP 18252998A JP 18252998 A JP18252998 A JP 18252998A JP 3740847 B2 JP3740847 B2 JP 3740847B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- photomask
- mark
- etching
- viewing window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フォトエッチング工程における半導体基板とフォトマスクとの位置合わせを容易かつ迅速にすると共に、部分エッチング工程における半導体基板の不要なエッチングを防止した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
この種の従来の半導体装置の製造方法およびフォトマスクの位置合わせ方法として、特開平９−１５３６０３号公報に開示されている発明がある。この発明は、ＳＯＩ基板を構成する下部シリコン層の中央部に酸化膜パターンを形成し、またその周辺部の複数箇所に位置合わせ用パターンを形成する。この下部シリコン層の上面に、前記位置合わせ用パターンの領域を除いて、ＳＯＩ基板を構成する上部シリコン層を接合する。
【０００３】
ついで、ＳＯＩ基板の上部シリコン層を薄く研磨およびエッチングしてデバイスの形成される活性層となる薄膜上部シリコン層に加工する。
【０００４】
一方、石英基板よりなるフォトマスクの中央部にデバイス用マスクパターンを形成し、またその周辺部の複数箇所に位置合わせ用マスクパターンを形成する。そして、露光工程において、ＳＯＩ基板の上面にフォトレジストを塗布し、このＳＯＩ基板の上側にフォトマスクを配置して、可視光を用いて下部シリコン層の位置合わせ用パターンとフォトマスクの位置合わせ用マスクパターンとの位置合わせを行うものである。
【０００５】
また、ＳＯＩ基板の位置合わせ用パターンが下部シリコン層と薄膜上部シリコン層との接合面部に埋設されている場合には、露光工程において、ＳＯＩ基板の上面にフォトレジストを塗布し、このＳＯＩ基板の上側にフォトマスクを配置し、ＳＯＩ基板の下方からこのＳＯＩ基板を透過する赤外線を照射し、フォトマスクの上方から赤外線顕微鏡で覗いて、ＳＯＩ基板の位置合わせ用パターンとフォトマスクの位置合わせ用マスクパターンとの位置合わせを行うものである。
【０００６】
また、従来の半導体装置の製造方法として、特開平５−４１５１３号公報に開示された発明がある。この発明は、半導体基板の表面に形成された電極に、半導体基板の裏面からバイヤホールを形成するものである。まず、半導体基板の表面に切削パターンを兼ねる位置合わせ用パターンを形成する。また、フォトマスクにバイヤホール用のパターンと位置合わせ用パターンとを形成する。このフォトマスクを用いて半導体基板の裏面に形成したレジストを露光し、かつ現像してレジストパターンを形成する。そして、このレジストパターンをマスクにして、半導体基板をエッチングして基板表面の電極に達するバイヤホール用の孔を形成する。このとき、レジストマスクに形成された位置合わせ用パターンは、バイヤホール用パターンに比べて幅が小さいので、半導体基板を貫通エッチングするには至らず、したがって、エッチングガスが基板表面に回って素子電極が損傷することを防止することができるというものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法およびフォトマスクの位置合わせ方法においては、可視光を用いるにせよ、赤外線を用いるにせよ、フォトマスクに形成した位置合わせ用マスクパターンの面積が狭すぎて、半導体基板に形成した位置合わせ用パターンを探し出すのに時間がかかっていた。また、半導体装置の高集積化が進むと、この位置合わせ用マスクパターンはさらに縮小化するので、位置合わせ用パターンを探し出すことはより困難になる。
【０００８】
また、従来の半導体装置の製造方法において、位置合わせ用パターンを探し出す時間を短縮するために、フォトマスクに形成した位置合わせ用マスクパターンの面積を大きくすると、部分エッチング工程において半導体基板が貫通エッチングされて貫通孔ができ、この貫通孔を通り抜けたエッチングガスにより素子電極が損傷を受けるという問題があった。
【０００９】
そこで、本発明は、位置合わせ用の開口マークより大きな覗き窓をフォトマスクに設けることにより、半導体基板に形成した位置合わせ用の基準マークを容易かつ迅速に探し出すことができるとともに、部分エッチング工程におけるエッチングの弊害を防止した半導体装置の製造方法およびフォトマスクの位置合わせ方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の半導体装置の製造方法に係る発明は、エッチング用のフォトマスク（７）に、位置合わせ用の開口マーク（９）と該開口マーク（９）よりも大きい覗き窓（１０）を形成する工程と、半導体基板（１）に位置合わせ用の基準マーク（４）と前記覗き窓（１０）よりも大きな面積のエッチングストップ層（３）とを形成する工程と、前記覗き窓（１０）を通して前記基準マーク（４）を探し出し、該基準マーク（４）と前記開口マーク（９）との位置合わせを行うと共に、前記覗き窓（１０）を前記エッチングストップ層（３）に向かい合わせる工程とを含み、前記フォトマスク（７）を使用した被エッチング層（５、６、１１）の部分エッチングに際し、前記覗き窓（１０）に相当する部分のエッチングを前記エッチングストップ層（３）で停止させるものである。。
【００１１】
この発明は、半導体基板に、例えばＦＥＴ（Field Effect Transistor ）、ＭＭＩＣ（Microwave Monolithic Integrated Circuit ）などの素子を形成する。また、半導体基板の素子形成領域以外の領域に、位置合わせ用の基準マークとエッチングストップ層とを形成する。一方、フォトマスクには、素子形成用パターン以外に、基準マークを探し出すための覗き窓と該基準マークに位置合わせをする開口マークとを形成する。露光装置のステージに半導体基板とフォトマスクとをセットし、ステージを移動ないし回転させてこれらの位置合わせを行う。この位置合わせは、可視光または赤外線を用い、フォトマスクに形成した覗き窓を通して半導体基板上の基準マークを探し出すことにより行われる。この覗き窓は、上記のように、素子形成領域以外の領域に形成されて開口マークより大きな面積を有しているので視野が広く、基準マークを容易かつ迅速に探し出すことができる。
【００１２】
また、例えば、ポジ型フォトマスクを使用して被エッチング層を部分エッチングする場合、被エッチング層にはフォトマスクの覗き窓に対応する大きな開口部が形成される。この被エッチング層のエッチングによる開口部は、フォトマスクの覗き窓が大きければ大きいほど、エッチングレートが高くなり、それに伴って大きくなる。そのため、このような開口部のエッチングが望ましくない場合には、前述のように、フォトマスクの覗き窓に対応する半導体基板の表面に、エッチングの進行を抑制するために、覗き窓よりやや大きいエッチングストップ層を設ける。これにより、被エッチング層の部分エッチング工程において、または、後続の工程において半導体基板が不必要にエッチングされたり、汚染されたり、或いは素子が損傷を受けることを防止することができる。このエッチングストップ層は、被エッチング層のエッチングに際し、エッチングされない、またはエッチングレートの低い材料で形成される。
【００１３】
請求項２に記載の半導体装置の製造方法に係る発明は、前記被エッチング層が、絶縁膜（５）であることを特徴とするものである。
【００１４】
この発明は、被エッチング層がパッシベーション膜などの絶縁膜よりなるので、この絶縁膜下の、例えば、素子に至るバイヤホールを該絶縁膜に形成することができる。この場合、エッチングストップ層は、絶縁膜のエッチングのとき、或いは後続の工程で半導体基板が不必要にエツチングされたり、汚染されるのを防止する。
【００１５】
請求項３に記載の半導体装置の製造方法に係る発明は、前記被エッチング層が、フォトレジスト（６、１１）であることを特徴とするものである。
【００１６】
この発明は、被エッチング層がフォトレジストよりなるので、このフォトレジスト下の、例えば、素子に至るバイヤホールを該フォトレジストに形成することができる。この場合、エッチングストップ層は、フォトレジストの現像液で半導体基板がエッチング或いは汚染されることを防止する。
【００１７】
請求項４に記載の半導体装置の製造方法に係る発明は、前記被エッチング層が、絶縁膜（５）と、この絶縁膜（５）の上に形成されたフォトレジスト（６）よりなることを特徴とするものである。
【００１８】
この発明は、被エッチング層が絶縁層とフォトレジストよりなるので、この絶縁層とフォトレジストの下の、例えば、素子に至るバイヤホールを該絶縁層とフォトレジストに形成することができる。この場合、フォトレジストを形成することになるが、フォトレジストには覗き窓に対応する大きな開口が形成される。したがって、絶縁膜のエッチングに際し大きな開口が形成されて半導体基板が不必要にエッチングされ或いは汚染される虞れがあるが、これらの懸念はエッチングストップ層によりなくなる。
【００１９】
請求項５に記載の半導体装置の製造方法に係る発明は、フォトマスク（７１）に位置合わせ用の開口マーク（９）と該開口マーク（９）よりも大きい覗き窓（１０）と部分エッチング用の光透過窓（８）とを形成する工程と、半導体基板（１、１ａ、１ｂ）の第１の主面に素子（２）と位置合わせ用の基準マーク（４）とを形成すると共に、前記半導体基板（１、１ａ、１ｂ）の第１の主面または第２の主面に、前記覗き窓（１０）よりも大きな面積のエッチングストップ層（３、３ａ）を形成する工程と、前記フォトマスク（７１）を前記半導体基板（１、１ａ、１ｂ）に対向して配置し、半導体透過光を用いて前記覗き窓（１０）を通して前記基準マーク（４）を探し出して、該基準マーク（４）と前記開口マーク（９）の位置合わせを行うと共に、前記覗き窓（１０）を前記エッチングストップ層（３、３ａ）に向かい合わせる工程と、半導体基板（１、１ａ、１ｂ）をエッチングして半導体基板（１、１ａ、１ｂ）にバイヤホール（８ｅ、８ｆ）を形成すると共に、前記エッチングストップ層（３、３ａ）により前記半導体基板（１、１ａ、１ｂ）が貫通エッチングされて、第１主面側と第２主面側とが連通することを防止する工程と、を含むものである。
【００２０】
この発明は、半導体基板の第１の主面または第２の主面にエッチングストップ層を設ける。このエッチングストップ層は、使用するエッチングガスに対し、エッチングレートが低い材料で形成される。半導体基板の第１の主面にエッチングストップ層を設けて第２の主面側から、半導体基板に部分エッチングを施して、半導体基板の第１の主面に形成した素子に達するバイヤホールを形成する。この部分エッチングにより、レジストマスクの開口部（フォトマスクの覗き窓）に対応する半導体基板もエッチングされるが、第１の主面のその対応する領域にはエッチングストップ層が設けられているので、半導体基板は貫通エッチングされても、エッチングストップ層に塞がれて、その表裏がオープン、即ち連通することはない。このため、エッチングガスが表面側に回り込んで、素子などに損傷を与えることを防止することができる。
【００２１】
また、エッチングストップ層を半導体基板の第２の主面に設けて、半導体基板を第２の主面（被エッチング面）側から部分エッチングして、半導体基板の第１の主面に形成した素子に達するバイヤホールを形成する。この場合は、半導体基板はエッチングストップ層に防御されてエッチングされないので、半導体基板は貫通エッチングされることはなく、第１の主面に形成した素子にエッチングによる損傷を与えることはない。
【００２２】
請求項６に記載の半導体装置の製造方法に係る発明は、前記フォトマスク（７１）の覗き窓（１０）の面内に角度合わせ用の角度マーク（１２）を形成し、該角度マーク（１２）と前記基準マーク（４）とにより半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）との角度を調整することを特徴とするものである。この発明は、まず角度マークを形成したフォトマスクの覗き窓を通して、半導体基板に形成した基準マークを探し出す。つぎに半導体基板とフォトマスクとを相対的に回転移動させて、覗き窓の面内に形成した角度マークと基準マークとを合わせ、半導体基板とフォトマスクの角度を合わせる。そして半導体基板とフォトマスクとを相対的に移動させて、基準マーク（半導体基板）と開口マーク（フォトマスク）とを合わせることで、半導体基板とフォトマスクの正確な位置合わせを行う。
【００２３】
請求項７に記載のフォトマスクの位置合わせ方法に係る発明は、位置合わせ用の基準マーク（４）とエッチングストップ層（３、３ａ）とが形成された半導体基板（１、１ａ、１ｂ）と、位置合わせ用の開口マーク（９）と角度合わせ用の角度マーク（１２）を有する覗き窓（１０）とが形成されたフォトマスク（７１）とを用い、覗き窓（１０）を通して基準マーク（４）を探し出し、ついで半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）とを相対的に回転移動して角度マーク（１２）と基準マーク（４）とを合わせ、その後半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）とを相対的に移動して基準マーク（４）と開口マーク（９）との位置合わせを行い、この状態でエッチングストップ層（３、３ａ）と覗き窓（１０）とが向き合うようにしたものである。
【００２４】
この発明は、フォトマスクに形成した覗き窓を通して、半導体基板に形成した基準マークを探し出す。つぎに、半導体基板とフォトマスクとを相対的に回転移動させて、覗き窓の面内に形成した角度マークと基準マークとを合わせ、半導体基板とフォトマスクの角度を合わせる。そして、半導体基板とフォトマスクとを相対的に移動させて、基準マーク（半導体基板）と開口マーク（フォトマスク）とを合わせることで、半導体基板とフォトマスクの正確な位置合わせを行う。
【００２５】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の第１実施例について図１〜図９を参照して説明する。
【００２６】
図１および図２において、１はシリコン（Ｓｉ）、ガリウム・ヒソ（ＧａＡｓ）等からなる半導体基板で、その上面には、例えば、ＦＥＴ（Field Effect Transistor ）、ＭＭＩＣ（Microwave Monolithic Integrated Circuit ）等の素子電極２、矩形状のエッチングストップ層３および位置合わせ用基準マーク４が、金（Ａｕ）、チタン（ＴＩ）などの金属で形成されている。
【００２７】
前記エッチングストップ層３は、後述のフォトマスクの覗き窓と相似形状をしており、この覗き窓よりやや大きな形状をしている。
【００２８】
また、前記位置合わせ用基準マーク４は、一辺が数μｍの４個の正方形マーク４ａよりなる。これらの４個の正方形マーク４ａは、半導体基板１と平行な４辺をそれぞれ有し、点対称となるように離間して幾何学的に配置される。
【００２９】
素子電極２およびエッチングストップ層３を含み、半導体基板１の上には、被エッチング層としての酸化シリコンなどの絶縁膜５が真空薄膜形成法などにより設けられる。本実施例は、この素子電極２に達するバイヤホールを部分エッチング（パターニング作業を必要とするエッチング）により被エッチング層としての絶縁膜５に形成するものである。
【００３０】
また、基準マーク４を含む絶縁膜５の上には、被エッチング層としての透明なポジ型フォトレジスト６が設けられる。
【００３１】
図３および図４において、７はポジ型フォトマスクで、石英ガラス基板７ａの表面に設けたクロム（Ｃｒ）膜７ｂにより、透明なマスクパターン、即ち、部分エッチング用の光透過窓８、４個の正方形マーク９ａよりなる位置合わせ用の開口マーク９および覗き窓１０が形成される。
【００３２】
前記光透過窓８は、フォトマスク７が半導体基板１と一緒に露光装置にセットされて位置合わせされたとき、半導体基板１に形成された素子電極２に対応する部位に形成される。そして、この光透過窓８は、後述するように、ポジ型フォトレジスト６に開口を形成して、この開口を通して絶縁膜５を部分的にエッチングして、図９に示すように、素子電極２に達するバイヤホール８ｂを形成するものである。
【００３３】
また、前記開口マーク９は、半導体基板１の基準マーク４に対応している。そして、開口マーク９を構成する４個の正方形マーク９ａは、基準マーク４を構成する正方形マーク４ａと同様に、点対称に離間して幾何学的に配置されている。そして、正方形マーク９ａは正方形マーク４ａよりやや大きな相似形状をしており、その内側に正方形マーク４ａがそれぞれ均等に内包される。
【００３４】
さらに、前記覗き窓１０は、半導体基板１のエッチングストップ層３に対応しており、エッチングストップ層３よりやや小さい相似形状をしており、開口マーク９より大きい形状にして半導体基板１の位置合わせ用の基準マーク４を迅速に探し出すことができるようになっている。
【００３５】
つぎに、図５において、図１、図２に示す半導体基板１と図２、図３に示すフォトマスク７とを図示しない露光装置のステージに、フォトマスク７を上側にしてセットする。この場合、半導体基板１に形成したフォトレジスト６とフォトマスク７に形成したマスクパターン面をそれぞれ向き合わせて配置する。
【００３６】
つぎに、図６、図７を参照して半導体基板１とフォトマスク７との可視光を用いた位置合わせについて説明する。なお、下側に配置されている半導体基板１はフォトマスク７と識別を容易にするために、破線で示すことにする。
【００３７】
図６において、露光装置のステージにセットしたとき、半導体基板１とフォトマスク７との位置関係が、図６に示すように、ずれた状態にあったとする。
【００３８】
この状態で、フォトマスク７の覗き窓１０から半導体基板１の表面側を覗いて、ステージ（半導体基板１）を動かしながら、半導体基板１上の位置合わせ用の基準マーク４を探し出す。そして、破線矢印で示すように、ステージ（半導体基板１）を動かして、図７に示すように、フォトマスク７の開口マーク９の正方形マーク９ａの中に半導体基板１の基準マーク４の正方形マーク４ａを均等に位置合わせをする。そして、この位置合わせにより、エッチングストップ層３と覗き窓１０は向き合うことになる。
【００３９】
このように、半導体基板１とフォトマスク７が位置合わせを完了すると、その後、フォトレジスト６を露光および現像して、図８に示すように、フォトマスク７に対応するレジストマスク６ａを形成する。このレジストマスク６ａのうち、８ａは光透過窓８に対応するレジストマスクパターン、１０ａは覗き窓１０に対応するレジストマスクパターンである。
【００４０】
つぎに、図９に示すように、レジストマスク６ａを用い、４フッ化炭素ガス（ＣＦ４）を使用したＲＩＥ（Reactive Ion Etching）により、絶縁膜（酸化シリコン膜）５を部分エッチングして絶縁膜パターン５ａとなし、素子電極２に達するバイヤホール８ｂを形成する。このとき、レジストマスクパターン１０ａの下部の絶縁膜５もエッチングされて、エッチング開口１０ｂが形成されるが、このエッチング開口１０ｂの下部の半導体基板１の上には、エッチングストップ層３が設けられているので、半導体基板１はこのエッチングストップ層３に保護されてエッチングによる損傷を受けることがない。その後、不要になったレジストマスク６ａは除去される。以上の工程によりバイヤホール８ｂを有する半導体装置を製造する。
【００４１】
なお、上記実施例においては、被エッチング層として、パッシベーション膜などよりなる絶縁膜５を示したが、この被エッチング層は、図１０に示すように、素子電極２などの上に形成したフォトレジスト１１であってもよい。このフォトレジスト１１は、図６および図７に示す露光工程をへて露光され、その後、図１１に示すように、部分エッチングされる。この部分エッチングにより素子電極２に達するバイヤホール８ｃを形成する。
【００４２】
このとき、図３の覗き窓１０に対応するフォトレジスト１１の部分もエッチングされて、エッチング開口１０ｃが形成されるが、このエッチング開口１０ｃ部分には、エッチングストップ層３が設けられているので、半導体基板１はこのエッチングストップ層３に保護されてエッチングによる損傷を受けることがない。つぎに、本発明の半導体装置の製造方法の第２実施例について図１２〜図１７を参照して説明する。
図１２において、７１はポジ型フォトマスクで、図３および図４に示すフォトマスク７の覗き窓１０の面内に角度マークとしてクロス十字１２をクロム（Ｃｒ）により形成したものである。その他の形状は図３および図４に示すフォトマスク７と同様である。
【００４３】
図１３において、図１２に示すフォトマスク７１と図１および図２に示す半導体基板１とを図示しない露光装置のステージに、フォトマスク７１を上側にしてセットする。この場合、半導体基板１に形成したフォトレジスト６とフォトマスク７１に形成したマスクパターン面をそれぞれ向き合わせて配置する。
【００４４】
つぎに、図１４〜図１７を参照して半導体基板１とフォトマスク７１との可視光を用いた位置合わせ方法の実施例について説明する。なお、下側にセットされている半導体基板１は、上側にセットされているフォトマスク７１と識別を容易にするために、破線で示すことにする。
【００４５】
図１４において、露光装置のステージにフォトマスク７１をセットしたとき、半導体基板１とフォトマスク７１との位置関係が、図１４に示すように、ずれた状態にあったとする。この状態で、フォトマスク７１の覗き窓１０から半導体基板１の表面側を覗いて、ステージ（半導体基板１）を移動ないし回転させながら、半導体基板１上の位置合わせ用の基準マーク４を探し出す。そして、基準マーク４を、破線矢印で示すように、クロス十字１２の十字クロス点付近に移動させる。
【００４６】
つぎに、図１５において、半導体基板１をステージの回転機構により破線矢印で示す方向に回転させる。そして、図１６に示すように、クロス十字１２により４つに分割された９０°角の空間領域に、基準マーク４の４つの正方形マーク４ａを移動させる。ついで、点対称に離間している４個の正方形マーク４ａの対称点がクロス十字１２の十字クロス点に合い、かつ、４個の正方形マーク４ａがクロス十字１２の横線と縦線に線対称となるように、正方形マーク４ａ（半導体基板１）とクロス十字１２（フォトマスク７１）とを正確に合わせる。この結果、半導体基板１とフォトマスク７１の角度が合わせられる。
【００４７】
そして、半導体基板１を破線矢印で示す方向に平行移動して、図１７に示すように、半導体基板１の基準マーク４とフォトマスク７１の開口マーク９とが互いに重なるように位置合わせをする。この位置合わせは、基準マーク４の４個の正方形マーク４ａを開口マーク９の４個の正方形マーク９ａの中に均等に内包させることにより行われる。この位置合わせにより、半導体基板１に形成したエッチングストップ層３とフォトマスク７１に形成した覗き窓１０は向き合うようになる。これにより、半導体基板１とフォトマスク７１との位置合わせが完了する。このように、本実施例のフォトマスクの位置合わせ方法により、半導体基板１とフォトマスク７１が位置合わせを完了すると、その後、フォトレジスト６を露光および現像して、図８に示すように、レジストマスクパターン８ａ、１０ａを有し、フォトマスク７１に対応するレジストマスク６ａを形成する。なお、６ｂはクロス十字１２に対応するレジストマスクの部分である。
【００４８】
つぎに、図９において、第１実施例と同様に、レジストマスク６ａを用い、４フッ化炭素ガス（ＣＦ４）を使用したＲＩＥ（Reactive Ion Etching）により、絶縁膜５（酸化シリコン膜）を部分エッチングして、素子電極２に達するバイヤホール８ｂを形成する。
【００４９】
このとき、レジストマスクパターン１０ａの下部の絶縁膜５もエッチングされて、エッチング開口１０ｂが形成されるが、このエッチング開口１０ｂの下部の半導体基板１の上には、エッチングストップ層３が設けられているので、半導体基板１はこのエッチングストップ層３に保護されてエッチングによる損傷を受けることがない。その後、不要になったレジストマスク６ａは除去される。以上の工程によりバイヤホール８ｂを有する半導体装置を製造する。
【００５０】
つぎに、本発明の半導体装置の製造方法の第３実施例について図１８〜図２１を参照して説明する。この第３実施例は、前記実施例に係るフォトマスクの位置合わせを赤外線露光法を用いて行い、半導体基板の表面に形成した素子に達するバイヤホールを半導体基板にその裏面から開けて半導体装置を製造するものである。
【００５１】
図１８において、１ａは半導体基板で、図１および図２に示す半導体基板１の表面に形成されている絶縁膜５とポジ型フォトレジスト６との代わりに、半導体基板１ａの裏面にポジ型フォトレジスト１３を形成したものである。そして、素子電極２、エッチングストップ層３および位置合わせ用基準マーク４は、半導体基板１ａの表面に形成されている。また、７１はポジ型フォトマスクで、図１２および図１３に示すポジ型フォトマスク７１と同一のものである。
【００５２】
これらの半導体基板１ａとフォトマスク７１とは、フォトマスク７１を上側にして図示しない露光装置のステージにセットされる。この場合、半導体基板１ａに形成したフォトレジスト１３とフォトマスク７１に形成したマスクパターン面をそれぞれ向き合わせて配置する。
【００５３】
そして、半導体基板１ａとフォトマスク７１との位置合わせは、図１４〜図１７において、フォトマスクの位置合わせ方法の実施例として説明したところと同様である。ただ、前記実施例においては、可視光を使用したが、本実施例においては赤外線を用いる点が異なる。本実施例においては、半導体基板１ａの下方から赤外線を照射して、半導体基板１ａを透過する赤外線像をフォトマスク７１の上側から図示しない赤外線顕微鏡で見て、半導体基板１ａとフォトマスク７１との角度合わせ及び位置合わせを行う。したがって、角度合わせ及び位置合わせの詳細は前記説明を援用する。
【００５４】
このようにして、半導体基板１ａとフォトマスク７１とが位置合わせを完了すると、その後、フォトレジスト１３を露光および現像して、図１９に示すように、フォトマスク７１に対応するレジストマスク１３ａを形成する。このレジストマスク１３ａのうち、８ｄは光透過窓８に対応するレジストマスクパターン、１０ｄは覗き窓１０に対応するレジストマスクパターン、また１２ａはクロス十字１２に対応するレジストマスクの部分、また９ｂは開口マーク９に対応するレジストマスクパターンである。
【００５５】
つぎに、図２０に示すように、レジストマスク１３ａを用いて、半導体基板（ＧａＡｓ）１ａを、例えば塩素系ガスを使用したＲＩＥ（反応性イオンエッチング）により部分エッチングする。この部分エッチングにより、半導体基板１ａは貫通して素子電極２に達するバイヤホール８ｅが形成される。
【００５６】
また、この部分エッチングにより、レジストマスクパターン１０ｄの下部の半導体基板１ａにも貫通孔１０ｅが形成されるが、この貫通孔１０ｅはエッチングストップ層３に塞がれて、半導体基板１ａの表面側と裏面側とが連通することが防止される。これにより、エッチングガスが半導体基板１ａの裏面側から表面側に回り込むことがなく、表面側に形成している素子電極２などの損傷を防止することができる。
【００５７】
また、この部分エッチングにより、レジストマスクパターン９ｂの下部の半導体基板１ａにも貫通孔９ｃが形成されるが、この貫通孔９ｃは基準マーク４により塞がれる。
【００５８】
つぎに、図２１において、不要になったレジストマスク１３ａ（１２ａ）は除去される。以上の工程により、バイヤホール８ｅを有する半導体装置を製造する。
【００５９】
つぎに、本発明の半導体装置の製造方法の第４実施例について図２２および図２３を参照して説明する。この第４実施例は、第３実施例（図１８〜図２１）に対し、エッチングストップ層３ａを半導体基板１ｂの裏面、即ち被エッチング面に設けた点が異なり、それにより半導体基板１ｂのエッチング後の形状が異なる。エッチングストップ層３ａは、エッチングストップ層３と同様に、覗き窓１０よりやや大きい面積を有している。第３実施例と同様に、半導体基板１ｂとフォトマスク７１との角度合わせ及び位置合わせを行う。
【００６０】
そして、フォトレジスト１４を露光および現像してレジストマスクを作り、このレジストマスクを用いて、半導体基板１ｂをその裏面側から部分エッチングし、不要となったレジストマスクを除去して、図２３に示すように、バイヤホール８ｆを有する半導体装置を製造する。
【００６１】
この実施例によると、エッチングストップ層３ａがエッチングガスに耐蝕性があるので、半導体基板１ｂのエッチングによる損傷ないし貫通が防止される。
【００６２】
なお、上記実施例において、位置合わせ用の基準マーク４と位置合わせ用の開口マーク９とは対を成しているが、これらと同様のもう一対を、位置合わせ精度を向上させるために、半導体基板（ウエハー）とフォトマスクの別の場所に設けてもよい。
【００６３】
【発明の効果】
請求項１〜４に記載の半導体装置の製造方法に係る発明は、フォトマスクに位置決め用の開口マークより大きな視野の広い覗き窓を設けて、半導体基板に設けた位置決め用の基準マークを可視光を用いて容易かつ迅速に探し出すことができるので、露光工程における半導体基板とフォトマスクとの位置合わせ作業が簡略化され且つ時間が短縮されて、露光工程の生産性を向上させることができる。
【００６４】
また、これらの発明は、フォトマスクの覗き窓に対応する半導体基板の領域にエッチングストップ層を設けているので、部分エッチング工程において半導体基板がエッチングストップ層に保護されて損傷を受けることはない。
【００６５】
また、これらの発明は、覗き窓を素子形成領域以外の領域に形成するので、素子形成領域の素子の大きさに関わりなく適用できるため、素子の高集積化を図ることができる。
【００６６】
請求項５に記載の半導体装置の製造方法に係る発明は、請求項１に記載の発明が可視光を用いて半導体基板とフォトマスクとの位置あわせを行うのに対し、赤外線を用いて行うことが請求項１に記載の発明と相違するが、露光工程における効果は、請求項１に記載の発明と略同様の効果を有する。
【００６７】
また、この発明は、半導体基板の被エッチング面の反対面にエッチングストップ層を設けた場合には、該エッチングストップ層の領域の半導体基板は貫通エッチングされるが、該エッチングストップ層は貫通孔を塞いで、エッチングガスが素子の形成面側に回り込むのを防止することができる。
【００６８】
また、この発明は、半導体基板の被エッチング面にエッチングストップ層を設けた場合には、半導体基板はエッチングストップ層に保護されてエッチングによる損傷を受けることがない。
【００６９】
請求項６に記載の半導体装置の製造方法に係る発明は、大きな面積の覗き窓の面内に角度合わせ用の角度マークを形成しているので、この角度マーク（フォトマスク）と基準マーク（半導体基板）とを用いて、半導体基板とフォトマスクの角度を正確、容易かつ迅速に合わせることができる。
請求項７に記載のフォトマスクの位置合わせ方法に係る発明は、視野の広い覗き窓を通して基準マークを容易かつ迅速に探し出すことができ、角度マークと基準マークとを用いて半導体基板とフォトマスクの角度を迅速に合わせることができ、そして基準マークと開口マークにより半導体基板とフォトマスクの位置合わせを正確に行うことができて、露光工程における半導体基板とフォトマスクとの位置合わせ作業が簡略化され且つ時間が短縮されて、露光工程の生産性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の製造方法の第１実施例を示すもので、素子、エッチングストップ層および位置合わせ用基準マークの形成された半導体基板の平面図
【図２】 図１のＸ−Ｘ線断面形態図
【図３】 光透過窓、覗き窓および角度合わせ用開口マークの形成されたフォトマスクの平面図
【図４】 図３のＹ−Ｙ線断面形態図
【図５】 図１に示す半導体基板と図４に示すフォトマスクとを露光装置にセットした状態を示す断面形態図
【図６】 露光装置のステージを動かして半導体基板の位置合わせ用基準マークをフォトマスクの覗き窓から覗いて探し出した状態を示す平面図
【図７】 半導体基板の基準マークとフォトマスクの角度マークとの位置合わせを行った平面図
【図８】 レジストマスクを形成した半導体基板の断面形態図
【図９】 絶縁膜をエッチングしてバイヤホールを形成した半導体基板の断面形態図
【図１０】 被エッチング層としてフォトレジストを用いた半導体基板の断面形態図
【図１１】 図１０に示すフォトレジストをエッチングしてバイヤホールを形成した半導体基板の断面形態図
【図１２】 本発明の半導体装置の製造方法の第２実施例を示すもので、特に覗き窓の面内に角度合わせ用の角度マークを形成したフォトマスクの平面図
【図１３】 図２に示す半導体基板と図１２に示すフォトマスクとを露光装置にセットした状態を示す断面形態図
【図１４】 本発明のフォトマスクの位置合わせ方法を示すもので、半導体基板の基準マークをフォトマスクの角度マークの領域まで移動させる平面形態図
【図１５】 半導体基板を回動させて基準マークと角度マークとの角度を合わせる平面形態図
【図１６】 半導体基板とフォトマスクとの角度を合わせた後、半導体基板を平行移動させる平面形態図
【図１７】 半導体基板とフォトマスクとの位置合わせの完了した平面形態図
【図１８】 本発明の半導体装置の製造方法の第３実施例を示すもので、半導体基板とフォトマスクとを露光装置にセットした状態を示す断面形態図
【図１９】 レジストマスクの形成された半導体基板の断面形態図
【図２０】 エッチングしてバイヤホールを形成した半導体基板の断面形態図
【図２１】 不要なレジストマスクを除去した半導体基板の断面形態図
【図２２】 本発明の半導体装置の製造方法の第４実施例を示すもので、半導体基板とフォトマスクとを露光装置にセットした状態を示す断面形態図
【図２３】 バイヤホールを形成して不要なレジストマスクを除去した半導体基板の断面形態図
【符号の説明】
１、１ａ、１ｂ 半導体基板
２ 素子電極
３ エッチングストップ層
４ 位置合わせ用基準マーク
４ａ、９ａ 正方形マーク
５ 絶縁膜
５ａ 絶縁膜パターン
６ ポジ型フォトレジスト
６ａ、６ｂ レジストマスク
７、７１ ポジ型フォトマスク
７ａ 石英ガラス基板
７ｂ クロム膜
８ 部分エッチング用の光透過窓
８ａ、８ｄ、９ｂ、１０ａ、１０ｄ レジストマスクパターン
８ｂ、８ｃ、８ｅ、８ｆ バイヤホール
９ 位置合わせ用の開口マーク
９ｃ、１０ｅ 貫通孔
１０ 覗き窓
１０ｂ、１０ｃ エッチング開口
１１、１３、１４ ポジ型フォトレジスト
１１ａ、１２ａ、１３ａ レジストマスク
１２ クロス十字
【発明の属する技術分野】
本発明は、フォトエッチング工程における半導体基板とフォトマスクとの位置合わせを容易かつ迅速にすると共に、部分エッチング工程における半導体基板の不要なエッチングを防止した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
この種の従来の半導体装置の製造方法およびフォトマスクの位置合わせ方法として、特開平９−１５３６０３号公報に開示されている発明がある。この発明は、ＳＯＩ基板を構成する下部シリコン層の中央部に酸化膜パターンを形成し、またその周辺部の複数箇所に位置合わせ用パターンを形成する。この下部シリコン層の上面に、前記位置合わせ用パターンの領域を除いて、ＳＯＩ基板を構成する上部シリコン層を接合する。
【０００３】
ついで、ＳＯＩ基板の上部シリコン層を薄く研磨およびエッチングしてデバイスの形成される活性層となる薄膜上部シリコン層に加工する。
【０００４】
一方、石英基板よりなるフォトマスクの中央部にデバイス用マスクパターンを形成し、またその周辺部の複数箇所に位置合わせ用マスクパターンを形成する。そして、露光工程において、ＳＯＩ基板の上面にフォトレジストを塗布し、このＳＯＩ基板の上側にフォトマスクを配置して、可視光を用いて下部シリコン層の位置合わせ用パターンとフォトマスクの位置合わせ用マスクパターンとの位置合わせを行うものである。
【０００５】
また、ＳＯＩ基板の位置合わせ用パターンが下部シリコン層と薄膜上部シリコン層との接合面部に埋設されている場合には、露光工程において、ＳＯＩ基板の上面にフォトレジストを塗布し、このＳＯＩ基板の上側にフォトマスクを配置し、ＳＯＩ基板の下方からこのＳＯＩ基板を透過する赤外線を照射し、フォトマスクの上方から赤外線顕微鏡で覗いて、ＳＯＩ基板の位置合わせ用パターンとフォトマスクの位置合わせ用マスクパターンとの位置合わせを行うものである。
【０００６】
また、従来の半導体装置の製造方法として、特開平５−４１５１３号公報に開示された発明がある。この発明は、半導体基板の表面に形成された電極に、半導体基板の裏面からバイヤホールを形成するものである。まず、半導体基板の表面に切削パターンを兼ねる位置合わせ用パターンを形成する。また、フォトマスクにバイヤホール用のパターンと位置合わせ用パターンとを形成する。このフォトマスクを用いて半導体基板の裏面に形成したレジストを露光し、かつ現像してレジストパターンを形成する。そして、このレジストパターンをマスクにして、半導体基板をエッチングして基板表面の電極に達するバイヤホール用の孔を形成する。このとき、レジストマスクに形成された位置合わせ用パターンは、バイヤホール用パターンに比べて幅が小さいので、半導体基板を貫通エッチングするには至らず、したがって、エッチングガスが基板表面に回って素子電極が損傷することを防止することができるというものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法およびフォトマスクの位置合わせ方法においては、可視光を用いるにせよ、赤外線を用いるにせよ、フォトマスクに形成した位置合わせ用マスクパターンの面積が狭すぎて、半導体基板に形成した位置合わせ用パターンを探し出すのに時間がかかっていた。また、半導体装置の高集積化が進むと、この位置合わせ用マスクパターンはさらに縮小化するので、位置合わせ用パターンを探し出すことはより困難になる。
【０００８】
また、従来の半導体装置の製造方法において、位置合わせ用パターンを探し出す時間を短縮するために、フォトマスクに形成した位置合わせ用マスクパターンの面積を大きくすると、部分エッチング工程において半導体基板が貫通エッチングされて貫通孔ができ、この貫通孔を通り抜けたエッチングガスにより素子電極が損傷を受けるという問題があった。
【０００９】
そこで、本発明は、位置合わせ用の開口マークより大きな覗き窓をフォトマスクに設けることにより、半導体基板に形成した位置合わせ用の基準マークを容易かつ迅速に探し出すことができるとともに、部分エッチング工程におけるエッチングの弊害を防止した半導体装置の製造方法およびフォトマスクの位置合わせ方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の半導体装置の製造方法に係る発明は、エッチング用のフォトマスク（７）に、位置合わせ用の開口マーク（９）と該開口マーク（９）よりも大きい覗き窓（１０）を形成する工程と、半導体基板（１）に位置合わせ用の基準マーク（４）と前記覗き窓（１０）よりも大きな面積のエッチングストップ層（３）とを形成する工程と、前記覗き窓（１０）を通して前記基準マーク（４）を探し出し、該基準マーク（４）と前記開口マーク（９）との位置合わせを行うと共に、前記覗き窓（１０）を前記エッチングストップ層（３）に向かい合わせる工程とを含み、前記フォトマスク（７）を使用した被エッチング層（５、６、１１）の部分エッチングに際し、前記覗き窓（１０）に相当する部分のエッチングを前記エッチングストップ層（３）で停止させるものである。。
【００１１】
この発明は、半導体基板に、例えばＦＥＴ（Field Effect Transistor ）、ＭＭＩＣ（Microwave Monolithic Integrated Circuit ）などの素子を形成する。また、半導体基板の素子形成領域以外の領域に、位置合わせ用の基準マークとエッチングストップ層とを形成する。一方、フォトマスクには、素子形成用パターン以外に、基準マークを探し出すための覗き窓と該基準マークに位置合わせをする開口マークとを形成する。露光装置のステージに半導体基板とフォトマスクとをセットし、ステージを移動ないし回転させてこれらの位置合わせを行う。この位置合わせは、可視光または赤外線を用い、フォトマスクに形成した覗き窓を通して半導体基板上の基準マークを探し出すことにより行われる。この覗き窓は、上記のように、素子形成領域以外の領域に形成されて開口マークより大きな面積を有しているので視野が広く、基準マークを容易かつ迅速に探し出すことができる。
【００１２】
また、例えば、ポジ型フォトマスクを使用して被エッチング層を部分エッチングする場合、被エッチング層にはフォトマスクの覗き窓に対応する大きな開口部が形成される。この被エッチング層のエッチングによる開口部は、フォトマスクの覗き窓が大きければ大きいほど、エッチングレートが高くなり、それに伴って大きくなる。そのため、このような開口部のエッチングが望ましくない場合には、前述のように、フォトマスクの覗き窓に対応する半導体基板の表面に、エッチングの進行を抑制するために、覗き窓よりやや大きいエッチングストップ層を設ける。これにより、被エッチング層の部分エッチング工程において、または、後続の工程において半導体基板が不必要にエッチングされたり、汚染されたり、或いは素子が損傷を受けることを防止することができる。このエッチングストップ層は、被エッチング層のエッチングに際し、エッチングされない、またはエッチングレートの低い材料で形成される。
【００１３】
請求項２に記載の半導体装置の製造方法に係る発明は、前記被エッチング層が、絶縁膜（５）であることを特徴とするものである。
【００１４】
この発明は、被エッチング層がパッシベーション膜などの絶縁膜よりなるので、この絶縁膜下の、例えば、素子に至るバイヤホールを該絶縁膜に形成することができる。この場合、エッチングストップ層は、絶縁膜のエッチングのとき、或いは後続の工程で半導体基板が不必要にエツチングされたり、汚染されるのを防止する。
【００１５】
請求項３に記載の半導体装置の製造方法に係る発明は、前記被エッチング層が、フォトレジスト（６、１１）であることを特徴とするものである。
【００１６】
この発明は、被エッチング層がフォトレジストよりなるので、このフォトレジスト下の、例えば、素子に至るバイヤホールを該フォトレジストに形成することができる。この場合、エッチングストップ層は、フォトレジストの現像液で半導体基板がエッチング或いは汚染されることを防止する。
【００１７】
請求項４に記載の半導体装置の製造方法に係る発明は、前記被エッチング層が、絶縁膜（５）と、この絶縁膜（５）の上に形成されたフォトレジスト（６）よりなることを特徴とするものである。
【００１８】
この発明は、被エッチング層が絶縁層とフォトレジストよりなるので、この絶縁層とフォトレジストの下の、例えば、素子に至るバイヤホールを該絶縁層とフォトレジストに形成することができる。この場合、フォトレジストを形成することになるが、フォトレジストには覗き窓に対応する大きな開口が形成される。したがって、絶縁膜のエッチングに際し大きな開口が形成されて半導体基板が不必要にエッチングされ或いは汚染される虞れがあるが、これらの懸念はエッチングストップ層によりなくなる。
【００１９】
請求項５に記載の半導体装置の製造方法に係る発明は、フォトマスク（７１）に位置合わせ用の開口マーク（９）と該開口マーク（９）よりも大きい覗き窓（１０）と部分エッチング用の光透過窓（８）とを形成する工程と、半導体基板（１、１ａ、１ｂ）の第１の主面に素子（２）と位置合わせ用の基準マーク（４）とを形成すると共に、前記半導体基板（１、１ａ、１ｂ）の第１の主面または第２の主面に、前記覗き窓（１０）よりも大きな面積のエッチングストップ層（３、３ａ）を形成する工程と、前記フォトマスク（７１）を前記半導体基板（１、１ａ、１ｂ）に対向して配置し、半導体透過光を用いて前記覗き窓（１０）を通して前記基準マーク（４）を探し出して、該基準マーク（４）と前記開口マーク（９）の位置合わせを行うと共に、前記覗き窓（１０）を前記エッチングストップ層（３、３ａ）に向かい合わせる工程と、半導体基板（１、１ａ、１ｂ）をエッチングして半導体基板（１、１ａ、１ｂ）にバイヤホール（８ｅ、８ｆ）を形成すると共に、前記エッチングストップ層（３、３ａ）により前記半導体基板（１、１ａ、１ｂ）が貫通エッチングされて、第１主面側と第２主面側とが連通することを防止する工程と、を含むものである。
【００２０】
この発明は、半導体基板の第１の主面または第２の主面にエッチングストップ層を設ける。このエッチングストップ層は、使用するエッチングガスに対し、エッチングレートが低い材料で形成される。半導体基板の第１の主面にエッチングストップ層を設けて第２の主面側から、半導体基板に部分エッチングを施して、半導体基板の第１の主面に形成した素子に達するバイヤホールを形成する。この部分エッチングにより、レジストマスクの開口部（フォトマスクの覗き窓）に対応する半導体基板もエッチングされるが、第１の主面のその対応する領域にはエッチングストップ層が設けられているので、半導体基板は貫通エッチングされても、エッチングストップ層に塞がれて、その表裏がオープン、即ち連通することはない。このため、エッチングガスが表面側に回り込んで、素子などに損傷を与えることを防止することができる。
【００２１】
また、エッチングストップ層を半導体基板の第２の主面に設けて、半導体基板を第２の主面（被エッチング面）側から部分エッチングして、半導体基板の第１の主面に形成した素子に達するバイヤホールを形成する。この場合は、半導体基板はエッチングストップ層に防御されてエッチングされないので、半導体基板は貫通エッチングされることはなく、第１の主面に形成した素子にエッチングによる損傷を与えることはない。
【００２２】
請求項６に記載の半導体装置の製造方法に係る発明は、前記フォトマスク（７１）の覗き窓（１０）の面内に角度合わせ用の角度マーク（１２）を形成し、該角度マーク（１２）と前記基準マーク（４）とにより半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）との角度を調整することを特徴とするものである。この発明は、まず角度マークを形成したフォトマスクの覗き窓を通して、半導体基板に形成した基準マークを探し出す。つぎに半導体基板とフォトマスクとを相対的に回転移動させて、覗き窓の面内に形成した角度マークと基準マークとを合わせ、半導体基板とフォトマスクの角度を合わせる。そして半導体基板とフォトマスクとを相対的に移動させて、基準マーク（半導体基板）と開口マーク（フォトマスク）とを合わせることで、半導体基板とフォトマスクの正確な位置合わせを行う。
【００２３】
請求項７に記載のフォトマスクの位置合わせ方法に係る発明は、位置合わせ用の基準マーク（４）とエッチングストップ層（３、３ａ）とが形成された半導体基板（１、１ａ、１ｂ）と、位置合わせ用の開口マーク（９）と角度合わせ用の角度マーク（１２）を有する覗き窓（１０）とが形成されたフォトマスク（７１）とを用い、覗き窓（１０）を通して基準マーク（４）を探し出し、ついで半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）とを相対的に回転移動して角度マーク（１２）と基準マーク（４）とを合わせ、その後半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）とを相対的に移動して基準マーク（４）と開口マーク（９）との位置合わせを行い、この状態でエッチングストップ層（３、３ａ）と覗き窓（１０）とが向き合うようにしたものである。
【００２４】
この発明は、フォトマスクに形成した覗き窓を通して、半導体基板に形成した基準マークを探し出す。つぎに、半導体基板とフォトマスクとを相対的に回転移動させて、覗き窓の面内に形成した角度マークと基準マークとを合わせ、半導体基板とフォトマスクの角度を合わせる。そして、半導体基板とフォトマスクとを相対的に移動させて、基準マーク（半導体基板）と開口マーク（フォトマスク）とを合わせることで、半導体基板とフォトマスクの正確な位置合わせを行う。
【００２５】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の第１実施例について図１〜図９を参照して説明する。
【００２６】
図１および図２において、１はシリコン（Ｓｉ）、ガリウム・ヒソ（ＧａＡｓ）等からなる半導体基板で、その上面には、例えば、ＦＥＴ（Field Effect Transistor ）、ＭＭＩＣ（Microwave Monolithic Integrated Circuit ）等の素子電極２、矩形状のエッチングストップ層３および位置合わせ用基準マーク４が、金（Ａｕ）、チタン（ＴＩ）などの金属で形成されている。
【００２７】
前記エッチングストップ層３は、後述のフォトマスクの覗き窓と相似形状をしており、この覗き窓よりやや大きな形状をしている。
【００２８】
また、前記位置合わせ用基準マーク４は、一辺が数μｍの４個の正方形マーク４ａよりなる。これらの４個の正方形マーク４ａは、半導体基板１と平行な４辺をそれぞれ有し、点対称となるように離間して幾何学的に配置される。
【００２９】
素子電極２およびエッチングストップ層３を含み、半導体基板１の上には、被エッチング層としての酸化シリコンなどの絶縁膜５が真空薄膜形成法などにより設けられる。本実施例は、この素子電極２に達するバイヤホールを部分エッチング（パターニング作業を必要とするエッチング）により被エッチング層としての絶縁膜５に形成するものである。
【００３０】
また、基準マーク４を含む絶縁膜５の上には、被エッチング層としての透明なポジ型フォトレジスト６が設けられる。
【００３１】
図３および図４において、７はポジ型フォトマスクで、石英ガラス基板７ａの表面に設けたクロム（Ｃｒ）膜７ｂにより、透明なマスクパターン、即ち、部分エッチング用の光透過窓８、４個の正方形マーク９ａよりなる位置合わせ用の開口マーク９および覗き窓１０が形成される。
【００３２】
前記光透過窓８は、フォトマスク７が半導体基板１と一緒に露光装置にセットされて位置合わせされたとき、半導体基板１に形成された素子電極２に対応する部位に形成される。そして、この光透過窓８は、後述するように、ポジ型フォトレジスト６に開口を形成して、この開口を通して絶縁膜５を部分的にエッチングして、図９に示すように、素子電極２に達するバイヤホール８ｂを形成するものである。
【００３３】
また、前記開口マーク９は、半導体基板１の基準マーク４に対応している。そして、開口マーク９を構成する４個の正方形マーク９ａは、基準マーク４を構成する正方形マーク４ａと同様に、点対称に離間して幾何学的に配置されている。そして、正方形マーク９ａは正方形マーク４ａよりやや大きな相似形状をしており、その内側に正方形マーク４ａがそれぞれ均等に内包される。
【００３４】
さらに、前記覗き窓１０は、半導体基板１のエッチングストップ層３に対応しており、エッチングストップ層３よりやや小さい相似形状をしており、開口マーク９より大きい形状にして半導体基板１の位置合わせ用の基準マーク４を迅速に探し出すことができるようになっている。
【００３５】
つぎに、図５において、図１、図２に示す半導体基板１と図２、図３に示すフォトマスク７とを図示しない露光装置のステージに、フォトマスク７を上側にしてセットする。この場合、半導体基板１に形成したフォトレジスト６とフォトマスク７に形成したマスクパターン面をそれぞれ向き合わせて配置する。
【００３６】
つぎに、図６、図７を参照して半導体基板１とフォトマスク７との可視光を用いた位置合わせについて説明する。なお、下側に配置されている半導体基板１はフォトマスク７と識別を容易にするために、破線で示すことにする。
【００３７】
図６において、露光装置のステージにセットしたとき、半導体基板１とフォトマスク７との位置関係が、図６に示すように、ずれた状態にあったとする。
【００３８】
この状態で、フォトマスク７の覗き窓１０から半導体基板１の表面側を覗いて、ステージ（半導体基板１）を動かしながら、半導体基板１上の位置合わせ用の基準マーク４を探し出す。そして、破線矢印で示すように、ステージ（半導体基板１）を動かして、図７に示すように、フォトマスク７の開口マーク９の正方形マーク９ａの中に半導体基板１の基準マーク４の正方形マーク４ａを均等に位置合わせをする。そして、この位置合わせにより、エッチングストップ層３と覗き窓１０は向き合うことになる。
【００３９】
このように、半導体基板１とフォトマスク７が位置合わせを完了すると、その後、フォトレジスト６を露光および現像して、図８に示すように、フォトマスク７に対応するレジストマスク６ａを形成する。このレジストマスク６ａのうち、８ａは光透過窓８に対応するレジストマスクパターン、１０ａは覗き窓１０に対応するレジストマスクパターンである。
【００４０】
つぎに、図９に示すように、レジストマスク６ａを用い、４フッ化炭素ガス（ＣＦ４）を使用したＲＩＥ（Reactive Ion Etching）により、絶縁膜（酸化シリコン膜）５を部分エッチングして絶縁膜パターン５ａとなし、素子電極２に達するバイヤホール８ｂを形成する。このとき、レジストマスクパターン１０ａの下部の絶縁膜５もエッチングされて、エッチング開口１０ｂが形成されるが、このエッチング開口１０ｂの下部の半導体基板１の上には、エッチングストップ層３が設けられているので、半導体基板１はこのエッチングストップ層３に保護されてエッチングによる損傷を受けることがない。その後、不要になったレジストマスク６ａは除去される。以上の工程によりバイヤホール８ｂを有する半導体装置を製造する。
【００４１】
なお、上記実施例においては、被エッチング層として、パッシベーション膜などよりなる絶縁膜５を示したが、この被エッチング層は、図１０に示すように、素子電極２などの上に形成したフォトレジスト１１であってもよい。このフォトレジスト１１は、図６および図７に示す露光工程をへて露光され、その後、図１１に示すように、部分エッチングされる。この部分エッチングにより素子電極２に達するバイヤホール８ｃを形成する。
【００４２】
このとき、図３の覗き窓１０に対応するフォトレジスト１１の部分もエッチングされて、エッチング開口１０ｃが形成されるが、このエッチング開口１０ｃ部分には、エッチングストップ層３が設けられているので、半導体基板１はこのエッチングストップ層３に保護されてエッチングによる損傷を受けることがない。つぎに、本発明の半導体装置の製造方法の第２実施例について図１２〜図１７を参照して説明する。
図１２において、７１はポジ型フォトマスクで、図３および図４に示すフォトマスク７の覗き窓１０の面内に角度マークとしてクロス十字１２をクロム（Ｃｒ）により形成したものである。その他の形状は図３および図４に示すフォトマスク７と同様である。
【００４３】
図１３において、図１２に示すフォトマスク７１と図１および図２に示す半導体基板１とを図示しない露光装置のステージに、フォトマスク７１を上側にしてセットする。この場合、半導体基板１に形成したフォトレジスト６とフォトマスク７１に形成したマスクパターン面をそれぞれ向き合わせて配置する。
【００４４】
つぎに、図１４〜図１７を参照して半導体基板１とフォトマスク７１との可視光を用いた位置合わせ方法の実施例について説明する。なお、下側にセットされている半導体基板１は、上側にセットされているフォトマスク７１と識別を容易にするために、破線で示すことにする。
【００４５】
図１４において、露光装置のステージにフォトマスク７１をセットしたとき、半導体基板１とフォトマスク７１との位置関係が、図１４に示すように、ずれた状態にあったとする。この状態で、フォトマスク７１の覗き窓１０から半導体基板１の表面側を覗いて、ステージ（半導体基板１）を移動ないし回転させながら、半導体基板１上の位置合わせ用の基準マーク４を探し出す。そして、基準マーク４を、破線矢印で示すように、クロス十字１２の十字クロス点付近に移動させる。
【００４６】
つぎに、図１５において、半導体基板１をステージの回転機構により破線矢印で示す方向に回転させる。そして、図１６に示すように、クロス十字１２により４つに分割された９０°角の空間領域に、基準マーク４の４つの正方形マーク４ａを移動させる。ついで、点対称に離間している４個の正方形マーク４ａの対称点がクロス十字１２の十字クロス点に合い、かつ、４個の正方形マーク４ａがクロス十字１２の横線と縦線に線対称となるように、正方形マーク４ａ（半導体基板１）とクロス十字１２（フォトマスク７１）とを正確に合わせる。この結果、半導体基板１とフォトマスク７１の角度が合わせられる。
【００４７】
そして、半導体基板１を破線矢印で示す方向に平行移動して、図１７に示すように、半導体基板１の基準マーク４とフォトマスク７１の開口マーク９とが互いに重なるように位置合わせをする。この位置合わせは、基準マーク４の４個の正方形マーク４ａを開口マーク９の４個の正方形マーク９ａの中に均等に内包させることにより行われる。この位置合わせにより、半導体基板１に形成したエッチングストップ層３とフォトマスク７１に形成した覗き窓１０は向き合うようになる。これにより、半導体基板１とフォトマスク７１との位置合わせが完了する。このように、本実施例のフォトマスクの位置合わせ方法により、半導体基板１とフォトマスク７１が位置合わせを完了すると、その後、フォトレジスト６を露光および現像して、図８に示すように、レジストマスクパターン８ａ、１０ａを有し、フォトマスク７１に対応するレジストマスク６ａを形成する。なお、６ｂはクロス十字１２に対応するレジストマスクの部分である。
【００４８】
つぎに、図９において、第１実施例と同様に、レジストマスク６ａを用い、４フッ化炭素ガス（ＣＦ４）を使用したＲＩＥ（Reactive Ion Etching）により、絶縁膜５（酸化シリコン膜）を部分エッチングして、素子電極２に達するバイヤホール８ｂを形成する。
【００４９】
このとき、レジストマスクパターン１０ａの下部の絶縁膜５もエッチングされて、エッチング開口１０ｂが形成されるが、このエッチング開口１０ｂの下部の半導体基板１の上には、エッチングストップ層３が設けられているので、半導体基板１はこのエッチングストップ層３に保護されてエッチングによる損傷を受けることがない。その後、不要になったレジストマスク６ａは除去される。以上の工程によりバイヤホール８ｂを有する半導体装置を製造する。
【００５０】
つぎに、本発明の半導体装置の製造方法の第３実施例について図１８〜図２１を参照して説明する。この第３実施例は、前記実施例に係るフォトマスクの位置合わせを赤外線露光法を用いて行い、半導体基板の表面に形成した素子に達するバイヤホールを半導体基板にその裏面から開けて半導体装置を製造するものである。
【００５１】
図１８において、１ａは半導体基板で、図１および図２に示す半導体基板１の表面に形成されている絶縁膜５とポジ型フォトレジスト６との代わりに、半導体基板１ａの裏面にポジ型フォトレジスト１３を形成したものである。そして、素子電極２、エッチングストップ層３および位置合わせ用基準マーク４は、半導体基板１ａの表面に形成されている。また、７１はポジ型フォトマスクで、図１２および図１３に示すポジ型フォトマスク７１と同一のものである。
【００５２】
これらの半導体基板１ａとフォトマスク７１とは、フォトマスク７１を上側にして図示しない露光装置のステージにセットされる。この場合、半導体基板１ａに形成したフォトレジスト１３とフォトマスク７１に形成したマスクパターン面をそれぞれ向き合わせて配置する。
【００５３】
そして、半導体基板１ａとフォトマスク７１との位置合わせは、図１４〜図１７において、フォトマスクの位置合わせ方法の実施例として説明したところと同様である。ただ、前記実施例においては、可視光を使用したが、本実施例においては赤外線を用いる点が異なる。本実施例においては、半導体基板１ａの下方から赤外線を照射して、半導体基板１ａを透過する赤外線像をフォトマスク７１の上側から図示しない赤外線顕微鏡で見て、半導体基板１ａとフォトマスク７１との角度合わせ及び位置合わせを行う。したがって、角度合わせ及び位置合わせの詳細は前記説明を援用する。
【００５４】
このようにして、半導体基板１ａとフォトマスク７１とが位置合わせを完了すると、その後、フォトレジスト１３を露光および現像して、図１９に示すように、フォトマスク７１に対応するレジストマスク１３ａを形成する。このレジストマスク１３ａのうち、８ｄは光透過窓８に対応するレジストマスクパターン、１０ｄは覗き窓１０に対応するレジストマスクパターン、また１２ａはクロス十字１２に対応するレジストマスクの部分、また９ｂは開口マーク９に対応するレジストマスクパターンである。
【００５５】
つぎに、図２０に示すように、レジストマスク１３ａを用いて、半導体基板（ＧａＡｓ）１ａを、例えば塩素系ガスを使用したＲＩＥ（反応性イオンエッチング）により部分エッチングする。この部分エッチングにより、半導体基板１ａは貫通して素子電極２に達するバイヤホール８ｅが形成される。
【００５６】
また、この部分エッチングにより、レジストマスクパターン１０ｄの下部の半導体基板１ａにも貫通孔１０ｅが形成されるが、この貫通孔１０ｅはエッチングストップ層３に塞がれて、半導体基板１ａの表面側と裏面側とが連通することが防止される。これにより、エッチングガスが半導体基板１ａの裏面側から表面側に回り込むことがなく、表面側に形成している素子電極２などの損傷を防止することができる。
【００５７】
また、この部分エッチングにより、レジストマスクパターン９ｂの下部の半導体基板１ａにも貫通孔９ｃが形成されるが、この貫通孔９ｃは基準マーク４により塞がれる。
【００５８】
つぎに、図２１において、不要になったレジストマスク１３ａ（１２ａ）は除去される。以上の工程により、バイヤホール８ｅを有する半導体装置を製造する。
【００５９】
つぎに、本発明の半導体装置の製造方法の第４実施例について図２２および図２３を参照して説明する。この第４実施例は、第３実施例（図１８〜図２１）に対し、エッチングストップ層３ａを半導体基板１ｂの裏面、即ち被エッチング面に設けた点が異なり、それにより半導体基板１ｂのエッチング後の形状が異なる。エッチングストップ層３ａは、エッチングストップ層３と同様に、覗き窓１０よりやや大きい面積を有している。第３実施例と同様に、半導体基板１ｂとフォトマスク７１との角度合わせ及び位置合わせを行う。
【００６０】
そして、フォトレジスト１４を露光および現像してレジストマスクを作り、このレジストマスクを用いて、半導体基板１ｂをその裏面側から部分エッチングし、不要となったレジストマスクを除去して、図２３に示すように、バイヤホール８ｆを有する半導体装置を製造する。
【００６１】
この実施例によると、エッチングストップ層３ａがエッチングガスに耐蝕性があるので、半導体基板１ｂのエッチングによる損傷ないし貫通が防止される。
【００６２】
なお、上記実施例において、位置合わせ用の基準マーク４と位置合わせ用の開口マーク９とは対を成しているが、これらと同様のもう一対を、位置合わせ精度を向上させるために、半導体基板（ウエハー）とフォトマスクの別の場所に設けてもよい。
【００６３】
【発明の効果】
請求項１〜４に記載の半導体装置の製造方法に係る発明は、フォトマスクに位置決め用の開口マークより大きな視野の広い覗き窓を設けて、半導体基板に設けた位置決め用の基準マークを可視光を用いて容易かつ迅速に探し出すことができるので、露光工程における半導体基板とフォトマスクとの位置合わせ作業が簡略化され且つ時間が短縮されて、露光工程の生産性を向上させることができる。
【００６４】
また、これらの発明は、フォトマスクの覗き窓に対応する半導体基板の領域にエッチングストップ層を設けているので、部分エッチング工程において半導体基板がエッチングストップ層に保護されて損傷を受けることはない。
【００６５】
また、これらの発明は、覗き窓を素子形成領域以外の領域に形成するので、素子形成領域の素子の大きさに関わりなく適用できるため、素子の高集積化を図ることができる。
【００６６】
請求項５に記載の半導体装置の製造方法に係る発明は、請求項１に記載の発明が可視光を用いて半導体基板とフォトマスクとの位置あわせを行うのに対し、赤外線を用いて行うことが請求項１に記載の発明と相違するが、露光工程における効果は、請求項１に記載の発明と略同様の効果を有する。
【００６７】
また、この発明は、半導体基板の被エッチング面の反対面にエッチングストップ層を設けた場合には、該エッチングストップ層の領域の半導体基板は貫通エッチングされるが、該エッチングストップ層は貫通孔を塞いで、エッチングガスが素子の形成面側に回り込むのを防止することができる。
【００６８】
また、この発明は、半導体基板の被エッチング面にエッチングストップ層を設けた場合には、半導体基板はエッチングストップ層に保護されてエッチングによる損傷を受けることがない。
【００６９】
請求項６に記載の半導体装置の製造方法に係る発明は、大きな面積の覗き窓の面内に角度合わせ用の角度マークを形成しているので、この角度マーク（フォトマスク）と基準マーク（半導体基板）とを用いて、半導体基板とフォトマスクの角度を正確、容易かつ迅速に合わせることができる。
請求項７に記載のフォトマスクの位置合わせ方法に係る発明は、視野の広い覗き窓を通して基準マークを容易かつ迅速に探し出すことができ、角度マークと基準マークとを用いて半導体基板とフォトマスクの角度を迅速に合わせることができ、そして基準マークと開口マークにより半導体基板とフォトマスクの位置合わせを正確に行うことができて、露光工程における半導体基板とフォトマスクとの位置合わせ作業が簡略化され且つ時間が短縮されて、露光工程の生産性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の製造方法の第１実施例を示すもので、素子、エッチングストップ層および位置合わせ用基準マークの形成された半導体基板の平面図
【図２】 図１のＸ−Ｘ線断面形態図
【図３】 光透過窓、覗き窓および角度合わせ用開口マークの形成されたフォトマスクの平面図
【図４】 図３のＹ−Ｙ線断面形態図
【図５】 図１に示す半導体基板と図４に示すフォトマスクとを露光装置にセットした状態を示す断面形態図
【図６】 露光装置のステージを動かして半導体基板の位置合わせ用基準マークをフォトマスクの覗き窓から覗いて探し出した状態を示す平面図
【図７】 半導体基板の基準マークとフォトマスクの角度マークとの位置合わせを行った平面図
【図８】 レジストマスクを形成した半導体基板の断面形態図
【図９】 絶縁膜をエッチングしてバイヤホールを形成した半導体基板の断面形態図
【図１０】 被エッチング層としてフォトレジストを用いた半導体基板の断面形態図
【図１１】 図１０に示すフォトレジストをエッチングしてバイヤホールを形成した半導体基板の断面形態図
【図１２】 本発明の半導体装置の製造方法の第２実施例を示すもので、特に覗き窓の面内に角度合わせ用の角度マークを形成したフォトマスクの平面図
【図１３】 図２に示す半導体基板と図１２に示すフォトマスクとを露光装置にセットした状態を示す断面形態図
【図１４】 本発明のフォトマスクの位置合わせ方法を示すもので、半導体基板の基準マークをフォトマスクの角度マークの領域まで移動させる平面形態図
【図１５】 半導体基板を回動させて基準マークと角度マークとの角度を合わせる平面形態図
【図１６】 半導体基板とフォトマスクとの角度を合わせた後、半導体基板を平行移動させる平面形態図
【図１７】 半導体基板とフォトマスクとの位置合わせの完了した平面形態図
【図１８】 本発明の半導体装置の製造方法の第３実施例を示すもので、半導体基板とフォトマスクとを露光装置にセットした状態を示す断面形態図
【図１９】 レジストマスクの形成された半導体基板の断面形態図
【図２０】 エッチングしてバイヤホールを形成した半導体基板の断面形態図
【図２１】 不要なレジストマスクを除去した半導体基板の断面形態図
【図２２】 本発明の半導体装置の製造方法の第４実施例を示すもので、半導体基板とフォトマスクとを露光装置にセットした状態を示す断面形態図
【図２３】 バイヤホールを形成して不要なレジストマスクを除去した半導体基板の断面形態図
【符号の説明】
１、１ａ、１ｂ 半導体基板
２ 素子電極
３ エッチングストップ層
４ 位置合わせ用基準マーク
４ａ、９ａ 正方形マーク
５ 絶縁膜
５ａ 絶縁膜パターン
６ ポジ型フォトレジスト
６ａ、６ｂ レジストマスク
７、７１ ポジ型フォトマスク
７ａ 石英ガラス基板
７ｂ クロム膜
８ 部分エッチング用の光透過窓
８ａ、８ｄ、９ｂ、１０ａ、１０ｄ レジストマスクパターン
８ｂ、８ｃ、８ｅ、８ｆ バイヤホール
９ 位置合わせ用の開口マーク
９ｃ、１０ｅ 貫通孔
１０ 覗き窓
１０ｂ、１０ｃ エッチング開口
１１、１３、１４ ポジ型フォトレジスト
１１ａ、１２ａ、１３ａ レジストマスク
１２ クロス十字
Claims (7)
- エッチング用のフォトマスク（７）に、位置合わせ用の開口マーク（９）と該開口マーク（９）よりも大きい覗き窓（１０）を形成する工程と、
半導体基板（１）に位置合わせ用の基準マーク（４）と前記覗き窓（１０）よりも大きな面積のエッチングストップ層（３）とを形成する工程と、
前記覗き窓（１０）を通して前記基準マーク（４）を探し出し、該基準マーク（４）と前記開口マーク（９）との位置合わせを行うと共に、前記覗き窓（１０）を前記エッチングストップ層（３）に向かい合わせる工程とを含み、
前記フォトマスク（７）を使用した被エッチング層（５、６、１１）の部分エッチングに際し、前記覗き窓（１０）に相当する部分のエッチングを前記エッチングストップ層（３）で停止させる半導体装置の製造方法。 - 前記被エッチング層は、絶縁膜（５）であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記被エッチング層は、フォトレジスト（６、１１）であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記被エッチング層は、絶縁膜（５）と、この絶縁膜（５）の上に形成されたフォトレジスト（６）であることを特徴とする請求項１に記載の半導体装置の製造方法。
- フォトマスク（７１）に位置合わせ用の開口マーク（９）と該開口マーク（９）よりも大きい覗き窓（１０）と部分エッチング用の光透過窓（８）とを形成する工程と、
半導体基板（１、１ａ、１ｂ）の第１の主面に素子電極（２）と位置合わせ用の基準マーク（４）とを形成すると共に、前記半導体基板（１、１ａ、１ｂ）の第１の主面または第２の主面に、前記覗き窓（１０）よりも大きな面積のエッチングストップ層（３、３ａ）を形成する工程と、
前記フォトマスク（７１）を前記半導体基板（１、１ａ、１ｂ）に対向して配置し、半導体透過光を用いて前記覗き窓（１０）を通して前記基準マーク（４）を探し出して、該基準マーク（４）と前記開口マーク（９）の位置合わせを行うと共に、前記覗き窓（１０）を前記エッチングストップ層（３、３ａ）に向かい合わせる工程と、
半導体基板（１、１ａ、１ｂ）をエッチングして半導体基板（１、１ａ、１ｂ）にバイヤホール（８ｅ、８ｆ）を形成すると共に、前記エッチングストップ層（３、３ａ）により前記半導体基板（１、１ａ、１ｂ）が貫通エッチングされて、第１主面側と第２主面側とが連通することを防止する工程と、を含む半導体装置の製造方法。 - 請求項１から請求項５のいづれかに記載の半導体装置の製造方法において、前記フォトマスク（７１）の覗き窓（１０）の面内に角度合わせ用の角度マーク（１２）を形成し、該角度マーク（１２）と前記基準マーク（４）とにより半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）との角度を調整することを特徴とする半導体装置の製造方法。
- 位置合わせ用の基準マーク（４）とエッチングストップ層（３、３ａ）とが形成された半導体基板（１、１ａ、１ｂ）と、位置合わせ用の開口マーク（９）と角度合わせ用の角度マーク（１２）を有する覗き窓（１０）とが形成されたフォトマスク（７１）とを用い、覗き窓（１０）を通して基準マーク（４）を探し出し、ついで半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）とを相対的に回転移動して角度マーク（１２）と基準マーク（４）とを合わせ、その後半導体基板（１、１ａ、１ｂ）とフォトマスク（７１）とを相対的に移動して基準マーク（４）と開口マーク（９）との位置合わせを行い、この状態でエッチングストップ層（３、３ａ）と覗き窓（１０）とが向き合うようにしたフォトマスクの位置合わせ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18252998A JP3740847B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体装置の製造方法およびフォトマスクの位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18252998A JP3740847B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体装置の製造方法およびフォトマスクの位置合わせ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021710A JP2000021710A (ja) | 2000-01-21 |
| JP3740847B2 true JP3740847B2 (ja) | 2006-02-01 |
Family
ID=16119909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18252998A Expired - Fee Related JP3740847B2 (ja) | 1998-06-29 | 1998-06-29 | 半導体装置の製造方法およびフォトマスクの位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740847B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10355681A1 (de) * | 2003-11-28 | 2005-07-07 | Süss Microtec Lithography Gmbh | Direkte Justierung in Maskalignern |
| JP5145530B2 (ja) * | 2005-10-07 | 2013-02-20 | 株式会社ブイ・テクノロジー | フォトマスク及びそれを用いた露光方法 |
-
1998
- 1998-06-29 JP JP18252998A patent/JP3740847B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000021710A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369050A (en) | Method of fabricating semiconductor device | |
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| US6300018B1 (en) | Photolithography mask having a subresolution alignment mark window | |
| KR100505690B1 (ko) | 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법 | |
| TWI455168B (zh) | 製造帶電粒子束透鏡的方法 | |
| JP4335985B2 (ja) | 液晶表示装置およびその製造方法 | |
| US6967145B2 (en) | Method of maintaining photolithographic precision alignment after wafer bonding process | |
| KR100223103B1 (ko) | 위치맞춤마크의 형성방법 | |
| US6555441B2 (en) | Method of aligning structures on opposite sides of a wafer | |
| JP3740847B2 (ja) | 半導体装置の製造方法およびフォトマスクの位置合わせ方法 | |
| US6080635A (en) | Method of photo alignment for shallow trench isolation with chemical mechanical polishing | |
| US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
| JPH11233411A (ja) | 半導体装置の製造方法 | |
| KR20040050873A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20020119379A1 (en) | Photomask | |
| JPH06204776A (ja) | 圧電薄膜振動子の製造方法 | |
| JP4439935B2 (ja) | 半導体装置の製造方法 | |
| KR101943926B1 (ko) | SiC를 이용한 반도체에서의 마스크 정렬 방법 | |
| JPH0262939B2 (ja) | ||
| JPH1154607A (ja) | 半導体装置の製造方法 | |
| JPH0245911A (ja) | Ｘ線露光マスクとその製造方法 | |
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| KR20010084594A (ko) | 반도체 소자의 제조방법 | |
| JPH05129179A (ja) | 半導体装置の製造方法 | |
| JPH0541513A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |