JP2006222421A - 静電気放電保護素子 - Google Patents
静電気放電保護素子 Download PDFInfo
- Publication number
- JP2006222421A JP2006222421A JP2006027488A JP2006027488A JP2006222421A JP 2006222421 A JP2006222421 A JP 2006222421A JP 2006027488 A JP2006027488 A JP 2006027488A JP 2006027488 A JP2006027488 A JP 2006027488A JP 2006222421 A JP2006222421 A JP 2006222421A
- Authority
- JP
- Japan
- Prior art keywords
- electrostatic discharge
- pad
- well
- electrostatic
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【解決手段】この素子はPNPN接合の正帰還及び空乏制御抵抗によって過多電流の発生を抑制する。第1導電型のウェルに第1導電型の第1拡散層が形成され、第2導電型のウェルには第1導電型の第2拡散層、第2導電型の第3拡散層及び第4拡散層が形成されている。本発明において、前記第2導電型のウェルは前記第3及び第4拡散層の間に幅が狭いスイッチング通路を含むことを特徴とする。
【選択図】図3
Description
52 第2導電型ウェル
52a スイッチング経路
54 第1拡散層
56 第2拡散層
58 第3拡散層
60 第4拡散層
64 第1パッド
66 第2パッド
70 空乏層
Claims (29)
- 第1パッドに連結された第1導電型の第1ウェルと、
第2パッドに連結された第1導電型の第2ウェルと、
第1パッドに連結された第2導電型の第3ウェルと、
前記第3ウェルに形成され、前記第1ウェルと前記第2ウェルとを連結する第1導電型のスイッチング経路と、を含むことを特徴とする静電気放電防止装置。 - 前記第1導電型はp型であり、前記第2導電型はn型であることを特徴とする請求項1に記載の静電気放電防止装置。
- 前記第1パッドはドライブ電圧に連結され、前記第2パッドは接地電圧に連結されることを特徴とする請求項1に記載の静電気放電防止装置。
- 前記スイッチング経路は抵抗経路を形成して静電気電流を放電することを特徴とする請求項1に記載の静電気放電防止装置。
- 前記第1ウェル、前記第2ウェル及び前記第3ウェルはバイポーラトランジスタ経路を形成して静電気電流を放電することを特徴とする請求項4に記載の静電気放電防止装置。
- 前記抵抗経路及び前記バイポーラトランジスタ経路は交互に前記静電気電流を放電することを特徴とする請求項5に記載の静電気放電防止装置。
- 前記第1ウェルは第1導電型の第3拡散層を含み、前記第3拡散層は前記第1パッドに連結されることを特徴とする請求項1に記載の静電気放電防止装置。
- 前記第2ウェルは第2導電型の第2拡散層と第1導電型の第4拡散層とを含み、前記第2拡散層と前記第4拡散層は前記第2パッドに連結されることを特徴とする請求項7に記載の静電気放電防止装置。
- 前記第3ウェルは第2導電型の第1拡散層を含み、前記第1拡散層は前記第1パッドに連結されることを特徴とする請求項8に記載の静電気放電防止装置
- 前記第1ウェルと前記第2ウェルのうちの少なくとも一つは前記第3ウェル内に形成されることを特徴とする請求項1に記載の静電気放電防止装置。
- 前記第1ウェルは前記第3ウェル内に形成されて、前記第2ウェルは第1導電型の基板内に形成されることを特徴とする請求項10に記載の静電気放電防止装置。
- 前記スイッチング経路を含む活性領域、第2導電型のガードリング、及び低電圧領域を画定し、前記第1ウェル、前記第2ウェル及び前記第3ウェルのうちの少なくとも一つに電圧を導くための素子分離膜をさらに含むことを特徴とする請求項1に記載の静電気放電防止装置。
- 前記低電圧領域は電圧の均一度の維持を手伝うことが特徴とする請求項12に記載の静電気放電防止装置。
- バイポーラトランジスタ経路と抵抗経路とを含む静電気放電回路素子を含み、第1パッドと第2パッドとの間に配置される静電気放電回路において、前記静電気放電回路素子は前記バイポーラトランジスタ経路と前記抵抗経路とを通じて静電気電流を交互に放電することを特徴とする静電気放電回路。
- 前記抵抗経路はスイッチング経路を含むことを特徴とする請求項14に記載の静電気放電回路。
- 前記スイッチング経路は隣接したコンタクトホールの間に位置することを特徴とする請求項15に記載の静電気放電回路。
- 前記スイッチング経路は、前記スイッチング経路を横切って完全空乏領域が形成されることができる広さを有することを特徴とする請求項15に記載の静電気放電回路。
- 前記バイポーラトランジスタ経路はシリコン制御整流器を含むことを特徴とする請求項14に記載の静電気放電回路。
- 前記シリコン制御整流器はPNPバイポーラトランジスタとNPNバイポーラトランジスタとを含むことを特徴とする請求項18に記載の静電気放電回路。
- 前記シリコン制御整流器はNPNバイポーラトランジスタに対応された第1抵抗とPNPバイポーラトランジスタに対応された第2抵抗とをさらに含むことを特徴とする請求項19に記載の静電気放電回路。
- 前記PNPバイポーラトランジスタと前記NPNバイポーラトランジスタは正帰還状態で動作して、前記シリコン制御整流器を再生モードに突入させて、静電気電流を放電する低いインピーダンス放電チャンネルを形成することを特徴とする請求項20に記載の静電気放電回路。
- 前記スイッチング経路を含む活性領域とガードリング、及び低電圧領域を画定する素子分離膜をさらに含むことを特徴とする請求項15に記載の静電気放電回路。
- 静電気電流をバイポーラトランジスタ経路と抵抗経路とを通じて交互に放電することを特徴とする静電気放電による静電気電流分散方法。
- 前記静電気電流を相互に放電することは、
少なくとも二つのバイポーラトランジスタを通じて電流の流れを誘導して、正帰還状態を形成して、静電気電流を放電する低いインピーダンス放電チャンネルを形成することを含むことを特徴とする請求項23に記載の静電気電流分散方法。 - 前記静電気電流を相互に放電することは、
前記正帰還状態によってNP接合の近傍に空乏領域を形成して前記抵抗経路のスイッチング経路を通じて電流の流れを誘導することを含むことを特徴とする請求項24に記載の静電気電流分散方法。 - 前記静電気電流を相互に放電することは、
前記抵抗経路のスイッチング経路を通じる電流の流れを遮断する完全空乏領域をNP接合の近傍に形成することを含むことを特徴とする請求項25に記載の静電気電流分散方法。 - 前記静電気電流を相互に放電することは、
前記抵抗経路を通じる電流の遮断に応答して少なくとも二つのバイポーラトランジスタを通じる電流の流れを再び誘導することを含むことを特徴とする請求項26に記載の静電気電流分散方法。 - 第1パッドと、
第2パッドと、
前記第1パッドと前記第2パッドとの間に連結された静電気放電回路素子と、を含み、
前記静電気放電回路素子はバイポーラトランジスタ経路と抵抗経路とを通じて静電気電流を交互に放電する手段を含むことを特徴とする静電気放電回路。 - 第1パッドと、
第2パッドと、
前記第1パッドと前記第2パッドとの間に連結された静電気放電回路素子とを含み、
前記静電気放電回路素子はトリガ電圧とホールド電圧との間に前記静電気放電回路素子を通じる電圧を制御して静電気電流を放電する手段を含むことを特徴とする静電気放電回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050011296A KR101118709B1 (ko) | 2005-02-07 | 2005-02-07 | 정전기 방전 보호 소자 |
KR10-2005-0011296 | 2005-02-07 | ||
US11/201,365 | 2005-08-11 | ||
US11/201,365 US7888739B2 (en) | 2005-02-07 | 2005-08-11 | Electrostatic discharge circuit and method of dissipating an electrostatic current |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006222421A true JP2006222421A (ja) | 2006-08-24 |
JP5269294B2 JP5269294B2 (ja) | 2013-08-21 |
Family
ID=36984483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006027488A Expired - Fee Related JP5269294B2 (ja) | 2005-02-07 | 2006-02-03 | 静電気放電保護素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5269294B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091687A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2008171939A (ja) * | 2007-01-10 | 2008-07-24 | Sansha Electric Mfg Co Ltd | ダイオード内蔵トランジスタ |
JP2013183087A (ja) * | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | 半導体装置 |
KR101574770B1 (ko) * | 2007-08-28 | 2015-12-07 | 페어차일드코리아반도체 주식회사 | 전력 바이어스에 의해 제어되는 scr |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058670A (ja) * | 1998-08-12 | 2000-02-25 | Nec Corp | 入出力保護装置 |
JP2002094001A (ja) * | 2000-09-11 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路のesd保護構造 |
JP2002118178A (ja) * | 2000-08-11 | 2002-04-19 | Samsung Electronics Co Ltd | 半導体装置 |
JP2004319801A (ja) * | 2003-04-17 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2006
- 2006-02-03 JP JP2006027488A patent/JP5269294B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058670A (ja) * | 1998-08-12 | 2000-02-25 | Nec Corp | 入出力保護装置 |
JP2002118178A (ja) * | 2000-08-11 | 2002-04-19 | Samsung Electronics Co Ltd | 半導体装置 |
JP2002094001A (ja) * | 2000-09-11 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路のesd保護構造 |
JP2004319801A (ja) * | 2003-04-17 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091687A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2008171939A (ja) * | 2007-01-10 | 2008-07-24 | Sansha Electric Mfg Co Ltd | ダイオード内蔵トランジスタ |
KR101574770B1 (ko) * | 2007-08-28 | 2015-12-07 | 페어차일드코리아반도체 주식회사 | 전력 바이어스에 의해 제어되는 scr |
JP2013183087A (ja) * | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5269294B2 (ja) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006319330A (ja) | 静電気放電保護装置 | |
JP2006303110A (ja) | 半導体装置 | |
US6858902B1 (en) | Efficient ESD protection with application for low capacitance I/O pads | |
TWI496265B (zh) | 用於靜電放電保護之半導體裝置 | |
JP5801609B2 (ja) | 保護回路素子 | |
JP2009512217A (ja) | トリガ素子を備えた低容量scr | |
JP2015510265A (ja) | 交互伝導タイプの領域を有する静電放電保護用の半導体デバイス | |
JP4209433B2 (ja) | 静電破壊保護装置 | |
KR101118709B1 (ko) | 정전기 방전 보호 소자 | |
JPH09199674A (ja) | 半導体装置の保護素子 | |
JP2010067846A (ja) | 静電放電保護回路を備えた半導体装置 | |
JP5269294B2 (ja) | 静電気放電保護素子 | |
JP2006278911A (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
US9087849B2 (en) | Electrostatic discharge protection devices | |
KR100750588B1 (ko) | 정전기 방전 보호회로 | |
KR20060042763A (ko) | 낮은 촉발전압에서 동작이 가능한 실리콘제어정류기구조의 정전기방전 보호 회로 | |
JP4403292B2 (ja) | 半導体装置 | |
JP5023254B2 (ja) | 集積回路の静電荷放電保護 | |
KR101130766B1 (ko) | 정전기 방전 보호소자 | |
US10211290B2 (en) | Electrostatic discharge protection | |
JPH09326472A (ja) | パッド保護ダイオード構成体 | |
JP4504664B2 (ja) | 静電気放電保護素子及び静電気放電保護回路 | |
JP4781620B2 (ja) | 静電気放電保護素子 | |
JP2005079287A (ja) | 集積回路 | |
KR100996173B1 (ko) | 정전기 방전 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130508 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |