TW202009994A

TW202009994A - 電晶體裝置

Info

Publication number: TW202009994A
Application number: TW108107484A
Authority: TW
Inventors: 陳明炎; 李明賢; 張哲嘉
Original assignee: 友達光電股份有限公司
Priority date: 2018-08-10
Filing date: 2019-03-06
Publication date: 2020-03-01
Also published as: TWI720502B; TWI697882B; TW202009916A; TWI680450B; TW202009576A; TWI695214B; TW202009577A; TWI689770B; TW202009582A; TW202009914A; TW202009902A; TW202009899A; TWI697881B; TW202009919A; TW202009898A; TWI744600B; TWI691950B; TW202009565A; TWI690755B; TWI679626B

Abstract

一種電晶體裝置配置於基板上並包括半導體層、第一閘極、第二閘極與兩源汲極。半導體層配置於基板上且具有通道區、兩輕摻雜區以及兩源汲極區。兩輕摻雜區的每一者具有與通道區鄰接的第一交界以及與兩源汲極區的其中一者鄰接的第二交界。第一閘極延伸橫跨半導體層的通道區，其中第一閘極的邊界對齊第一交界。第二閘極疊置於第一閘極上，且接觸第一閘極，其中第二閘極於厚度方向上重疊兩輕摻雜區。兩源汲極分別接觸半導體層的兩源汲極區。

Description

電晶體裝置

本發明是有關於一種電子元件，且特別是有關於一種電晶體裝置。

電晶體裝置使用半導體層來實踐開關與切換的功能，是各項電子產品中不可或缺的一種裝置及或元件。多種電晶體裝置中，使用低溫製作的多晶矽半導體作為電晶體通道的低溫多晶矽薄膜電晶體由於具有優越的載子遷移率而已廣泛應用於顯示面板之中。自對準頂閘型低溫多晶矽薄膜電晶體由於可精準定義通道區的位置，又是廣為應用的一種低溫多晶矽薄膜電晶體。

在自對準頂閘型低溫多晶矽薄膜電晶體的製造過程中，可以利用位於多晶矽半導體上方的閘極作為摻雜製程的遮罩，以在多晶矽半導體被閘極遮蔽的區域的兩旁形成輕摻雜區，而使得多晶矽半導體被閘極遮蔽的區域構成通道區。位於通道區兩旁輕摻雜區有助於抑制熱電子效應而提升自對準頂閘型低溫多晶矽薄膜電晶體的性能。

本發明提供一種電晶體裝置，有助於提升電晶體的性能。

本發明的電晶體裝置配置於基板上並包括半導體層、第一閘極、第二閘極與兩源汲極。半導體層配置於基板上且具有通道區、兩輕摻雜區以及兩源汲極區。兩輕摻雜區的每一者具有與通道區鄰接的第一交界以及與兩源汲極區的其中一者鄰接的第二交界。第一閘極延伸橫跨半導體層的通道區，其中第一閘極的邊界對齊第一交界。第二閘極疊置於第一閘極上，且接觸第一閘極，其中第二閘極於厚度方向上重疊兩輕摻雜區。兩源汲極分別接觸半導體層的兩源汲極區。

在本發明的一實施例中，上述的電晶體裝置更包括第一閘絕緣層。第一閘絕緣層配置於基板上且位於半導體層與第一閘極之間。

在本發明的一實施例中，上述的電晶體裝置更包括第二閘絕緣層。第二閘絕緣層配置於基板上，且第一閘絕緣層位於第二閘絕緣層與基板之間。

在本發明的一實施例中，上述的第一閘絕緣層與第二閘絕緣層都位於第二閘極與半導體層之間。

在本發明的一實施例中，上述的第一閘絕緣層具有第一源汲極開口，第二閘絕緣層具有第二源汲極開口。第一源汲極開口連通第二源汲極開口以露出兩源汲極區的其中一者，且兩源汲極的其中一者延伸於第一源汲極開口與第二源汲極開口中以接觸兩源汲極區的其中一者。

在本發明的一實施例中，上述的第二閘絕緣層具有閘極開口。閘極開口露出第一閘極，且第二閘極延伸於閘極開口中以接觸第一閘極。

在本發明的一實施例中，上述的閘極開口的寬度擴展超出第一閘極的寬度。

在本發明的一實施例中，上述的第二閘極於閘極開口中接觸第一閘極的頂面與側壁。

在本發明的一實施例中，上述的閘極開口的寬度小於第一閘極的寬度。

在本發明的一實施例中，上述的第二閘絕緣層的形成閘極開口的側壁為傾斜側壁。

在本發明的一實施例中，越遠離第一閘絕緣層，上述的第二閘絕緣層的閘極開口的寬度越大。

在本發明的一實施例中，越接近該兩源汲極，上述的第二閘極與半導體層之間的距離越大。

在本發明的一實施例中，上述的第二閘極與兩源汲極由相同膜層構成。

在本發明的一實施例中，上述的兩源汲極的每一者與第二閘極相隔一距離，且此距離大於2微米。

在本發明的一實施例中，上述的第二閘極遮擋第一交界。

在本發明的一實施例中，上述的兩源汲極區各自包括重疊於第二閘極的重疊部分以及不重疊於第二閘極的非重疊部分。

在本發明的一實施例中，上述的重疊部分由第一交界延伸至非重疊部分的延伸長度大於0.3微米。

在本發明的一實施例中，上述的非重疊部分由重疊部分延伸至第二交界的延伸長度大於0.3微米。

在本發明的一實施例中，上述的兩輕摻雜區的摻雜濃度高於通道區。

在本發明的一實施例中，上述的兩源汲極區的摻雜濃度高於兩輕摻雜區。

基於上述，本發明實施例的電晶體裝置具有疊置在一起的雙閘極，其中半導體層中的通道區與輕摻雜區的交界對準第一閘極的邊界，而第二閘極與輕摻雜區部分重疊。如此一來，本發明實施例的電晶體裝置具有較低的關閉漏電流，而具有理想的操作性能。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明一實施例的電晶體裝置的上視示意圖。圖2為本發明一實施例的電晶體裝置的剖面示意圖。圖2的剖面圖可表示為電晶體裝置100的剖面結構的一種實施方式，因此圖1與圖2中相同與相似的構件將採用相同的元件符號標示。圖1與圖2的電晶體裝置100配置於基板10上，且包括半導體層110、第一閘極120、第二閘極130、源汲極140以及源汲極150。圖1所呈現的半導體層110、第一閘極120、第二閘極130、源汲極140以及源汲極150的輪廓可以視為這些構件垂直投影於基板10上時的垂直投影的輪廓。因此，上視圖中構件之間的重疊關係與相對位置可以視為這些構件的垂直投影的相對關係。

半導體層110在本實施例的上視圖中具有U形圖案，但不以此為限。具體而言，在圖1與圖2中，半導體層110可劃分為通道區112、兩輕摻雜區114A與114B以及兩源汲極區116A與116B。兩輕摻雜區114A與114B各自延伸於兩源汲極區116A與116B的其中一個與通道區112之間。舉例而言，輕摻雜區114A位於源汲極區116A與通道區112之間，而輕摻雜區114B位於源汲極區116B與通道區112之間。在本實施例中，兩輕摻雜區114A與114B的每一者具有與通道區112鄰接的第一交界B114A與B114B，且兩輕摻雜區114A與114B的每一者具有與兩源汲極區116A與116B鄰接的第二交界C114A與C114B。第一交界B114A與B114B以及第二交界C114A與C114B可由半導體層110的摻雜濃度來判定，而可不具有實體的交界結構。

具體而言，半導體層110可以為多晶矽半導體或是氧化物半導體。輕摻雜區114A與114B具有的摻雜濃度高於通道區112，且源汲極區116A與116B具有的摻雜濃度也高於通道區112。另外，源汲極區116A與116B具有的摻雜濃度可以更高於輕摻雜區114A與114B的摻雜濃度。也就是說，半導體層110經受摻雜的濃度可以由其中間段向外逐漸增加，但不以此為限。另外，半導體層110經受摻雜的摻雜物質可以依據電晶體裝置100所需要的功能而決定，其中摻雜物質可以包括P型摻雜物質、N型摻雜物質或不同類型摻雜物質的組合。

第一閘極120在圖1中以延長型的圖案表示，但不以此為限。第一閘極120延伸橫越半導體層110的通道區112，也就是說，通道區112於厚度方向TD上重疊於第一閘極120。具體而言，輕摻雜區114A的第一交界B114A以及輕摻雜區114B的第一交界B114B都對齊第一閘極120的邊界。在製作電晶體裝置100的過程中，於基板10上依序製作完半導體層110與第一閘極120後，可以進行輕摻雜製程。此時，由於半導體層110中的通道區112被第一閘極120遮蔽，而不會被摻雜。同時，通道區112旁的不受第一閘極120遮蔽的部分半導體層110會受到摻雜，因而形成位於通道區112旁的這兩個輕摻雜區114A與114B。換言之，在本實施例中，電晶體裝置100的通道區112自對準於第一閘極120，而可以視為半導體層110在厚度方向TD上重疊於第一閘極120的部分。本文所謂的厚度方向TD，可以視為基板10的厚度的方向，也大致相同於各膜層的厚度的方向。

第二閘極130則重疊第一閘極120且第二閘極130相較於第一閘極120在厚度方向上重疊了半導體層110更多面積。舉例而言，第二閘極130在厚度方向TD上既重疊了通道區112也重疊了部分的輕摻雜區114A以及部份的輕摻雜區114B。換言之，在本實施例中，第二閘極130遮擋住輕摻雜區114A的第一交界B114A以及輕摻雜區114B的第一交界B114B。不過，源汲極區114A的第二交界C114A以及源汲極區114B的第二交界C114B位於第二閘極130之外，不受第二閘極130遮擋。也就是說，源汲極區114A與114B各自包括重疊於第二閘極130的重疊部分LDD1以及不重疊於第二閘極130的非重疊部分LDD2。在部分的實施例中，重疊部分LDD1由第一交界B114A(或B114B)延伸至非重疊部分LDD2的延伸長度大於0.3微米。在部分實施例中，非重疊部分LDD2由重疊部分LDD1延伸至第二交界C114A(或C114B)的延伸長度WLDD2大於0.3微米。

兩源汲極140與150可分別接觸半導體層110的兩源汲極區114A與114B，其中源汲極140可接觸源汲極區114A而源汲極150可接觸源汲極區114B。此外，源汲極140與源汲極150都不重疊於第二閘極130。在部分實施例中，源汲極140、源汲極150與第二閘極130由相同膜層構成。換言之，在製作電晶體裝置100時，可以由相同的導電層圖案化而成。為了實現需要的電傳輸路徑，源汲極140與源汲極150各自與第二閘極130相隔一距離d。距離d在部分實施例中大於2微米，但在其他部分的實施例中，距離d只要足以保持第二閘極130不要電性導通連接源汲極140與源汲極150即可，其可以依據製程極限而改變。

在本實施例中，第一閘極120製作於基板10之後，第二閘極130材質做於基板10上，因此第一閘極120與第二閘極130為不同膜層構成的電極。在部分實施例中，第一閘極120與第二閘極130可由不同材料製作，也可由相同材料製作。當第一閘極120與第二閘極130由相同材料製作時，由於兩電極由不同膜層構成，兩電極之間存在有實體的交界結構並非一體成形的。

在本實施例中，輕摻雜區114A與輕摻雜區114B各自都包括了重疊於第二閘極130的重疊部份LDD1以及未重疊於第二閘極130的非重疊部分LDD2。在電晶體裝置100關閉狀態下，第一閘極120與第二閘極130被輸入關閉電壓，而阻斷或抑制通道區112中的載子遷移能力。此時，重疊部份LDD1也會受到第二閘極130所形成的電場作用而具有不良的載子遷移能力。如此一來，輕摻雜區114A與輕摻雜區114B各自的重疊部份LDD1雖具有輕摻雜，卻在電晶體裝置100關閉狀態下有助於抑制漏電流，而提升電晶體裝置100的性能。在電晶體裝置100開啟狀態下，第一閘極120與第二閘極130被輸入開啟電壓，而提高通道區112的載子遷移能力。此時，輕摻雜區114A與輕摻雜區114B各自的非重疊部份LDD2不易受到第二閘極130所形成的電場作用。因此，輕摻雜區114A與輕摻雜區114B的非重疊部份LDD2有助於抑制熱電子效應而提供現有設計中的輕摻雜區的功能。因此，本實施例的電晶體裝置100可以具有理想操作性能。在本實施例中，重疊部分LDD1與非重疊部分LDD2雖具有一樣的或近似的摻雜濃度，卻因為一者重疊於第二閘極130另一者不重疊第二閘極130而可提供不同程度的載子傳輸特性，來增益電晶體裝置100的性能。

由圖2可知，配置於基板10上的電晶體裝置100除了半導體層110、第一閘極120、第二閘極130、源汲極140以及源汲極150外，還包括第一閘絕緣層160與第二閘絕緣層170。第一閘絕緣層160與第二閘絕緣層170用以隔絕導電的構件，以避免導電的構件之間存在不必要的電性連接。

第一閘絕緣層160與第二閘絕緣層170都配置於基板10上，且第一閘絕緣層160位於第二閘絕緣層170與基板10之間。在本實施例中，第一閘絕緣層160疊置於半導體層110上，而第一閘極120疊置於第一閘絕緣層160上。因此，第一閘絕緣層160位於半導體層110與第一閘極120之間而可避免此兩構件直接電性連接。另外，第二閘絕緣層170疊置於第一閘絕緣層160上，而源汲極140、源汲極150與第二閘極130都疊置於第二閘絕緣層170上。因此，第一閘絕緣層160與第二閘絕緣層170都位於第二閘極130與半導體層110之間也都位於源汲極140與150以及與半導體層110之間。

為了使源汲極140與源汲極150接觸半導體層110，第一閘絕緣層160具有第一源汲極開口162A與162B，而第二閘絕緣層170具有第二源汲極開口172A與172B。第一源汲極開口162A與第二源汲極開口172A彼此連通而貫穿第一閘絕緣層160與第二閘絕緣層170並以露出源汲極區116A，使得延伸於第一源汲極開口162A與第二源汲極開口172A中的源汲極140接觸源汲極區116A。第一源汲極開口162B與第二源汲極開口172B彼此連通而貫穿第一閘絕緣層160與第二閘絕緣層170並以露出源汲極區116B，使得延伸於第一源汲極開口162B與第二源汲極開口172B中的源汲極150接觸源汲極區116B。

此外，在本實施例中，第二閘絕緣層170還具有閘極開口174。閘極開口174露出第一閘極120，且第二閘極130延伸於閘極開口174中以接觸第一閘極120。也就是說，閘極開口174是對應於第一閘極120所在區域設置而貫穿第二閘絕緣層170的開口。在圖2的剖面中，閘極開口174的寬度W174擴展超出第一閘極120的寬度W120。因此，閘極開口174露出第一閘極120的頂面120T與側壁120S，而第二閘極130可以在閘極開口174中覆蓋第一閘極120的頂面120T與側壁120S以增加第一閘極120與第二閘極130的接觸面積。

在本實施例中，第二閘絕緣層170的形成閘極開口174的側壁170W為傾斜側壁，使得閘極開口174的寬度W174為非等寬的設計。舉例而言，越遠離第一閘絕緣層160，閘極開口174的寬度W174越大。如此一來，在厚度方向TD上，第二閘極130與半導體層110之間的距離y130也可呈現非等距的設置。舉例而言，越接近源汲極140或150，第二閘極130與半導體層110之間的距離y130越大。此外，第一源汲極開口162A與第二源汲極開口172A也可以具有非等寬的寬度設計。

由於第二閘極130與半導體層110之間的距離y130為非等距，第二閘極130作用於半導體層110的電場也會隨之改變。特別是，第二閘極130延伸超出第一閘極120的部分可以對半導體層110的輕摻雜區114A與114B提供梯度變化的電場，使得越接近於通道區112，輕摻雜區114A與114B受到的電場作用越大。如此一來，電晶體裝置100在關閉狀態下，漏電流的情形可以更有效被控制，而達到理想的性能。

圖3為本發明又一實施例的電晶體裝置的剖面示意圖。圖3的剖面圖可表示為電晶體裝置100的剖面結構的另一種可能實施方式，因此圖1與圖3中相同與相似的構件將採用相同的元件符號標示。由圖3可知，配置於基板10上的電晶體裝置100除了半導體層110、第一閘極120、第二閘極130、源汲極140以及源汲極150外，還包括第一閘絕緣層160與第二閘絕緣層170。第一閘絕緣層160與第二閘絕緣層170用以隔絕導電的構件，以避免導電的構件之間存在不必要的電性連接。具體而言，圖3所呈現的剖面與圖2所呈現的剖面相似，而兩實施例的差異主要在於第二閘絕緣層170的閘極開口274的設計。

由圖3可知，本實施例的第二閘絕緣層170的閘極開口274具有非等寬的寬度W274，且越遠離第一閘極120，寬度W274越大。同時，第一閘極120的寬度W120大於寬度W274的最小處。也就是說，本實施例的閘極開口274僅露出第一閘極120的頂面120T，而第二閘極130由第二閘絕緣層170上延伸到閘極開口274中以接觸第一閘極120的頂面120T。第二閘絕緣層170形成閘極開口274的側壁170W也是傾斜側壁。如此，越接近源汲極140或150，第二閘極130與半導體層110之間的距離y130越大。

相似於前述實施例，半導體層110中的輕摻雜區114A與114B各自包括在厚度方向TD上重疊於第二閘極130的重疊部分LDD1與不重疊第二閘極130的非重疊部分LDD2。重疊部分LDD1與非重疊部分LDD2雖具有相同或是近似的摻雜濃度，但因為一者重疊於第二閘極130另一者不重疊第二閘極130，而在電晶體裝置100操作時提供不同的載子遷移能力，藉此有助於抑制關閉狀態下的漏電流現象同時在開啟狀態下抑制熱電子效應。

前述實施例的電晶體裝置100可應用於顯示面板中以作為開關元件或主動元件。舉例而言，顯示面板可以包括由多條掃描線、多條資料線與多個電晶體結構構成的主動元件陣列。在實際應用上，第一閘極120可以連接於掃描線，而源汲極140與150其中一者可以連接於資料線。另外，源汲極140與150另一者則用來連接於預計要驅動顯示介質的畫素電極。因此，在實際應用上，第一閘極120可以是掃描線的一部份或是由掃描線凸伸出來的結構所構成，而源汲極140與150其中一者可以是資料線的一部份或是由資料線凸伸出來的結構所構成。另外，單個電晶體結構100可選擇性的具有多個通道區112，而不需以具有單個通道區112為限。

綜上所述，本發明實施例的電晶體裝置中具有彼此直接接觸的雙重閘極，且兩閘極的擴展面積不同。因此，本發明實施例的電晶體裝置可以利用其中一個閘極的輪廓來定義通道區而形成自對準型通道區。同時，另一個閘極覆蓋半導體層的部分的輕摻雜區而有助於抑制關閉狀態下可能產生的漏電流。此外，本發明實施例的電晶體裝置中，輕摻雜區至少一部份不重疊閘極，而有助於抑制熱電子效應。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧基板 100‧‧‧電晶體裝置 110‧‧‧半導體層 112‧‧‧通道區 114A、114B‧‧‧輕摻雜區 116A、116B‧‧‧源汲極區 120‧‧‧第一閘極 120S‧‧‧側壁 120T‧‧‧頂面 130‧‧‧第二閘極 140、150‧‧‧源汲極 160‧‧‧第一閘絕緣層 162A、162B‧‧‧第一源汲極開口 170‧‧‧第二閘絕緣層 170W‧‧‧側壁 172A、172B‧‧‧第二源汲極開口 174、274‧‧‧閘極開口 B114A、B114B‧‧‧第一交界 C114A、C114B‧‧‧第二交界 d、y130‧‧‧距離 LDD1‧‧‧重疊部分 LDD2‧‧‧非重疊部分 TD‧‧‧厚度方向 W120、W174、W274‧‧‧寬度 WLDD1、WLDD2‧‧‧延伸長度

圖1為本發明一實施例的電晶體裝置的上視示意圖。圖2為本發明一實施例的電晶體裝置的剖面示意圖。圖3為本發明另一實施例的電晶體裝置的剖面示意圖。。

10‧‧‧基板

100‧‧‧電晶體裝置

110‧‧‧半導體層

112‧‧‧通道區

114A、114B‧‧‧輕摻雜區

116A、116B‧‧‧源汲極區

120‧‧‧第一閘極

120S‧‧‧側壁

120T‧‧‧頂面

130‧‧‧第二閘極

140、150‧‧‧源汲極

160‧‧‧第一閘絕緣層

162A、162B‧‧‧第一源汲極開口

170‧‧‧第二閘絕緣層

170W‧‧‧側壁

172A、172B‧‧‧第二源汲極開口

174‧‧‧閘極開口

B114A‧‧‧第一交界

C114A‧‧‧第二交界

d、y130‧‧‧距離

LDD1‧‧‧重疊部分

LDD2‧‧‧非重疊部分

TD‧‧‧厚度方向

W120、W174‧‧‧寬度

WLDD1、WLDD2‧‧‧延伸長度

Claims

一種電晶體裝置，配置於基板上，該電晶體裝置包括：半導體層，配置於該基板上且具有通道區、兩輕摻雜區以及兩源汲極區，其中該兩輕摻雜區的每一者具有與該通道區鄰接的第一交界以及與該兩源汲極區的其中一者鄰接的第二交界；第一閘極，延伸橫跨該半導體層的該通道區，其中該第一閘極的邊界對齊該第一交界；第二閘極，疊置於該第一閘極上，且接觸該第一閘極，其中該第二閘極於厚度方向上重疊該兩輕摻雜區；以及兩源汲極，分別接觸該半導體層的該兩源汲極區。
如申請專利範圍第1項所述的電晶體裝置，更包括第一閘絕緣層，該第一閘絕緣層配置於該基板上且位於該半導體層與該第一閘極之間。
如申請專利範圍第2項所述的電晶體裝置，更包括第二閘絕緣層，該第二閘絕緣層配置於該基板上，且該第一閘絕緣層位於該第二閘絕緣層與該基板之間。
如申請專利範圍第3項所述的電晶體裝置，其中該第一閘絕緣層與該第二閘絕緣層都位於該第二閘極與該半導體層之間。
如申請專利範圍第3項所述的電晶體裝置，其中該第一閘絕緣層具有第一源汲極開口，該第二閘絕緣層具有第二源汲極開口，該第一源汲極開口連通該第二源汲極開口以露出該兩源汲極區的其中一者，且該兩源汲極的其中一者延伸於該第一源汲極開口與該第二源汲極開口中以接觸該兩源汲極區的該其中一者。
如申請專利範圍第3項所述的電晶體裝置，其中該第二閘絕緣層具有閘極開口，該閘極開口露出該第一閘極，且該第二閘極延伸於該閘極開口中以接觸該第一閘極。
如申請專利範圍第6項所述的電晶體裝置，其中該閘極開口的寬度擴展超出該第一閘極的寬度。
如申請專利範圍第7項所述的電晶體裝置，其中該第二閘極於該閘極開口中接觸該第一閘極的頂面與側壁。
如申請專利範圍第6項所述的電晶體裝置，其中該閘極開口的寬度小於該第一閘極的寬度。
如申請專利範圍第6項所述的電晶體裝置，其中該第二閘絕緣層的形成該閘極開口的側壁為傾斜側壁。
如申請專利範圍第6項所述的電晶體裝置，其中越遠離該第一閘絕緣層，該第二閘絕緣層的該閘極開口的寬度越大。
如申請專利範圍第1項所述的電晶體裝置，其中越接近該兩源汲極，該第二閘極與該半導體層之間的距離越大。
如申請專利範圍第1項所述的電晶體裝置，其中該第二閘極與該兩源汲極由相同膜層構成。
如申請專利範圍第1項所述的電晶體裝置，其中該兩源汲極的每一者與該第二閘極相隔一距離，該距離大於2微米。
如申請專利範圍第1項所述的電晶體裝置，其中該第二閘極遮擋該第一交界。
如申請專利範圍第1項所述的電晶體裝置，其中該兩源汲極區各自包括重疊於該第二閘極的重疊部分以及不重疊於該第二閘極的非重疊部分。
如申請專利範圍第16項所述的電晶體裝置，其中該重疊部分由該第一交界延伸至該非重疊部分的延伸長度大於0.3微米。
如申請專利範圍第16項所述的電晶體裝置，其中該非重疊部分由該重疊部分延伸至該第二交界的延伸長度大於0.3微米。
如申請專利範圍第1項所述的電晶體裝置，其中該兩輕摻雜區的摻雜濃度高於該通道區。
如申請專利範圍第1項所述的電晶體裝置，其中該兩源汲極區的摻雜濃度高於該兩輕摻雜區。