TWI689908B

TWI689908B - 顯示裝置

Info

Publication number: TWI689908B
Application number: TW108103331A
Authority: TW
Inventors: 紀佑旻; 蘇松宇; 劉品妙
Original assignee: 友達光電股份有限公司
Priority date: 2018-08-10
Filing date: 2019-01-29
Publication date: 2020-04-01
Also published as: TWI692015B; TWI691950B; TWI683304B; TW202009902A; TW202009560A; TWI720502B; TWI697882B; TW202009899A; TWI679626B; TW202009565A; TWI695214B; TW202009577A; TWI744600B; TW202009916A; TW202009903A; TW202009898A; TW202009582A; TW202009915A; TW202009994A; TW202009901A

Abstract

一種顯示裝置，其包括多個子畫素。在每一個子畫素中，第一驅動元件的閘極以及第二驅動元件的閘極分別電性連接第一控制線以及第二控制線，第一驅動元件的汲極電性連接第二驅動元件的源極、第一儲存電容以及顯示介質電容，且第二驅動元件的汲極電性連接第二儲存電容。在第一模式下，第一驅動元件在第一掃描時間段與第一維持時間段分別處於開啟和關閉狀態，第二驅動元件一直處於關閉狀態。在第二模式下，第一驅動元件在第二掃描時間段與第二維持時間段分別處於開啟和關閉狀態，第二驅動元件一直處於開啟狀態。

Description

顯示裝置

本發明是有關於一種顯示裝置，且特別是有關於一種可切換模式的顯示裝置。

手機及平板電腦等可攜式顯示裝置的功耗（power consumption）會影響到使用時間的長短。因此，若能降低顯示裝置的功耗，便可延長顯示裝置的使用時間，並達到節能的效果。顯示裝置操作在低頻時，可具有較低的功耗，但需要夠大的儲存電容來抑制漏電效應對顯示品質所造成的負面影響，例如因漏電造成顯示畫面漸暗或閃爍（flicker）等現象。惟隨著顯示裝置的解析度的提升，畫素的面積變小，其儲存電容也相對小，導致穿通（feed through）電壓變大、串音（crosstalk）現象產生，甚至漏電效應的惡化。鑑於上述，如何增大儲存電容並抑制漏電效應，便成為目前研發重點之一。

本發明提供一種顯示裝置，其可增大儲存電容並抑制漏電效應。

本發明的一實施例的一種顯示裝置包括多個子畫素。每一個子畫素包括第一控制線、第二控制線、第一驅動元件、第二驅動元件、第一儲存電容、顯示介質電容以及第二儲存電容。第一驅動元件的閘極電性連接第一控制線。第一驅動元件的汲極電性連接第二驅動元件的源極、第一儲存電容以及顯示介質電容。第二驅動元件的閘極電性連接第二控制線。第二驅動元件的汲極電性連接第二儲存電容。在第一模式下，第一驅動元件在第一掃描時間段處於開啟狀態且在第一維持時間段處於關閉狀態，且第二驅動元件在第一掃描時間段以及第一維持時間段處於關閉狀態。在第二模式下，第一驅動元件在第二掃描時間段處於開啟狀態且在第二維持時間段處於關閉狀態，且第二驅動元件在第二掃描時間段以及第二維持時間段處於開啟狀態。

基於上述，在本發明的實施例中，顯示裝置可在多個模式（包括第一模式與第二模式）之間做切換。在第一模式下，第二驅動元件持續處於關閉狀態，使子畫素具有較小的儲存電容，從而有助於改善充電率問題。在第二模式下，第二驅動元件持續處於開啟狀態，使子畫素具有較大的儲存電容，從而能有效抑制漏電效應對於顯示品質的負面影響。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

實施方式中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明。在附圖中，各圖式繪示的是特定示範實施例中所使用的方法、結構及/或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些示範實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域及/或結構的相對厚度及位置可能縮小或放大。

在實施方式中，相同或相似的元件將採用相同或相似的標號，且將省略其贅述。此外，不同示範實施例中的特徵在沒有衝突的情況下可相互組合，且依本說明書或申請專利範圍所作之簡單的等效變化與修飾，皆仍屬本專利涵蓋之範圍內。另外，本說明書或申請專利範圍中提及的「第一」、「第二」等用語僅用以命名分立（discrete）的元件或區別不同實施例或範圍，而並非用來限制元件數量上的上限或下限，也並非用以限定元件的製造順序或設置順序。

在本發明的實施例中，顯示裝置具有多個模式（包括第一模式與第二模式），且顯示裝置可在所述多個模式之間做切換。舉例來說，第一模式具有第一操作頻率，第二模式具有第二操作頻率，且顯示裝置可在所述多個操作頻率之間做切換。此處，操作頻率指的是顯示畫面的更新頻率。操作頻率為60赫茲（Hz）指的是顯示裝置每1/60秒更新一次顯示畫面。當第二操作頻率低於第一操作頻率時，第二模式稱作低頻模式，而第一模式稱作高頻模式。此處，低頻模式的實例可包括顯示畫面的更新頻率低於60赫茲，如1赫茲、24赫茲或其他赫茲。高頻模式的實例可包括顯示畫面的更新頻率為60赫茲以上，如60赫茲、120赫茲或其他赫茲。由於顯示裝置在第二模式下以較低的頻率更新顯示畫面，因此顯示裝置在第二模式下可具有較低的功耗，且較為節能。為方便說明，以下實施例以第一模式為高頻模式且第二模式為低頻模式進行說明，但顯示裝置的模式種類不以上述為限。

圖1是本發明的實施例的顯示裝置的一個子畫素的等效電路圖。圖2A及圖2B分別是第一模式及第二模式的驅動波形圖。請參照圖1至圖2B，本發明的一實施例的顯示裝置1包括多個子畫素SP。每一個子畫素SP包括第一控制線CL1、第二控制線CL2、第一驅動元件T1、第二驅動元件T2、第一儲存電容C1、顯示介質電容Cm以及第二儲存電容C2。第一驅動元件T1的閘極G1電性連接第一控制線CL1。第一驅動元件T1的汲極D1電性連接第二驅動元件T2的源極S2、第一儲存電容C1以及顯示介質電容Cm。第二驅動元件T2的閘極G2電性連接第二控制線CL2。第二驅動元件T2的汲極D2電性連接第二儲存電容C2。

每一個子畫素SP還可包括第三控制線CL3，且第一驅動元件T1的源極S1電性連接第三控制線CL3。第一控制線CL1以及第二控制線CL2例如為掃描線，且第三控制線CL3例如為資料線。

在第一模式下，第一驅動元件T1在第一掃描時間段SC1處於開啟狀態且在第一維持時間段H1處於關閉狀態，且第二驅動元件T2在第一掃描時間段SC1以及第一維持時間段H1處於關閉狀態。舉例來說，如圖2A的線條L1A所示，在第一掃描時間段SC1，經由圖1所示的第一控制線CL1向第一驅動元件T1的閘極G1送出正脈衝電壓（或高電位，VGH），以開啟第一驅動元件T1並對第一儲存電容C1以及顯示介質電容Cm進行充電。此外，在第一維持時間段H1，經由圖1所示的第一控制線CL1向第一驅動元件T1的閘極G1送出負電壓（或低電位，VGL），以關閉第一驅動元件T1。另一方面，如圖2A的線條L2A所示，在第一掃描時間段SC1以及第一維持時間段H1，經由圖1所示的第二控制線CL2向第二驅動元件T2的閘極G2送出負電壓，使第二驅動元件T2持續處於關閉狀態。也就是說，在第一模式下，不對第二儲存電容C2進行充電，且子畫素SP在第一模式下的儲存電容主要取決於第一儲存電容C1以及顯示介質電容Cm。

在第二模式下，第一驅動元件T1在第二掃描時間段SC2處於開啟狀態且在第二維持時間段H2處於關閉狀態，且第二驅動元件T2在第二掃描時間段SC2以及第二維持時間段H2處於開啟狀態。舉例來說，如圖2B的線條L1B所示，在第二掃描時間段SC2，經由圖1所示的第一控制線CL1向第一驅動元件T1的閘極G1送出正脈衝電壓（或高電位，VGH），以開啟第一驅動元件T1並對第一儲存電容C1以及顯示介質電容Cm進行充電。此外，在第二維持時間段H2，經由圖1所示的第一控制線CL1向第一驅動元件T1的閘極G1送出負電壓（或低電位，VGL），以關閉第一驅動元件T1。另一方面，如圖2B的線條L2B所示，在第二掃描時間段SC2以及第二維持時間段H2，經由圖1所示的第二控制線CL2向第二驅動元件T2的閘極G2送出正電壓（或高電位，VGH），使第二驅動元件T2持續處於開啟狀態。也就是說，在第二模式下，對第二儲存電容C2持續充電，且子畫素SP在第二模式下的儲存電容除了取決於第一儲存電容C1以及顯示介質電容Cm之外，還取決於第二儲存電容C2。

根據上述，子畫素SP在第一模式下具有較小的儲存電容，且在第二模式下具有較大的儲存電容。在第一模式（高頻模式）下，小的儲存電容較容易充電，因此有助於改善高頻模式下充電時間不足的問題。另一方面，在第二模式（低頻模式）下，大的儲存電容較能穩定受到漏電效應影響的電位，因此可在節能的同時，有效抑制漏電效應對於顯示品質的負面影響。

接下來藉由多個實施例說明顯示裝置1的多種態樣，但顯示裝置1的可實施態樣不以下述為限。應說明的是，顯示裝置1通常包括主動元件陣列基板、對向基板以及位於主動元件陣列基板與對向基板之間的顯示介質層。以下的多個實施例主要針對顯示裝置的主動元件陣列基板的差異進行說明，顯示介質層以及對向基板可採用現有的顯示介質層以及對向基板，因此於下便不再贅述。另外，為方便說明，以下實施例以顯示裝置為邊際場切換式（Fringe Field Switching，FFS）顯示裝置進行說明，但顯示裝置的種類不以上述為限。

圖3A是本發明的實施例的顯示裝置的主動元件陣列基板的第一種態樣的局部上視示意圖。圖3B是圖3A中透光區以及非透光區的示意圖。在圖3B中，以粗虛線表示第二儲存電容C2所在的區域。圖3C是圖3A中剖線I-I’的剖面示意圖。請參照圖1、圖3A至圖3C，顯示裝置1的主動元件陣列基板10A可包括基板SUB以及多個絕緣層（如絕緣層IN1、絕緣層IN2、絕緣層IN3以及絕緣層IN4）。此外，第一控制線CL1、第二控制線CL2、第三控制線CL3、第一驅動元件T1、第二驅動元件T2、第一儲存電容C1、顯示介質電容Cm、第二儲存電容C2、絕緣層IN1、絕緣層IN2、絕緣層IN3以及絕緣層IN4設置在基板SUB上。

在本實施例中，第一控制線CL1、第二控制線CL2、第一驅動元件T1的閘極G1以及第二驅動元件T2的閘極G2設置在基板SUB上且同屬於第一圖案化導電層。藉由同一圖案化導電層的設計，可避免導電元件間因彼此堆疊（或導電元件跨越另一導電元件）而須增設絕緣層以及負載（loading）增加等問題。絕緣層IN1設置在第一圖案化導電層以及未被第一圖案化導電層覆蓋的基板SUB上。第一驅動元件T1的通道層CH1設置在絕緣層IN1上並與閘極G1重疊。第二驅動元件T2的通道層CH2也設置在絕緣層IN1上並與閘極G2重疊。通道層CH1以及通道層CH2例如由多晶矽（poly-Si）材料製作。源極S1以及汲極D1分別位於通道層CH1的相對兩側，且源極S2以及汲極D2分別位於通道層CH2的相對兩側。第三控制線CL3跨越第一控制線CL1以及第二控制線CL2，並透過絕緣層IN1而與第一控制線CL1以及第二控制線CL2電性絕緣。源極S1、汲極D1、源極S2、汲極D2以及第三控制線CL3同屬於第二圖案化導電層。絕緣層IN2、絕緣層IN3以及絕緣層IN4依序堆疊在基板SUB上。然而，主動元件陣列基板10A中的元件及/或膜層的相對設置關係、製作順序及/或材質等可依需求改變，而不以上述為限。

就邊際場切換式顯示裝置而言，每一個子畫素SP還包括第一畫素電極PE1、第二畫素電極PE2以及共用電極CE。第一畫素電極PE1具有多個開孔SL（開孔SL未繪示於圖3A，請參照圖3C），且第一畫素電極PE1通過貫孔TH1而與第一驅動元件T1的汲極D1電性連接。另一方面，第二畫素電極PE2通過貫孔TH2而與第二驅動元件T2的汲極D2電性連接。在本實施例中，第一畫素電極PE1以及第二畫素電極PE2設置在絕緣層IN4上且同屬於第三圖案化導電層。此外，如圖3A所示，第二畫素電極PE2與第一畫素電極PE1位於第一驅動元件T1以及第二驅動元件T2的同一側，且第一畫素電極PE1以及第二畫素電極PE2彼此不重疊。共用電極CE重疊於第一畫素電極PE1與第二畫素電極PE2，且共用電極CE例如位於絕緣層IN3以及絕緣層IN4之間。然而，上述多個元件及/或膜層的相對設置關係、製作順序及/或材質等可依需求改變，而不以上述為限。

第一儲存電容C1的組成包括第一畫素電極PE1、共用電極CE以及位於第一畫素電極PE1與共用電極CE之間的絕緣層IN4。第二儲存電容C2的組成包括第二畫素電極PE2、共用電極CE以及位於第二畫素電極PE2與共用電極CE之間的絕緣層IN4。

每一個子畫素SP具有透光區A1以及非透光區A2。所述透光區A1以及非透光區A2可由顯示裝置1的對向基板中的裝飾層（未繪示）來定義。進一步來說，裝飾層適於遮蔽顯示裝置1中不欲被使用者看見的元件，其中被裝飾層遮蔽的區域（也就是與裝飾層重疊的區域）為非透光區A2，而未被裝飾層遮蔽的區域（也就是不與裝飾層重疊的區域）為透光區A1。在本實施例中，如圖3B所示，第一儲存電容C1的第一畫素電極PE1與透光區A1重疊，且第二儲存電容C2的第二畫素電極PE2與非透光區A2重疊。換句話說，本實施例的第二儲存電容C2是被裝飾層遮蔽的。在第二畫素電極PE2與第一畫素電極PE1同層的架構下，當第二驅動元件T2處於開啟狀態時（如第二模式），第二畫素電極PE2與共用電極CE之間的電場會影響液晶層（顯示介質層）中液晶分子的排列，從而影響顯示效果。因此，可藉由裝飾層遮蔽第二儲存電容C2所在的區域，來避免該區域被使用者瞧見。

圖4是本發明的實施例的顯示裝置的主動元件陣列基板的第二種態樣的局部上視示意圖。請參照圖4，主動元件陣列基板10B與圖3A的主動元件陣列基板10A的主要差異在於第一控制線CL1、第二控制線CL2、第一驅動元件T1以及第二驅動元件T2的相對設置關係及製作順序。舉例來說，主動元件陣列基板10B中的多個圖案化導電層的製作順序可依需求而有所不同。此外，在主動元件陣列基板10B中，第一控制線CL1以及第一驅動元件T1的閘極G1屬於一個圖案化導電層，而第二控制線CL2以及第二驅動元件T2的閘極G2屬於另一個圖案化導電層。此外，這兩個圖案化導電層可透過絕緣層（未繪示）而彼此電性絕緣。

圖5是本發明的實施例的顯示裝置的主動元件陣列基板的第三種態樣的局部上視示意圖。請參照圖5，主動元件陣列基板10C與圖3A的主動元件陣列基板10A的主要差異在於第一畫素電極PE1、第二畫素電極PE2以及共用電極CE的相對設置關係。舉例來說，本實施例的第二畫素電極PE2重疊於第一驅動元件T1以及第二驅動元件T2。在此架構下，與第一畫素電極PE1以及第二畫素電極PE2重疊的共用電極（未繪示，請參照圖3C）的面積會增大。此外，在改變第二畫素電極PE2的位置之後，第一畫素電極PE1可進一步占據圖3A中原本用來設置第二畫素電極PE2的區域，因此第一畫素電極PE1可具有較大的面積。對應地，圖3B中透光區A1的面積可增大（例如擴增至圖3B中第二儲存電容C2所在的區域），而非透光區A2的面積可縮小。因此，圖5中子畫素SP可具有較大的開口率。

圖6A是本發明的實施例的顯示裝置的主動元件陣列基板的第四種態樣的局部上視示意圖。在圖6A中，以虛線表示被第一畫素電極PE1覆蓋的第二畫素電極PE2。圖6B是圖6A中剖線II-II’的剖面示意圖。請參照圖6A及圖6B，主動元件陣列基板10D與圖3A及圖3C的主動元件陣列基板10A的主要差異在於第一畫素電極PE1、第二畫素電極PE2以及共用電極CE的相對設置關係及各電極的面積。舉例來說，第一畫素電極PE1以及第二畫素電極PE2彼此重疊且分別位於共用電極CE的相對兩側。換句話說，第一畫素電極PE1與第二畫素電極PE2不屬於同一個圖案化導電層。

詳細來說，主動元件陣列基板10D還包括絕緣層IN5。第一畫素電極PE1設置在絕緣層IN5上，且第一畫素電極PE1通過貫孔TH1而與第一驅動元件T1的汲極D1電性連接。第二畫素電極PE2設置在絕緣層IN3上，且第二畫素電極PE2通過貫孔TH2而與第二驅動元件T2的汲極D2電性連接。共用電極CE位於絕緣層IN4以及絕緣層IN5之間。

在圖3A至圖5的實施例中，第二畫素電極PE2位於不透光區A2中（第二畫素電極PE2被裝飾層遮蔽），因此第二畫素電極PE2除了可為透光電極之外，也可為非透光電極。在本實施例中，第一畫素電極PE1以及第二畫素電極PE2彼此重疊（第二畫素電極PE2位於第一畫素電極PE1下方）。換句話說，第二畫素電極PE2與第一畫素電極PE1共同位於透光區中，因此第二畫素電極PE2較佳為透光電極，以避免影響子畫素SP的開口率。

在本實施例中，第二畫素電極PE2的面積可等於第一畫素電極PE1的面積。在此架構下，第一畫素電極PE1與第二畫素電極PE2可具有相同的圖案，如此第一畫素電極PE1與第二畫素電極PE2可採用相同的光罩製作。此外，本實施例可具有較大的第二儲存電容。

圖7及圖8分別是本發明的實施例的顯示裝置的兩種態樣的上視示意圖。請參照圖7及圖8，在顯示裝置1A以及顯示裝置1B中，多個子畫素SP排列成陣列。顯示裝置1A以及顯示裝置1B還包括多條導線W。這些導線W從所述陣列的至少一側連接多個子畫素SP的多條第二控制線（未繪示，請參照圖1）。在此架構下，越遠離所述陣列的所述至少一側的多個子畫素SP會因電阻電容負載（RC loading）而具有較嚴重的漏電現象。也就是說，所述陣列的不同區域的子畫素SP的漏電程度會因電阻電容負載而有所不同。為了降低因漏電程度不同對畫面均勻性造成的負面影響，可依據漏電的嚴重程度對多個子畫素SP的多個第二儲存電容的大小進行區域性調變。藉由使位於漏電問題越嚴重的區域的子畫素SP具有較大的第二儲存電容，可提升第二模式下的畫面均勻性。

在圖7中，這些導線W從所述陣列的其中一側（如左側）連接多個子畫素SP的多條第二控制線，因此越遠離所述陣列的所述其中一側（如左側）的多個子畫素SP（即越接近所述陣列的右側的多個子畫素SP）會因電阻電容負載而具有較嚴重的漏電現象。在此架構下，可使多個子畫素SP的多個第二儲存電容的大小朝遠離所述其中一側的方向X遞增（如由左而右遞增），以提升第二模式下的畫面均勻性。例如，位於所述陣列的左側的多個子畫素SP的多個第二儲存電容的大小為C，位於所述陣列的中心的多個子畫素SP的多個第二儲存電容的大小為1.1C至1.3C，且位於所述陣列的右側的多個子畫素SP的多個第二儲存電容的大小為1.3C至1.5C。另一方面，所述多個子畫素SP的多個第一儲存電容（未繪示，請參照圖1）的大小可皆相同。

在圖8中，多條導線W從所述陣列的相對兩側（左右兩側）連接多個子畫素SP的多條第二控制線。在此架構下，越遠離所述陣列的所述相對兩側的多個子畫素SP（即越接近所述陣列的中心的多個子畫素SP）會因電阻電容負載而具有較嚴重的漏電現象。因此，可使多個子畫素SP的多個第二儲存電容的大小從所述相對兩側朝所述陣列的中心遞增，以提升第二模式下的畫面均勻性。例如，位於所述陣列的左右兩側的多個子畫素SP的多個第二儲存電容的大小為C，且位於所述陣列的中心的多個子畫素SP的多個第二儲存電容的大小為1.1C至1.5C。

綜上所述，在本發明的實施例中，顯示裝置可在多個模式（包括第一模式與第二模式）之間做切換。在第一模式下，第二驅動元件持續處於關閉狀態，使子畫素具有較小的儲存電容，從而有助於改善充電率問題。在第二模式下，第二驅動元件持續處於開啟狀態，使子畫素具有較大的儲存電容，從而能有效抑制漏電效應對於顯示品質的負面影響。在一實施例中，藉由調變膜層或元件的相對設置關係及製作順序可達到降低所需的絕緣層的數量、避免負載增加、開口率的提升以及第二儲存電容的提升等優點中的至少一個。在另一實施例中，還可依據漏電的嚴重程度對多個子畫素的多個第二儲存電容的大小進行區域性調變，以提升第二模式下的畫面均勻性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1、1A、1B：顯示裝置 10A、10B、10C、10D：主動元件陣列基板 A1：透光區 A2：非透光區 C1：第一儲存電容 C2：第二儲存電容 CE：共用電極 CH1、CH2：通道層 CL1：第一控制線 CL2：第二控制線 CL3：第三控制線 Cm：顯示介質電容 D1、D2：汲極 G1、G2：閘極 H1：第一維持時間段 H2：第二維持時間段 IN1、IN2、IN3、IN4、IN5：絕緣層 L1A、L1B、L2A、L2B：線條 PE1：第一畫素電極 PE2：第二畫素電極 S1、S2：源極 SC1：第一掃描時間段 SC2：第二掃描時間段 SL：開孔 SP：子畫素 SUB：基板 T1：第一驅動元件 T2：第二驅動元件 TH1、TH2：貫孔 W：導線 X：方向 I-I’、II-II’：剖線

圖1是本發明的實施例的顯示裝置的一個子畫素的等效電路圖（equivalent circuit diagram）。圖2A及圖2B分別是第一模式及第二模式的驅動波形圖。圖3A是本發明的實施例的顯示裝置的主動元件陣列基板的第一種態樣的局部上視示意圖。圖3B是圖3A中透光區以及非透光區的示意圖。圖3C是圖3A中剖線I-I’的剖面示意圖。圖4是本發明的實施例的顯示裝置的主動元件陣列基板的第二種態樣的局部上視示意圖。圖5是本發明的實施例的顯示裝置的主動元件陣列基板的第三種態樣的局部上視示意圖。圖6A是本發明的實施例的顯示裝置的主動元件陣列基板的第四種態樣的局部上視示意圖。圖6B是圖6A中剖線II-II’的剖面示意圖。圖7及圖8分別是本發明的實施例的顯示裝置的兩種態樣的上視示意圖。

1：顯示裝置 C1：第一儲存電容 C2：第二儲存電容 CL1：第一控制線 CL2：第二控制線 CL3：第三控制線 Cm：顯示介質電容 D1、D2：汲極 G1、G2：閘極 S1、S2：源極 SP：子畫素 T1：第一驅動元件 T2：第二驅動元件

Claims

一種顯示裝置，包括多個子畫素，每一個子畫素包括一第一控制線、一第二控制線、一第一驅動元件、一第二驅動元件、一第一儲存電容、一顯示介質電容以及一第二儲存電容，其中所述第一驅動元件的一閘極電性連接所述第一控制線，所述第一驅動元件的一汲極電性連接所述第二驅動元件的一源極、所述第一儲存電容以及所述顯示介質電容，所述第二驅動元件的一閘極電性連接所述第二控制線，且所述第二驅動元件的一汲極電性連接所述第二儲存電容，其中在一第一模式下，所述第一驅動元件在一第一掃描時間段處於開啟狀態且在一第一維持時間段處於關閉狀態，且所述第二驅動元件在所述第一掃描時間段以及所述第一維持時間段處於關閉狀態，在一第二模式下，所述第一驅動元件在一第二掃描時間段處於開啟狀態且在一第二維持時間段處於關閉狀態，且所述第二驅動元件在所述第二掃描時間段以及所述第二維持時間段處於開啟狀態。
如申請專利範圍第1項所述的顯示裝置，其中所述第一模式具有一第一操作頻率，所述第二模式具有一第二操作頻率，且所述第二操作頻率低於所述第一操作頻率。
如申請專利範圍第1項所述的顯示裝置，其中每一個子畫素更包括一第一畫素電極、一第二畫素電極以及重疊於所述第一畫素電極與所述第二畫素電極的一共用電極，所述第一儲存電容的組成包括所述第一畫素電極以及所述共用電極，且所述第二儲存電容的組成包括所述第二畫素電極以及所述共用電極。
如申請專利範圍第3項所述的顯示裝置，其中所述第一畫素電極以及所述第二畫素電極位於所述第一驅動元件以及所述第二驅動元件的同一側，且所述第一畫素電極以及所述第二畫素電極彼此不重疊。
如申請專利範圍第3項所述的顯示裝置，其中所述第二畫素電極重疊於所述第一驅動元件以及所述第二驅動元件。
如申請專利範圍第4或5項所述的顯示裝置，其中每一個子畫素具有一透光區以及一非透光區，所述第一儲存電容的所述第一畫素電極與所述透光區重疊，且所述第二儲存電容的所述第二畫素電極與所述非透光區重疊。
如申請專利範圍第3項所述的顯示裝置，其中所述第一畫素電極以及所述第二畫素電極位於所述第一驅動元件以及所述第二驅動元件的同一側，所述第一畫素電極以及所述第二畫素電極彼此重疊且分別位於所述共用電極的相對兩側，其中每一個子畫素具有一透光區以及一非透光區，且所所述第一儲存電容的述第一畫素電極以及所述第二儲存電容的所述第二畫素電極重疊於所述透光區。
如申請專利範圍第1項所述的顯示裝置，其中所述多個子畫素排列成一陣列，所述顯示裝置更包括多條導線，其中所述多條導線從所述陣列的其中一側連接所述多個子畫素的多條第二控制線，且所述多個子畫素的多個第二儲存電容的大小朝遠離所述其中一側的方向遞增。
如申請專利範圍第1項所述的顯示裝置，其中所述多個子畫素排列成一陣列，所述顯示裝置更包括多條導線，其中所述多條導線從所述陣列的相對兩側連接所述多個子畫素的多條第二控制線，且所述多個子畫素的多個第二儲存電容的大小從所述相對兩側朝所述陣列的中心遞增。
如申請專利範圍第1項所述的顯示裝置，其中所述多個子畫素的多個第一儲存電容的大小皆相同。