TWI689770B - 電晶體結構及其操作方法 - Google Patents

Abstract

一種電晶體結構包括基板、本徵半導體層、閘極、第一源/汲極、第二源/汲極以及遮蔽金屬層。本徵半導體層配置於基板上。本徵半導體層包括通道部、第一過度部、第二過度部、第一接觸部與第二接觸部。閘極重疊本徵半導體層的通道部。本徵半導體層位於基板與閘極之間。第一源/汲極接觸本徵半導體層的第一接觸部。第二源/汲極接觸本徵半導體層的第二接觸部。遮蔽金屬層配置於基板與本徵半導體層之間。遮蔽金屬層包括遮蔽圖案、第一遮蔽電極與第二遮蔽電極。第一遮蔽電極與第二遮蔽電極分別重疊第一過度部與第二過度部。遮蔽圖案重疊通道部。此外，上述電晶體結構的操作方法也被提出。

Description

電晶體結構及其操作方法

本發明是有關於一種電晶體結構及其操作方法。

降低液晶顯示面板的驅動頻率可以達到節能的效果。然而，液晶顯示面板於低頻操作時，容易因畫素結構的漏電，使畫面（frame）之亮度下降，而在更新成下一個畫面時，亮度又會明顯提升，進而產生畫面閃爍（flicker）現象。

本發明提供一種電晶體結構，性能佳。

本發明提供一種電晶體結構的操作方法，能使電晶體結構具有良好的性能表現。

本發明的一種電晶體結構包括基板、本徵半導體層、閘極、第一源/汲極、第二源/汲極以及遮蔽金屬層。本徵半導體層配置於基板上。本徵半導體層包括通道部、第一過度部、第二過度部、第一接觸部與第二接觸部。第一過度部連續的延伸於第一接觸部與通道部之間。第二過度部連續的延伸於第二接觸部與通道部之間。閘極重疊本徵半導體層的通道部。本徵半導體層位於基板與閘極之間。第一源/汲極接觸本徵半導體層的第一接觸部。第二源/汲極接觸本徵半導體層的第二接觸部。遮蔽金屬層配置於基板與本徵半導體層之間。遮蔽金屬層包括遮蔽圖案、第一遮蔽電極與第二遮蔽電極。第一遮蔽電極與第二遮蔽電極分別重疊第一過度部與第二過度部，而遮蔽圖案重疊通道部。

本發明的一種電晶體結構的操作方法，包括：提供上述的電晶體結構；施加第一操作電壓給電晶體結構的閘極；於施加第一操作電壓給電晶體結構的閘極的期間，施加第二操作電壓給電晶體結構的第一遮蔽電極與第二遮蔽電極。

基於上述，本發明實施例的電晶體結構及其操作方法中，第一遮蔽電極與第二遮蔽電極分別重疊第一過度部與第二過度部，而遮蔽圖案重疊通道部。此外，本發明一實施例的電晶體結構的操作方法中，於施加第一操作電壓給電晶體結構的閘極的期間，施加第二操作電壓給電晶體結構的第一遮蔽電極與第二遮蔽電極。藉此，改善電晶體結構的漏電現象，提升電晶體結構的性能。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在下文中將參照附圖更全面地描述本發明，在附圖中示出了本發明的示例性實施例。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。

在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。

此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其它元件的「下」側的元件將被定向在其它元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「上面」或「下面」可以包括上方和下方的取向。

本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或（and/or）公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

圖1是依照本發明一實施例的電晶體結構的剖面示意圖。圖2A是依照本發明一實施例的電晶體結構的上視示意圖。特別是，圖1的剖面對應圖2A的剖線A-A’。請參考圖1及圖2A，電晶體結構10包括基板100、本徵半導體層130、閘極150、第一源/汲極172、第二源/汲極174以及遮蔽金屬層110。為了使圖式清晰呈現，圖2A省略了部分構件，而主要表示出閘極150、第一源/汲極172、第二源/汲極174以及遮蔽金屬層110。

在本實施例中，基板100例如為硬質基板（rigid substrate）。然而，本發明不限於此，在其它實施例中，基板100也可以是可撓式基板（flexible substrate）。舉例而言，上述之硬質基板的材質可為玻璃、石英或其它適當材料；上述之可撓式基板的材質可以是塑膠或其它適當材料。

遮蔽金屬層110配置於基板100上。遮蔽金屬層110包括第一遮蔽電極112、遮蔽圖案114與第二遮蔽電極116。在本實施例中，第一遮蔽電極112與遮蔽圖案114相隔一間隙112a，而第二遮蔽電極116與遮蔽圖案114相隔一間隙116a。也就是說，第一遮蔽電極112與遮蔽圖案114之間可具有距離d1（即間隙112a的寬度），使第一遮蔽電極112與遮蔽圖案114不相連；第二遮蔽電極116與遮蔽圖案114之間可具有距離d2（即間隙116a的寬度），使第二遮蔽電極116與遮蔽圖案114不相連。第一遮蔽電極112接近遮蔽圖案114的一側112s與第二遮蔽電極116接近遮蔽圖案114的一側116s之間具有距離110L，距離110L例如為距離d1、距離d2與遮蔽圖案114的寬度之總和。舉例而言，距離d1、d2小於0.8微米（μm），但不限於此。距離d1、d2的大小可依據製程技術而有所改變，只要使第一遮蔽電極112與遮蔽圖案114不相連且使第二遮蔽電極116與遮蔽圖案114不相連即可。在本實施例中，第一遮蔽電極112與第二遮蔽電極116適於被施加電壓，而遮蔽圖案114為浮置（即遮蔽圖案114不被施加電壓）。藉此，第一遮蔽電極112與第二遮蔽電極116可以提供類似於輕摻雜區（例如輕摻雜汲極（lightly doped drain，LDD））的功能。因此，本徵半導體層130可不需經受局部摻雜的處理而有助於簡化電晶體結構10的製程。

在本實施例中，第一遮蔽電極112、遮蔽圖案114與第二遮蔽電極116各自的厚度實質上相等。然而，本發明不以此為限。在其他實施例中，第一遮蔽電極112的厚度可自接近遮蔽圖案114的一側112s向外增加或減少，第二遮蔽電極116的厚度也可自接近遮蔽圖案114的一側116s向外增加或減少。遮蔽金屬層110可為單層或多層結構。遮蔽金屬層110的材料包含金屬材料，例如鉬、鈦/鋁/鈦（Ti/Al/Ti）或其他合適的材料。

在本實施例中，第一遮蔽電極112、遮蔽圖案114與第二遮蔽電極116在方向x上的同一直線上排列。然而，本發明不限於此。在其他實施例中，如圖2B所示，遮蔽金屬層110A的第一遮蔽電極112A、遮蔽圖案114A與第二遮蔽電極116A的排列方式也可以是第一遮蔽電極112A與遮蔽圖案114A在方向x上排列，遮蔽圖案114A與第二遮蔽電極116A在方向y上排列，且方向x與方向y不平行。舉例而言，方向x與方向y可相互垂直。

繼續參照圖1，在本實施例中，電晶體結構10更可包括設置於遮蔽金屬層110上的第一絕緣層120。舉例而言，第一絕緣層120可覆蓋遮蔽金屬層110。換言之，遮蔽金屬層110夾於基板100與第一絕緣層120之間。

本徵半導體層130配置於基板100上。遮蔽金屬層110配置於基板100與本徵半導體層130之間。在本實施例中，本徵半導體層130配置於第一絕緣層120上。換言之，第一絕緣層120配置於遮蔽金屬層110與本徵半導體層130之間。本徵半導體層130包括通道部133、第一過度部132、第二過度部134、第一接觸部131與第二接觸部135。第一過度部132連續的延伸於第一接觸部131與通道部133之間。通道部133連續的延伸於第一過度部132與第二過度部134之間。第二過度部134連續的延伸於第二接觸部135與通道部133之間。

第一過度部132重疊第一遮蔽電極112，第二過度部134重疊第二遮蔽電極116，而通道部133重疊遮蔽圖案114。在本實施例中，第一過度部132的寬度132L與第二過度部134的寬度134L由0.8微米至2微米。換言之，第一遮蔽電極112與第二遮蔽電極116各自的寬度由0.8微米至2微米。在本實施例中，由於本徵半導體層130不具有輕摻雜區（例如輕摻雜汲極區），可使電晶體結構10的電阻較低。因此，相較於具有輕摻雜區的電晶體結構，本實施例的電晶體結構10可具有較低的漏電流。在本實施例中，電晶體結構10更可包括設置於本徵半導體層130上的第二絕緣層140。

閘極150配置於第二絕緣層140上。也就是說，第二絕緣層140配置於本徵半導體層130與閘極150之間。本徵半導體層130位於基板100與閘極150之間。閘極150的材料包含導電材料，例如鉬、Ti/Al/Ti或其他合適的材料。舉例而言，本實施例的閘極150的材料可為Ti/Al/Ti，其具有功率低、快速充電及低阻值等特性。

閘極150重疊本徵半導體層130的通道部133。具體而言，可以採用閘極150在本徵半導體層130上的垂直投影界定出通道部133的區域。因此，如圖1所示，閘極150的邊緣150a在本徵半導體層130上的垂直投影對齊通道部133與相連接的第一過度部132之間的交界132a，而閘極150的另一邊緣150b在本徵半導體層130上的垂直投影對齊通道部133與相連接的第二過度部134之間的交界134a。另外，第一遮蔽電極112的一側112s重疊閘極150的邊緣150a。相似地，第二遮蔽電極116的一側116s重疊閘極150的邊緣150b。也就是說，在垂直於基板100的方向上，第一遮蔽電極212的一側212s對齊閘極150的邊緣150a，第二遮蔽電極216的一側216s對齊閘極150的邊緣150b。第一遮蔽電極112的一側112s與第二遮蔽電極116的一側116s之間的距離110L實質上等於閘極150的寬度150L，而第一遮蔽電極112及第二遮蔽電極116各自在基板100上的垂直投影可不與閘極150在基板100上的垂直投影重疊也不與通道部133在基板100上的垂直投影重疊。然而，本發明不以此為限。在本實施例中，電晶體結構10更可包括設置於閘極150上的第三絕緣層160。舉例而言，第三絕緣層160可覆蓋閘極150。

第一源/汲極172與第二源/汲極174配置於第三絕緣層160上。在本實施例中，第一源/汲極172與第二源/汲極174貫穿第二絕緣層140與第三絕緣層160而接觸本徵半導體層130。詳細而言，第一源/汲極172接觸本徵半導體層130的第一接觸部131，且第二源/汲極174接觸本徵半導體層130的第二接觸部135。在本實施例中，第一源/汲極172接觸本徵半導體層130的面為第一接觸面172a，而第二源/汲極174接觸本徵半導體層130的面為第二接觸面174a。第一接觸面172a在本徵半導體層130上的垂直投影與閘極150在本徵半導體層130上的垂直投影之間界定出第一過度部132的區域，第二接觸面174a在本徵半導體層130上的垂直投影與閘極150在本徵半導體層130上的垂直投影之間界定出第二過度部134的區域。因此，如圖1所示，第一接觸面172a的邊緣172b在本徵半導體層130上的垂直投影對齊第一過度部132與第一接觸部131之間的交界131a，而第二接觸面174a的邊緣174b在本徵半導體層130上的垂直投影對齊第二過度部134與第二接觸部135之間的交界135a。

在本實施例中，第一源/汲極172的第一接觸面172a在基板100上的垂直投影與第一遮蔽電極112在基板100上的垂直投影不重疊，且第二源/汲極174的第二接觸面174a在基板100上的垂直投影與第二遮蔽電極116在基板100上的垂直投影不重疊。然而，本發明不限於此。在其他實施例中，第一源/汲極172的第一接觸面172a與第一遮蔽電極112各自在基板100上的垂直投影可以重疊，且第二源/汲極174的第二接觸面174a與第二遮蔽電極116各自在基板100上的垂直投影也可以重疊。第一源/汲極172與第二源/汲極174的材料包含導電材料，例如Ti/Al/Ti或其他合適的材料。

電晶體結構10的操作方法包括以下流程，但可視需求調整個別流程或是增、減需要的流程。首先，提供前述的電晶體結構10。接著，施加第一操作電壓V1給電晶體結構10的閘極150，並且於施加第一操作電壓V1給閘極150的期間，施加第二操作電壓V2給電晶體結構10的第一遮蔽電極112與第二遮蔽電極116。在本實施例中，可藉由驅動電路的時序控制對閘極150與兩個遮蔽電極112與116施加對應的第一操作電壓V1與第二操作電壓V2。於施加第一操作電壓V1給閘極150的期間，電晶體結構10的遮蔽圖案114則保持浮置。

第一操作電壓V1為正電壓或開啟電壓時，電晶體結構10例如呈現開啟狀態。於施加第一操作電壓V1給閘極150使電晶體結構10呈現開啟狀態的期間，可以施加訊號電壓給電晶體結構10的第一源/汲極172（或第二源/汲極174），使訊號電壓由第一源/汲極172（或第二源/汲極174）通過通道部133而傳遞至第二源/汲極174（或第一源/汲極172）。

在部分實施例中，電晶體結構10為開啟狀態時，輸入給第一遮蔽電極112與第二遮蔽電極116的第二操作電壓V2可以是正電壓。此時，流經第一過度部132與第二過度部134的電子會被吸引至較接近於第一遮蔽電極112與第二遮蔽電極116，而流經通道部133的電子會被吸引至較接近於閘極150。因此，第一遮蔽電極112與第二遮蔽電極116所提供的電場可在第一過度部132與通道部133之間以及第二過度部134與通道部133之間為電子的流動提供了緩衝，這有助於避免電晶體結構10受到高電流應力的衝擊，也就是說，具有類似於淺摻雜區的作用。

在另一部分的實施例中，電晶體結構10呈現開啟狀態的期間，輸入給第一遮蔽電極112與第二遮蔽電極116的第二操作電壓V2可以是負電壓。此時，流經第一過度部132、通道部133與第二過度部134的電子會被吸引至較接近於閘極150的一側，這有助於提高電晶體結構10的本徵半導體層130的電子遷移率。因此，可依據個別的需求來決定第二操作電壓V2的極性、大小等條件。

第一操作電壓V1為負電壓或關閉電壓時，電晶體結構10例如呈現關閉狀態，第一源/汲極172與第二源/汲極174的訊號不會藉由通道部133傳遞。在部分實施例中，電晶體結構10呈現關閉狀態時，輸入給第一遮蔽電極112與第二遮蔽電極116的第二操作電壓V2可以是負電壓。此時，流經第一過度部132與第二過度部134的電子會被吸引至較遠離於第一遮蔽電極112與第二遮蔽電極116，而流經通道部130的電子會被吸引至較遠離於閘極150。因此，第一遮蔽電極112與第二遮蔽電極116所提供的電場可使電子流更不容易在第一過度部132與通道部133之間以及第二過度部134與通道部133之間流動，而抑制漏電流的效應，這有助於提升電晶體結構10的性能。

在另一部分實施例中，電晶體結構10呈現關閉狀態時，輸入給第一遮蔽電極112與第二遮蔽電極116的第二操作電壓V2可以是接地電壓。此時，第一過度部132與第二過度部134沒有電流產生而也可使電晶體結構10確實的維持關閉狀態。此外，第二操作電壓V2為接地電壓時，可將第一遮蔽電極112與第二遮蔽電極116連接至裝置中既有的接地線路，而可減少積體電路（Integrated Circuit，IC）訊號線的使用。

在又另一部分實施例中，電晶體結構10呈現關閉狀態時，輸入給第一遮蔽電極112與第二遮蔽電極116的第二操作電壓V2可以是正電壓。如此，本徵半導體層150中的電子容易被吸引至接近於遮蔽金屬層110的一側，而不容易在第一接觸面172a與第一接觸面174a之間產生電流，也可使電晶體結構10維持關閉狀態。另外，由於閘極150被輸入負電壓而第一遮蔽電極112與第二遮蔽電極116被輸入正電壓，本徵半導體層150中的電子容易被吸引至接近於遮蔽金屬層110的一側。因此，電晶體結構10或其周邊發生靜電荷累積的現象時，靜電荷可以由本徵半導體層130接近於遮蔽金屬層110的一側疏通，而不容易發生靜電放電損害的情形。

在本實施例中，第一操作電壓V1與第二操作電壓V2的關係可以為20%·|V1|≦|V2|≦80%·|V1|，但不限於此。在其他實施例中，第一操作電壓V1也可等於第二操作電壓V2。藉由上述的可調變之第一操作電壓V1與第二操作電壓V2可以提供類似於輕摻雜區的功能，並改善電晶體結構10的漏電現象。

圖3是依照本發明又一實施例的電晶體結構的剖面示意圖。圖4A是依照本發明又一實施例的電晶體結構的上視示意圖。特別是，圖3的剖面對應圖4A的剖線B-B’。為了使圖式清晰呈現，圖4A省略了部分構件，而主要表示出閘極150、第一源/汲極172、第二源/汲極174以及遮蔽金屬層210。在此必須說明的是，圖3及圖4A的實施例沿用圖1及圖2A的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖3及圖4A的實施例與圖1及圖2A的實施例的主要差異在於：第一遮蔽電極112與第二遮蔽電極114更重疊閘極150。

請參考圖3及圖4A，在本實施例的電晶體結構20中，遮蔽金屬層210包括第一遮蔽電極212、遮蔽圖案214與第二遮蔽電極216。在本實施例中，第一遮蔽電極212與部分的閘極150重疊，第二遮蔽電極216與另一部分的閘極150重疊。換言之，第一遮蔽電極212接近遮蔽圖案214的一側212s與第二遮蔽電極216接近遮蔽圖案214的一側216s各自在基板100上的垂直投影位於閘極150在基板100上的垂直投影區域內。也就是說，在垂直於基板100的方向上，第一遮蔽電極212的一側212s沒有對齊閘極150的邊緣150a，第二遮蔽電極216的一側216s沒有對齊閘極150的邊緣150b。第一遮蔽電極212的一側212s在基板100上的垂直投影與閘極150的邊緣150a在基板100上的垂直投影之間具有距離d3，第二遮蔽電極216的一側216s在基板100上的垂直投影與閘極150的邊緣150b在基板100上的垂直投影之間具有距離d4。亦即，第一遮蔽電極212與閘極150各自於基板100上的垂直投影的重疊處的寬度為距離d3，第二遮蔽電極216與閘極150各自於基板100上的垂直投影的重疊處的寬度為距離d4，距離d3、d4小於1微米。

第一遮蔽電極212接近遮蔽圖案214的一側212s與第二遮蔽電極216接近遮蔽圖案214的一側216s之間具有距離210L。距離210L例如為距離d1、距離d2與遮蔽圖案214的寬度之總和。在本實施例中，距離210L小於閘極150的寬度150L。

在本實施例中，第一遮蔽電極212、遮蔽圖案214與第二遮蔽電極216在方向x上的同一直線上排列。然而，本發明不限於此。在其他實施例中，如圖4B所示，遮蔽金屬層210A的第一遮蔽電極212A、遮蔽圖案214A與第二遮蔽電極216A的排列方式也可以是第一遮蔽電極212A與遮蔽圖案214A在方向x上排列，遮蔽圖案214A與第二遮蔽電極216A在方向y上排列，且方向x與方向y不平行。

在本實施例中，電晶體結構20的操作方法可以與前述之電晶體結構10的實施例的操作方法相同，以下便不再重複贅述。藉由施加第一操作電壓V1給電晶體結構20的閘極150，施加第二操作電壓V2給電晶體結構20的第一遮蔽電極212與第二遮蔽電極216，且電晶體結構20的遮蔽圖案214則保持浮置。藉由可調變之第一操作電壓V1與第二操作電壓V2可以提供類似於輕摻雜區的功能，並改善電晶體結構20的漏電現象。

圖5是依照本發明另一實施例的電晶體結構的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖5的實施例與圖3的實施例的主要差異在於：第一遮蔽電極312更重疊第一源/汲極172，第二遮蔽電極316更重疊第二源/汲極174。

請參考圖5，在本實施例的電晶體結構30中，遮蔽金屬層310包括第一遮蔽電極312、遮蔽圖案314與第二遮蔽電極316。在本實施例中，第一遮蔽電極312重疊於部分的閘極150與第一源/汲極172，第二遮蔽電極316重疊於另一部分的閘極150與第二源/汲極174。換言之，第一遮蔽電極312接近遮蔽圖案314的一側312s與第二遮蔽電極316接近遮蔽圖案314的一側316s各自在基板100上的垂直投影位於閘極150在基板100上的垂直投影區域內。第一遮蔽電極312的一側312s在基板100上的垂直投影與閘極150的邊緣150a在基板100上的垂直投影之間具有距離d3，第二遮蔽電極316的一側316s在基板100上的垂直投影與閘極150的邊緣150b在基板100上的垂直投影之間具有距離d4，距離d3、d4小於1微米。

在本實施例中，第一遮蔽電極312在基板100上的垂直投影與第一源/汲極172的第一接觸面172a在基板100上的垂直投影之間具有距離d5，第二遮蔽電極316在基板100上的垂直投影與第二源/汲極174的第二接觸面174a在基板100上的垂直投影之間具有距離d6。亦即，第一遮蔽電極312與第一接觸面172a各自於基板100上的垂直投影的重疊處的寬度為距離d5，第二遮蔽電極316與第二接觸面174a各自於基板100上的垂直投影的重疊處的寬度為距離d6，距離d5、d6大於0。在其他實施例中，第一遮蔽電極312可以重疊於第一源/汲極172，但未重疊於閘極150；第二遮蔽電極316也可以重疊於第二源/汲極174，但未重疊於閘極150。

第一遮蔽電極312接近遮蔽圖案314的一側312s與第二遮蔽電極316接近遮蔽圖案314的一側316s之間具有距離310L。距離310L例如為距離d1、距離d2與遮蔽圖案314的寬度之總和。在本實施例中，距離310L小於閘極150的寬度150L。

在本實施例中，電晶體結構30的操作方法可以與前述之電晶體結構10的實施例的操作方法相同，以下便不再重複贅述。藉由施加第一操作電壓V1給電晶體結構30的閘極150，施加第二操作電壓V2給電晶體結構30的第一遮蔽電極312與第二遮蔽電極316，且電晶體結構30的遮蔽圖案314則保持浮置。藉由可調變之第一操作電壓V1與第二操作電壓V2可以提供類似於輕摻雜區的功能，並改善電晶體結構30的漏電現象。

綜上所述，本發明實施例的電晶體結構及其操作方法，其中電晶體結構包括基板、本徵半導體層、閘極、第一源/汲極、第二源/汲極以及遮蔽金屬層。本徵半導體層配置於基板上。本徵半導體層包括通道部、第一過度部、第二過度部、第一接觸部與第二接觸部。第一過度部連續的延伸於第一接觸部與通道部之間。第二過度部連續的延伸於第二接觸部與通道部之間。閘極重疊本徵半導體層的通道部。本徵半導體層位於基板與閘極之間。第一源/汲極接觸本徵半導體層的第一接觸部。第二源/汲極接觸本徵半導體層的第二接觸部。遮蔽金屬層配置於基板與本徵半導體層之間。遮蔽金屬層包括遮蔽圖案、第一遮蔽電極與第二遮蔽電極。第一遮蔽電極與第二遮蔽電極分別重疊第一過度部與第二過度部，而遮蔽圖案重疊通道部。藉此，第一遮蔽電極與第二遮蔽電極可以提供類似於輕摻雜區的功能。此外，藉由在操作電晶體結構的方法中，於施加第一操作電壓給電晶體結構的閘極的期間，施加第二操作電壓給電晶體結構的第一遮蔽電極與第二遮蔽電極。藉由可調變之第一操作電壓V1與第二操作電壓V2可以提供類似於輕摻雜區的功能，並改善電晶體結構的漏電現象，並可改善在低頻操作時出現畫面閃爍的問題，有助於提升電晶體結構的性能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30：電晶體結構 100：基板 110、210、310、110A、210A：遮蔽金屬層 110L、210L、310L：距離 112、212、312、112A、212A：第一遮蔽電極 112a、212a、312a：間隙 112s、212s、312s：側 114、214、314、114A、214A：遮蔽圖案 116、216、316、116A、216A：第二遮蔽電極 116a、216a、316a：間隙 116s、216s、316s：側 120：第一絕緣層 130：本徵半導體層 131：第一接觸部 131a、132a、134a、135a：交界 132：第一過度部 132L、134L、150L：寬度 133：通道部 134：第二過度部 135：第二接觸部 140：第二絕緣層 150：閘極 150a、150b、172b、174b：邊緣 160：第三絕緣層 172：第一源/汲極 172a：第一接觸面 174：第二源/汲極 174a：第二接觸面 A-A’、B-B’：剖線 d1、d2、d3、d4、d5、d6：距離 x、y：方向

圖1是依照本發明一實施例的電晶體結構的剖面示意圖。 圖2A是依照本發明一實施例的電晶體結構的上視示意圖。 圖2B是依照本發明另一實施例的電晶體結構的上視示意圖。 圖3是依照本發明又一實施例的電晶體結構的剖面示意圖。 圖4A是依照本發明又一實施例的電晶體結構的上視示意圖。 圖4B是依照本發明再一實施例的電晶體結構的上視示意圖。 圖5是依照本發明另一實施例的電晶體結構的剖面示意圖。

10：電晶體結構 100：基板 110：遮蔽金屬層 110L、d1、d2：距離 112：第一遮蔽電極 112a、116a：間隙 112s、116s：側 114：遮蔽圖案 116：第二遮蔽電極 120：第一絕緣層 130：本徵半導體層 131：第一接觸部 131a、132a、134a、135a：交界 132：第一過度部 132L、134L、150L：寬度 133：通道部 134：第二過度部 135：第二接觸部 140：第二絕緣層 150：閘極 150a、150b、172b、174b：邊緣 160：第三絕緣層 172：第一源/汲極 172a：第一接觸面 174：第二源/汲極 174a：第二接觸面

Claims (16)

1. 一種電晶體結構，包括：基板；本徵半導體層，配置於該基板上，該本徵半導體層包括通道部、第一過度部、第二過度部、第一接觸部與第二接觸部，該第一過度部連續的延伸於該第一接觸部與該通道部之間，且該第二過度部連續的延伸於該第二接觸部與該通道部之間；閘極，重疊該本徵半導體層的該通道部，且該本徵半導體層位於該基板與該閘極之間；第一源/汲極，接觸該本徵半導體層的該第一接觸部；第二源/汲極，接觸該本徵半導體層的該第二接觸部；以及遮蔽金屬層，配置於該基板與該本徵半導體層之間，該遮蔽金屬層包括遮蔽圖案、第一遮蔽電極與第二遮蔽電極，該第一遮蔽電極與該第二遮蔽電極分別重疊該第一過度部與該第二過度部，而該遮蔽圖案重疊該通道部，其中該第一過度部與該通道部的交界與該第二過度部與該通道部的交界對齊該閘極的邊緣，且該第一遮蔽電極與該第二遮蔽電極各自的厚度自接近該遮蔽圖案的一側向外增加。
2. 如申請專利範圍第1項所述的電晶體結構，其中該第一遮蔽電極與該第二遮蔽電極各自與該遮蔽圖案相隔一間隙。
3. 如申請專利範圍第1項所述的電晶體結構，其中該遮蔽圖案為浮置，該第一遮蔽電極與該第二遮蔽電極適於被施加電壓。
4. 如申請專利範圍第1項所述的電晶體結構，其中該第一遮蔽電極與該第二遮蔽電極更重疊該閘極。
5. 如申請專利範圍第1項所述的電晶體結構，其中該第一遮蔽電極更重疊該第一源/汲極。
6. 如申請專利範圍第1項所述的電晶體結構，其中該第二遮蔽電極更重疊該第二源/汲極。
7. 如申請專利範圍第1項所述的電晶體結構，其中該第一源/汲極接觸該本徵半導體層的面為第一接觸面，該第一接觸部與該第一過度部的交界對齊該第一接觸面的邊緣，而該第二源/汲極接觸該本徵半導體層的面為第二接觸面，該第二接觸部與該第二過度部的交界對齊該第二接觸面的邊緣。
8. 如申請專利範圍第1項所述的電晶體結構，更包括配置於該遮蔽金屬層與該本徵半導體層之間的第一絕緣層、配置於該本徵半導體層與該閘極之間的第二絕緣層以及覆蓋該閘極的第三絕層，其中該第一源/汲極與該第二源/汲極配置於該第三絕緣層上且貫穿該第二絕緣層與該第三絕緣層而接觸該本徵半導體層。
9. 如申請專利範圍第1項所述的電晶體結構，其中該第一過度部與該第二過度部各自的寬度由0.8微米至2微米。
10. 一種電晶體結構的操作方法，包括：提供如申請專利範圍第1項所述的電晶體結構；施加第一操作電壓給該電晶體結構的該閘極；於施加該第一操作電壓給該電晶體結構的該閘極的期間，施 加第二操作電壓給該電晶體結構的該第一遮蔽電極與該第二遮蔽電極，其中該第一操作電壓為V1，該第二操作電壓為V2，且20%．|V1|≦|V2|≦80%．|V1|。
11. 如申請專利範圍第10項所述的電晶體結構的操作方法，其中該第一操作電壓為正電壓。
12. 如申請專利範圍第11項所述的電晶體結構的操作方法，更包括於施加該第一操作電壓給該電晶體結構的該閘極的期間，施加訊號電壓給該電晶體結構的該第一源/汲極與該第二源/汲極的其中一者，使該訊號電壓由該第一源/汲極與該第二源/汲極的該其中一者通過該通道部而傳遞至該第一源/汲極與該第二源/汲極的另一者。
13. 如申請專利範圍第11項所述的電晶體結構的操作方法，其中該第二操作電壓為正電壓或負電壓。
14. 如申請專利範圍第10項所述的電晶體結構的操作方法，其中該第一操作電壓為負電壓。
15. 如申請專利範圍第14項所述的電晶體結構的操作方法，其中該第二操作電壓為正電壓、負電壓或接地電壓。
16. 如申請專利範圍第10項所述的電晶體結構的操作方法，其中於施加該第一操作電壓給該電晶體結構的該閘極的期間，該電晶體結構的該遮蔽圖案保持浮置。

Images