JP2006313776A - 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法 - Google Patents

Abstract

【課題】 オン電流特性、オフリーク電流特性およびドレイン耐圧のいずれにも優れたＴＦＴを備えた薄膜半導体装置、この薄膜半導体装置を用いた電子機器、および薄膜半導体装置の製造方法を提供すること。
【解決手段】 薄膜半導体装置１において、ＴＦＴ１０のゲート電極５は、チャネル領域３０および境界領域３３、３８に対向している。ゲート絶縁膜４は、チャネル領域３０に重なる第１の絶縁膜部分４６と、境界領域３３、３８と重なる第２の絶縁膜部分４７と、ドレイン領域３２およびソース領域３７と重なる第３の絶縁膜部分４８とを備え、第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっている。境界領域３３、３８は、チャネル領域３０の側から離れるに伴って不純物濃度が漸増している。
【選択図】 図１

Description

本発明は、基板上に薄膜トランジスタ（以下、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）という）が形成された薄膜半導体装置、およびこの薄膜半導体装置を備えた電子機器、および薄膜半導体装置の製造方法に関するものである。

アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス（ＥＬ）装置などの電気光学装置では、電気光学装置用基板上に画素スイッチング用のアクティブ素子として複数のＴＦＴが形成されている。このようなＴＦＴのうち、セルフアライン構造のＴＦＴは、オフリーク電流が大きいという問題点があり、このような問題点は、ドレイン領域とチャネル領域とが接する部分（以下、ドレイン端という）の電界強度を緩和することにより改善できるとして、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造やオフセットゲート構造のＴＦＴが提案されている。

但し、ＬＤＤ構造やオフセットゲート構造の場合、オン電流が低くなるため、チャネル領域およびＬＤＤ領域に対してゲート電極を対向させたＧＯＬＤＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が提案されている（例えば、特許文献１参照）。
特開平１１−３３０４８７号公報

しかしながら、上記特許文献に記載のＧＯＬＤＤ構造のＴＦＴでは、チャネル領域からＬＤＤ領域に向かって電界強度が急変してしまうため、通常のＬＤＤ構造のＴＦＴと比較してオフリーク電流が高く、かつ、ドレイン耐圧が低いという問題点がある。

以上の問題点に鑑みて、本発明の課題は、オン電流特性、オフリーク電流特性およびドレイン耐圧のいずれにも優れたＴＦＴを備えた薄膜半導体装置、この薄膜半導体装置を用いた電子機器、および薄膜半導体装置の製造方法を提供することにある。

上記課題を解決するために、本発明では、ソース領域、ドレイン領域、および前記ソース領域と前記ドレイン領域との間に設けられたチャネル領域とを有する半導体膜と、ゲート絶縁膜を介して前記半導体膜に対向するゲート電極とを備えた薄膜半導体装置において、前記ソース領域と前記チャネル領域との間、および前記ドレイン領域と前記チャネル領域との間に境界領域を備え、前記ゲート電極は、前記チャネル領域および前記境界領域に対向し、前記ゲート絶縁膜は、前記チャネル領域に重なる第１の絶縁膜部分と、前記境界領域と重なる第２の絶縁膜部分と、前記ソース領域および前記ドレイン領域に重なる第３の絶縁膜部分とを備え、前記第２の絶縁膜部分の膜厚は、前記第１の絶縁膜部分と隣接する部分では当該第１の絶縁膜部分よりも厚く、かつ、当該第１の絶縁膜部分から前記第３の絶縁膜部分との隣接部分に向かうに伴って薄くなっていることを特徴とする。

本発明では、チャネル領域とドレイン領域との境界領域にゲート電極が対向しているので、ＴＦＴをＬＤＤ構造あるいはオフセットゲート構造とした場合のオン電流レベルが高い。また、ゲート絶縁膜において境界領域と重なる第２の絶縁膜部分は、チャネル領域と重なる第１の絶縁膜部分と隣接する部分で厚く、第１の絶縁膜部分から遠ざかるに伴って薄くなっているため、ＴＦＴをＬＤＤ構造あるいはオフセットゲート構造とした場合にドレイン端の電界強度が緩和され、かつ、かかる電界強度を緩和する効果は、チャネル領域からドレイン領域に向けてなだらかに減少している。このため、オフリーク電流を効果的に低減できるとともに、ドレイン耐圧を向上でき、かつ、オン電流レベルが高い。それ故、本発明によれば、オン電流特性、オフリーク電流特性およびドレイン耐圧のいずれにも優れたＴＦＴを備えた薄膜半導体装置を実現できる。

本発明において、ＴＦＴをオーバーラップ構造のゲート電極を備えたＧＯＬＤＤ構造とする場合には、前記境界領域を、不純物濃度が前記ソース領域及びドレイン領域の不純物濃度より低濃度領域を形成する。

ここで、前記境界領域は、前記チャネル領域の側から前記ソース領域および前記ドレイン領域へ向かうに伴って不純物濃度が漸増していることが好ましい。

本発明において、ＴＦＴを、オーバーラップ構造のゲート電極を備えたオフセットゲート構造とする場合には、前記境界領域を、不純物濃度が前記チャネル領域の不純物濃度と同一のオフセット領域として構成する。

本発明において、前記ゲート電極は、例えば、前記第１の絶縁膜部分を介して前記チャネル領域に対向する第１のゲート電極と、該第１のゲート電極の上層に積層されて前記第２の絶縁膜部分を介して前記境界領域と重なる第２のゲート電極とを備えている。

本発明において、前記半導体膜は、前記チャネル領域に相当する領域に凹部を備え、前記ゲート絶縁膜は、前記半導体膜の上層に積層された第１のゲート絶縁膜と、該第１のゲート絶縁膜の上層において前記第１のゲート電極側方の凹部を埋める第２のゲート絶縁膜とを備え、前記第１の絶縁膜部分は、前記チャネル領域と前記ゲート電極との間に介在する前記第１のゲート絶縁膜によって構成され、前記第２の絶縁膜部分は、前記境界領域と前記ゲート電極との間に介在する前記第１のゲート絶縁膜および前記第２のゲート絶縁膜とによって構成されている構造を採用することができる。

本発明において、前記半導体膜は、前記チャネル領域の膜厚が前記ソース領域および前記ドレイン領域の膜厚より薄く、前記境界領域の膜厚は、前記チャネル領域から前記ドレイン領域側および前記ソース領域側に向けて厚くなっていることが好ましい。このように構成すると、第１のゲート電極側方の凹部を第２のゲート絶縁膜で埋めるだけで、前記境界領域と重なる前記第２の絶縁膜部分の膜厚を、前記第１の絶縁膜部分と隣接する部分では当該第１の絶縁膜部分よりも厚く、かつ、当該第１の絶縁膜部分から前記第３の絶縁膜部分との隣接部分に向かうに伴って薄くすることができる。

本発明に係る薄膜半導体装置は、例えば、各種電子機器において液晶装置や有機ＥＬ装置などの電気光学装置を構成するのに用いることができ、このような電気光学装置では、前記ＴＦＴからなる画素スイッチング用トランジスタおよび画素電極を備えた画素が複数形成されている。

本発明に係る電気光学装置は、携帯電話機、モバイルコンピュータ、投射型表示装置などの電子機器に用いられる。また、本発明に係る電気光学装置は、ページプリンタなどの電子機器において、露光用のラインヘッドの光源などとして用いられる。

本発明では、ソース領域、ドレイン領域、および前記ソース領域と前記ドレイン領域との間に設けられたチャネル領域とを有する半導体膜と、ゲート絶縁膜を介して前記半導体膜に対向するゲート電極とを備えた薄膜半導体装置の製造方法において、チャネル領域を構成する部分の上面に凹部が形成された半導体膜を形成する半導体膜形成工程と、前記半導体膜の表面に第１のゲート絶縁膜を形成する第１のゲート絶縁膜形成工程と、前記第１のゲート絶縁膜の表面のうち、前記チャネル領域を構成する部分と対向する位置に第１のゲート電極を形成する第１のゲート電極形成工程と、前記第１のゲート絶縁膜の表面のうち、前記第１のゲート電極側方の凹部を第２のゲート絶縁膜で埋める第２のゲート絶縁膜形成工程と、前記第１のゲート電極をマスクとして前記半導体膜に高濃度不純物を導入する高濃度不純物導入工程とを有することを特徴とする。

このような製造方法によれば、ゲート絶縁膜には、チャネル領域に重なる第１の絶縁膜部分と、チャネル領域とドレイン領域との境界領域と重なる第２の絶縁膜部分とが形成され、この第２の絶縁膜部分は、第１の絶縁膜部分と隣接する部分では第１の絶縁膜部分よりも厚く、かつ、第１の絶縁膜部分から遠ざかるに伴って薄くなる。このため、第１のゲート電極をマスクとして高濃度不純物導入工程を行った際、不純物が第１のゲート電極に対して自己整合的に半導体膜に導入されるが、第２の絶縁膜部分は、第１の絶縁膜部分と隣接する部分では第１の絶縁膜部分よりも厚く、かつ、第１の絶縁膜部分から遠ざかるに伴って薄くなっているため、半導体膜において第２の絶縁膜部分と重なる部分には、チャネル領域の側から離れるに伴って不純物濃度が漸増する低濃度領域が形成され、この低濃度領域に対してチャネル領域とは反対側に高濃度領域が形成される。従って、ＬＬＤ構造のＴＦＴを容易に形成することができる。また、高濃度不純物を導入した後、前記第１のゲート電極の上層に前記第１の絶縁膜および前記第２の絶縁膜を介して前記半導体膜に対向する第２のゲート電極を積層すれば、オーバーラップ構造のゲート電極を備えたＧＯＬＤＤ構造のＴＦＴを製造することができる。

本発明の別の形態では、ソース領域とドレイン領域との間にチャネルを形成可能なチャネル領域と、該チャネル領域にゲート絶縁膜を介して対向するゲート電極とを備えた薄膜トランジスタを基板上に備えた薄膜半導体装置の製造方法において、チャネル領域を構成する部分の上面に凹部が形成された半導体膜を形成する半導体膜形成工程と、前記半導体膜の表面に第１のゲート絶縁膜を形成する第１のゲート絶縁膜形成工程と、前記第１のゲート絶縁膜の表面のうち、前記チャネル領域を構成する部分と対向する位置に第１のゲート電極を形成する第１のゲート電極形成工程と、前記第１のゲート絶縁膜の表面のうち、前記第１のゲート電極側方の凹部を第２のゲート絶縁膜で埋める第２のゲート絶縁膜形成工程と、前記第１のゲート電極および前記第２の絶縁膜を覆うマスクを形成した状態で前記半導体膜に高濃度不純物を導入する高濃度不純物導入工程とを有することを特徴とする。

このような製造方法によれば、ゲート絶縁膜には、チャネル領域に重なる第１の絶縁膜部分と、チャネル領域とドレイン領域との境界領域と重なる第２の絶縁膜部分とが形成され、この第２の絶縁膜部分は、第１の絶縁膜部分と隣接する部分では第１の絶縁膜部分よりも厚く、かつ、第１の絶縁膜部分から遠ざかるに伴って薄くなる。このため、高濃度不純物導入工程において第１のゲート電極および前記第２の絶縁膜を覆うマスクを形成した状態で半導体膜に不純物を導入すれば、第２の絶縁膜部分と重なる領域にオフセット領域を形成することができる。従って、高濃度不純物導入工程で用いたマスクを除去して第１のゲート電極および前記第２の絶縁膜を覆うマスクを形成した場合、あるいは、高濃度不純物導入工程で用いたマスクを導電膜で形成し、この導電膜を第２のゲート電極として残せば、ゲート電極がオフセット領域に対して第２の絶縁膜部分を介して対向するオーバーラップ構造を有するオフセットゲート構造のＴＦＴを製造することができる。

本発明において、前記第２の絶縁膜形成工程では、前記第１のゲート絶縁膜の表面のうち、前記第１のゲート電極の近傍に形成された凹部に液状物を充填し、該液状物を固化させて前記第２のゲート絶縁膜を形成することが好ましい。

本発明を適用した薄膜半導体装置を電気光学装置に用いた例を説明する前に、本発明を適用したＴＦＴ単体（薄膜半導体装置単体）の構成、製造方法、および効果を説明する。

［実施の形態１］
（全体構成）
図１（ａ）、（ｂ）はいずれも、本発明の実施の形態１に係るＴＦＴ単体（薄膜半導体装置単体）の構成を示す断面図である。なお、図１（ａ）には、第１ゲート電極と第２ゲート電極との間に第２のゲート絶縁膜が形成されない場合の例を示し、図１（ｂ）には、第１のゲート電極と第２ゲート電極との間に第２のゲート絶縁膜が形成されている場合の例を示してある。図１（ａ）において、本形態の薄膜半導体装置１では、基板２上にＴＦＴ１０が形成されており、このＴＦＴ１０は、シリコン膜などの半導体膜３に、不純物濃度が高濃度のソース領域３７と、不純物濃度が高濃度のドレイン領域３２と、ソース領域３７とドレイン領域３２との間のチャネル領域３０とが形成されている。半導体膜３の表面側にはゲート絶縁膜４が形成され、ゲート絶縁膜４の上層には、ゲート絶縁膜４を介してチャネル領域３０に対向するゲート電極５が形成されている。ゲート電極５の表面側には層間絶縁膜６が形成され、層間絶縁膜６に形成されたコンタクトホール６１、６２を介してドレイン電極７１およびソース電極７２が各々、ドレイン領域３２およびソース領域３７に電気的に接続している。

本形態のＴＦＴ１０は、ゲート電極５の端部がチャネル領域３０とドレイン領域３２との境界領域３３、およびチャネル領域３０とソース領域３７との境界領域３８に重なる位置まで延びたゲートオーバーラップ構造を備えている。また、本形態のＴＦＴ１０は、境界領域３３、３８の不純物濃度をドレイン領域３２およびソース領域３７よりも低濃度としたＧＯＬＤＤ構造を有している。

このようなＧＯＬＤＤ構造のＴＦＴ１０において、ゲート絶縁膜４は、チャネル領域３０に重なる第１の絶縁膜部分４６と、境界領域３３、３８の各々に重なる第２の絶縁膜部分４７と、ソース領域３７およびドレイン領域３３の各々に重なる第３の絶縁膜部分４８とを備えている。

ここで、ドレイン側の第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６からドレイン領域３２に向かうに伴って薄くなっている。同様に、ソース側の第２の絶縁膜部分４７も、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６からソース領域３７に向かうに伴って薄くなっている。また、ドレイン側の境界領域３３は、チャネル領域３０と接する側では不純物濃度が極めて低く、チャネル領域３０からドレイン領域３２に向かうに伴って不純物濃度が漸増している。ソース側の境界領域３８も、ドレイン側の境界領域３３と同様、チャネル領域３０と接する側では不純物濃度が極めて低く、チャネル領域３０からソース領域３７に向かうに伴って不純物濃度が漸増している。

このようなＧＯＬＤＤ構造のＴＦＴ１０を構成するにあたって、本形態では、まず、ゲート電極５は、第１の絶縁膜部分４６を介してチャネル領域３０に対向する第１のゲート電極５１と、この第１のゲート電極５１よりもチャネル長方向の寸法が長い第２のゲート電極５２とから構成され、第２のゲート電極５２は、第１のゲート電極５１の上層側に積層されている。従って、第２のゲート電極５２は、ドレイン側の端部が第２の絶縁膜部分４７を介してドレイン側の境界領域３３と対向し、ソース側の端部が第２の絶縁膜部分４７を介してソース側の境界領域３８に対向している。

半導体膜３は、チャネル領域３０に相当する領域の上面に凹部３５が形成され、チャネル領域３０の厚さがドレイン領域３２側およびソース領域３７側の厚さよりも薄くなっている。しかも、凹部３５の両端部は、チャネル領域３０からドレイン領域３２側およびソース領域３７側に向けて半導体膜３の膜厚を厚くするテーパ面３５ａ、３５ｂになっている。

ゲート絶縁膜４は、半導体膜３の上層に積層された第１のゲート絶縁膜４１と、この第１のゲート絶縁膜４１の上層において第１のゲート電極５１の側方に形成された凹部を埋める第２のゲート絶縁膜４２とから構成され、第１の絶縁膜部分４６は、チャネル領域３０と第１のゲート電極５１との間に介在する第１のゲート絶縁膜４１によって構成されている。第２の絶縁膜部分４７は、境界領域３３、３８と第２のゲート電極５２との間に介在する第１のゲート絶縁膜４１および第２のゲート絶縁膜４２とによって構成されている。第３の絶縁膜部分４９は、第１のゲート絶縁膜４１によって構成されている。

（本形態の主な効果）
このように構成したＴＦＴ１０は、チャネル領域３０とドレイン領域３２との境界領域３３にゲート電極５が対向するＧＯＬＤＤ構造になっているので、通常のＬＤＤ構造よりはオン電流レベルが高い。また、ゲート絶縁膜４において境界領域３３と重なる第２の絶縁膜部分４７は、チャネル領域３０と重なる第１の絶縁膜部分４６と隣接する部分でかなり厚いので、ドレイン端での電界強度が緩和される。また、境界領域３３は、チャネル領域３０と接する側では不純物濃度が極めて低い。このため、本形態のＴＦＴ１０は、オフリーク電流レベルが低く、かつ、ドレイン耐圧が高い。また、ドレイン側の第２の絶縁膜部分４７は、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっており、かつ、境界領域３３は、チャネル領域３０から離れるに伴って不純物濃度が漸増している。それ故、ドレイン端の電界強度を緩和する効果は、チャネル領域３０からドレイン領域３２に向けてなだらかに小さくなっている。このため、オン電流レベルが高い。それ故、本形態によれば、オン電流特性、オフリーク電流特性およびドレイン耐圧のいずれにも優れたＴＦＴ１０を備えた薄膜半導体装置１を実現できる。

（製造方法）
図２は、本発明の実施の形態１に係るＴＦＴ単体（薄膜半導体装置単体）の製造方法を示す工程断面図である。図３および図４は、図２（ａ）に示す半導体膜形成工程の具体的な方法の例を示す説明図である。

本形態の薄膜半導体装置１の製造方法においては、まず、図２（ａ）に示す半導体膜形成工程において、基板２上に、チャネル領域３０を構成する部分がドレイン領域３２やソース領域３７を構成する部分に比して薄い半導体膜３を形成する。

より具体的には、例えば、図３（ａ）に示すように、基板２上に半導体膜３ａを一定の膜厚で形成した後、図３（ｂ）に示すように、フォトリソグラフィ技術を用いて半導体膜３ａをパターニングして島状の半導体膜３ｂを形成する。次に、図３（ｃ）に示すように、チャネル領域３０に相当する部分が開口するレジストマスク９を形成し、このレジストマスク９の開口から半導体膜３ｂにエッチングを行って、図２（ａ）に示すように、チャネル領域３０を構成する部分の上面に凹部３５が形成された半導体膜３を形成する。ここで、図３（ｃ）に示すエッチング工程において、酸素を含有するエッチングガスで半導体膜３をドライエッチングすると、レジストマスク９がアッシングされて端部が後退していくため、半導体膜３のドレイン側およびソース側の境界部分における上面に対し、チャネル領域３０からドレイン領域３２側およびソース領域３７側に向けて半導体膜３の膜厚を厚くするようなテーパ面３５ａ、３５ｂが形成される。

また、図２（ａ）に示す形状の半導体膜３を形成するにあたっては、図４に示すように、ドレイン領域３２およびソース領域３７に相当する領域に第１の半導体膜３ｅ、３ｆを島状に形成した後、第１の半導体膜３ｅ、３ｆの上層に第２の半導体膜３ｇを積層し、しかる後に第２の半導体膜３ｇを島状にパターニングしてもよい。このような方法を採用した場合も、チャネル領域３０を構成する部分の上面に凹部３５が形成された半導体膜３を形成することができ、かつ、半導体膜３のドレイン側およびソース側の境界部分における上面に対し、チャネル領域３０からドレイン領域３２側およびソース領域３７側に向けて半導体膜３の膜厚を厚くするようなテーパ面３５ａ、３５ｂを形成することができる。

次に、図２（ｂ）に示す第１のゲート絶縁膜形成工程において、半導体膜３の表面にＣＶＤ法などによりシリコン酸化膜やシリコン窒化膜などからなる第１のゲート絶縁膜４１を形成する。

次に、図２（ｃ）に示す第１のゲート電極形成工程において、第１のゲート絶縁膜４１の表面のうち、チャネル領域３０となる部分と対向する位置に第１のゲート電極５１を形成する。より具体的には、第１のゲート絶縁膜４１の表面に金属膜やドープトシリコン膜などの導電膜を形成した後、フォトリソグラフィ技術を用いて導電膜をパターニングして第１のゲート電極５１を形成する。

次に、図２（ｄ）に示す第２のゲート絶縁膜形成工程において、第１のゲート絶縁膜４１の表面のうち、第１のゲート電極５１の側方に形成された凹部を第２のゲート絶縁膜４２で埋める。より具体的には、インクジェット法やスピンコート法によって、第１のゲート絶縁膜４１の表面のうち、第１のゲート電極５１の側方に形成された凹部に、ポリシラザン、液状無機絶縁膜、液状有機絶縁膜などの液状物を充填し、この液状物を固化させて第２のゲート絶縁膜４２を形成する。その結果、第１のゲート絶縁膜４１および第２のゲート絶縁膜４２によってゲート絶縁膜４が形成される。このゲート絶縁膜４は、第１の絶縁膜部分４６、第２の絶縁膜部分４７、および第３の絶縁膜部分４８を備えており、第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっている。このような第２のゲート絶縁膜４２は、インクジェット法によれば凹部内に選択的に形成できる。

また、第２の絶縁膜４２を形成する際、スピンコート法を採用した場合、ポリシラザン、液状無機絶縁膜、液状有機絶縁膜などの液状物の粘度などを調整することにより、第２の絶縁膜４２を凹部内に選択的に形成できるが、ゲート電極５１の上にも第２のゲート絶縁膜４２が形成される場合がある。このような構成を図１（ｂ）に示す。但し、スピンコート法は下地基板表面の凹凸形状を平坦化する効果が大きいので、ゲート電極５１の上に形成される第２のゲート絶縁膜４２の膜厚は厚くはならない。この場合、第１のゲート電極５１と第２のゲート電極５２との間の電気的な接続を確保するために、例えば、第２のゲート絶縁膜４２の、第１のゲート電極５１が形成された領域にコンタクトホール８１を形成して、第１のゲート電極５１と第２のゲート電極５２とを接続させる。

次に、図２（ｅ）に示す高濃度不純物導入工程において、第１のゲート電極５１をマスクとして半導体膜３に高濃度不純物を導入する。その際、半導体膜３の表面に不純物濃度のピークが位置するように加速電圧を調整する。その結果、半導体膜３には第１のゲート電極５１に対して高濃度不純物が導入され、ソース領域３７およびドレイン領域３２が形成される。半導体膜３のうち、不純物が導入されなかった領域がチャネル領域３０となる。

ここで、第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっている。このため、半導体膜３には、第２の絶縁膜部分４７と重なる領域（ドレイン領域３２とチャネル領域３０との境界領域３３、およびソース領域３７とチャネル領域３０との境界領域３８）に低濃度の不純物濃度が導入され、かつ、境界領域３３、３８において、不純物濃度は、チャネル領域３０側で極めて低く、チャネル領域３０から離れるに伴って漸増している。なお、ＴＦＴをＮ型とする場合には不純物として、リン（Ｐ）などのＮ型の不純物を導入するが、ＴＦＴをＮ型とする場合には不純物としてボロンなどのＮ型の不純物を導入する。

次に、図２（ｆ）に示す第２のゲート電極形成工程において、第１のゲート電極５１の上層に第１のゲート絶縁膜４１および第２のゲート絶縁膜４２を介して半導体膜３の境界領域３３、３８に対向する第２のゲート電極５２を積層する。より具体的には、第１のゲート電極５１の表面側に金属膜やドープトシリコン膜などの導電膜を形成した後、フォトリソグラフィ技術を用いて導電膜をパターニングして第２のゲート電極５２を形成する。

次に、図１に示すように、第２のゲート電極５２の表面側にＣＶＤ法などによりシリコン酸化膜などからなる層間絶縁膜６を形成した後、層間絶縁膜６にコンタクトホール６１、６２を形成し、しかる後に、ソース電極７２およびドレイン電極７１を形成する。

このような製造方法によれば、高濃度領域（ドレイン領域３２およびソース領域３７）と低濃度領域（境界領域３３、３８）を同時に形成することができるので、従来のＧＯＬＤＤ構造のＴＦＴと同一の工程数で、ＴＦＴ１０のオン電流特性、オフリーク電流特性およびドレイン耐圧を向上することができる。

［実施の形態１の変形例］
上記実施の形態１では、ＧＯＬＤＤ構造のＴＦＴに本発明を適用した例であったが、図２（ａ）〜図２（ｆ）に示す工程を用いれば、図５に示すように、境界領域３３、３８がゲート電極５に略自己整合的に形成されたＬＤＤ構造のＴＦＴを製造することができる。

図５は、本発明の実施の形態１の変形例に係るＴＦＴ単体（薄膜半導体装置単体）の構成を示す断面図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付して詳細な説明を省略する。

図５に示す薄膜半導体装置１でも、実施の形態１と同様、ＴＦＴ１０は、ドレイン領域３２とチャネル領域３０との境界領域３３に低濃度領域を備えているとともに、ソース領域３７とチャネル領域３０との境界領域３８に低濃度領域を備えている。ここで、ゲート電極５は、チャネル領域３０にゲート絶縁膜４を介して対向し、低濃度領域は、ゲート電極５に対して略自己整合的に形成されている。このようなＬＤＤ構造のＴＦＴ１０において、ゲート絶縁膜４は、チャネル領域３０に重なる第１の絶縁膜部分４６と、境界領域３３、３８と重なる第２の絶縁膜部分４７と、ソース領域３７およびドレイン領域３２と重なる第３の絶縁膜部分４８とを備えている。第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっている。このような厚さに対応して、境界領域３３は、チャネル領域３０の側から離れるに伴って不純物濃度が漸増し、境界領域３８も、境界領域３３と同様、チャネル領域３０の側から離れるに伴って不純物濃度が漸増している。

このように構成したＴＦＴ１０において、境界領域３３は、チャネル領域３０と接する側では不純物濃度が極めて低いため、本形態のＴＦＴ１０は、オフリーク電流レベルが低く、かつ、ドレイン耐圧が高い。また、境界領域３３は、チャネル領域３０から離れるに伴って不純物濃度が漸増しているため、ドレイン端の電界強度を緩和する効果は、チャネル領域３０からドレイン領域３２に向けてなだらかに小さくなっている。このため、オン電流レベルが高い。それ故、本形態によれば、オン電流特性、オフリーク電流特性およびドレイン耐圧のいずれにも優れたＴＦＴ１０を備えた薄膜半導体装置１を実現できる。

このような構成の薄膜半導体装置１の製造方法においては、まず、図２（ａ）に示す半導体膜形成工程において、基板２上に、チャネル領域３０を構成する部分がドレイン領域３２を構成する部分に比して薄い半導体膜３を形成する。

次に、図２（ｂ）に示す第１のゲート絶縁膜形成工程において、半導体膜３の表面にＣＶＤ法などによりシリコン酸化膜やシリコン窒化膜などからなる第１のゲート絶縁膜４１を形成する。

次に、図２（ｃ）に示す第１のゲート電極形成工程において、第１のゲート絶縁膜４１の表面のうち、チャネル領域３０となる部分と対向する位置にゲート電極５（第１のゲート電極５１）を形成する。

次に、図２（ｄ）に示す第２のゲート絶縁膜形成工程において、第１のゲート絶縁膜４１の表面のうち、第１のゲート電極５１の側方に形成された凹部を第２のゲート絶縁膜４２で埋める。

次に、図２（ｅ）に示す高濃度不純物導入工程において、ゲート電極５をマスクとして半導体膜３に高濃度不純物を導入する。その結果、半導体膜３には第１のゲート電極５１に対して自己整合的に高濃度不純物が導入される。ここで、第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっているため、半導体膜３には、第２の絶縁膜部分４７と重なる境界領域３３、３８に低濃度領域が形成される。しかも、境界領域３３、３８では、チャネル領域３０側で不純物濃度が極めて低く、かつ、チャネル領域３０から離れるに伴って不純物濃度が漸増している。

次に、図５に示すように、第２のゲート電極５２の表面側にＣＶＤ法などによりシリコン酸化膜などからなる層間絶縁膜６を形成した後、層間絶縁膜６にコンタクトホール６１、６２を形成し、しかる後に、ソース電極７２およびドレイン電極７１を形成する。

［実施の形態２］
図６は、本発明の実施の形態２に係るＴＦＴ単体（薄膜半導体装置単体）の構成を示す断面図である。図７は、図６に示すＴＦＴ単体（薄膜半導体装置単体）の製造方法を示す工程断面図である。

図６において、本形態の薄膜半導体装置１では、実施の形態１と同様、基板２上にＴＦＴ１０が形成され、このＴＦＴ１０では、シリコン膜などの半導体膜３に、不純物濃度が高濃度のソース領域３７と、不純物濃度が高濃度のドレイン領域３２と、ソース領域３７とドレイン領域３２との間のチャネル領域３０とが形成されている。半導体膜３の表面側にはゲート絶縁膜４が形成され、ゲート絶縁膜４の上層には、ゲート絶縁膜４を介してチャネル領域３０に対向するゲート電極５が形成されている。ゲート電極５の表面側には層間絶縁膜６が形成され、層間絶縁膜６に形成されたコンタクトホール６１、６２を介してドレイン電極７１およびソース電極７２が各々、ドレイン領域３２およびソース領域３７に電気的に接続している。

本形態のＴＦＴ１０において、ゲート電極５は、オーバーラップ構造を備えており、チャネル領域３０、チャネル領域３０とドレイン領域３２との境界領域３４、およびチャネル領域３０とソース領域３７との境界領域３９に対向している。ここで、境界領域３４、３９とチャネル領域３０とは、不純物の濃度や種類が同一である。すなわち、チャネル領域３０が真性の半導体膜３である場合、境界領域３４、３９も真性の半導体膜３であり、チャネル領域３０がチャネルドープされている場合、境界領域３４、３９に導入された不純物と同一の不純物が同一のドーズ量で導入されている。このようにして、本形態のＴＦＴ１０は、オーバーラップ構造のゲート電極５を備えたオフセットゲート構造を有している。

このようなオフセットゲート構造のＴＦＴ１０において、ゲート絶縁膜４は、チャネル領域３０に重なる第１の絶縁膜部分４６と、境界領域３４、３９と重なる第２の絶縁膜部分４７と、ドレイン領域３２およびソース領域３７と重なる第３の絶縁膜部分４８とを備えている。

ここで、第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっている。

このような構成のオフセットゲート構造のＴＦＴ１０を構成するにあたって、本形態では、まず、ゲート電極５は、第１の絶縁膜部分４６を介してチャネル領域３０に対向する第１のゲート電極５１と、この第１のゲート電極５１よりもチャネル長方向の寸法が長い第２のゲート電極５２とから構成され、第２のゲート電極５２は、第１のゲート電極５１の上層側に積層されている。従って、第２のゲート電極５２は、ドレイン側の端部が第２の絶縁膜部分４７を介してドレイン側の境界領域３４と対向し、ソース側の端部が絶縁膜部分４７を介してソース側の境界領域３９に対向している。

半導体膜３は、チャネル領域３０に相当する領域の上面に凹部３５が形成され、チャネル領域３０の厚さがドレイン領域３２側およびソース領域３７側の厚さよりも薄くなっている。しかも、凹部３５の両端部は、チャネル領域３０からドレイン領域３２側およびソース領域３７側に向けて半導体膜３の膜厚を厚くするテーパ面３５ａ、３５ｂになっている。

ゲート絶縁膜４は、半導体膜３の上層に積層された第１のゲート絶縁膜４１と、この第１のゲート絶縁膜４１の上層において第１のゲート電極５１の側方に形成された凹部を埋第２のゲート絶縁膜４２とから構成され、第１の絶縁膜部分４６は、チャネル領域３０と第１のゲート電極５１との間に介在する第１のゲート絶縁膜４１によって構成されている。第２の絶縁膜部分は、境界領域３４、３９と第２のゲート電極５２との間に介在する第１のゲート絶縁膜４１および第２のゲート絶縁膜４２とによって構成されている。第３の絶縁膜部分は、第１のゲート絶縁膜４１によって構成されている。

このように構成したＴＦＴ１０では、チャネル領域３０とドレイン領域３２との境界領域３４にゲート電極５が対向する構造になっているので、通常のオフセットゲート構造よりはオン電流レベルが高い。また、ゲート絶縁膜４において境界領域３４と重なる第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分で厚いので、ドレイン端での電界強度が緩和される。このため、本形態のＴＦＴ１０は、オフリーク電流レベルが低く、かつ、ドレイン耐圧が高い。また、第２の絶縁膜部分４７は、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっているため、ドレイン端に対する電界強度が緩和は、チャネル領域３０からドレイン領域３２に向けてなだらかに小さくなっている。このため、オン電流レベルが高い。それ故、本形態によれば、オン電流特性、オフリーク電流特性およびドレイン耐圧のいずれにも優れたＴＦＴ１０を備えた薄膜半導体装置１を実現できる。

このような構成の薄膜半導体装置１の製造方法においては、まず、図７（ａ）に示す半導体膜形成工程において、基板２上に、チャネル領域３０を構成する部分がドレイン領域３２を構成する部分に比して薄い半導体膜３を形成する。より具体的には、実施の形態１において図３および図４を参照して説明した方法を採用することができ、いずれの場合も、半導体膜３の上面には凹部３５が形成され、この凹部３５の端部は、チャネル領域３０からドレイン領域３２側およびソース領域３７側に向けて半導体膜３の膜厚を厚くするようなテーパ面３５ａ、３５ｂになっている。

次に、図７（ｂ）に示す第１のゲート絶縁膜形成工程において、半導体膜３の表面にＣＶＤ法などによりシリコン酸化膜やシリコン窒化膜などからなる第１のゲート絶縁膜４１を形成する。

次に、図７（ｃ）に示す第１のゲート電極形成工程において、第１のゲート絶縁膜４１の表面のうち、チャネル領域３０となる部分と対向する位置に第１のゲート電極５１を形成する。

次に、図７（ｄ）に示す第２のゲート絶縁膜形成工程において、第１のゲート絶縁膜４１の表面のうち、第１のゲート電極５１の側方に形成された凹部を第２のゲート絶縁膜４２で埋める。より具体的には、第１のゲート絶縁膜４１の表面のうち、第１のゲート電極５１の側方に形成された凹部に液状物を充填し、この液状物を固化させて第２のゲート絶縁膜４２を形成する。その結果、第１のゲート絶縁膜４１および第２のゲート絶縁膜４２によってゲート絶縁膜４が形成され、このゲート絶縁膜４は、チャネル領域３０に重なる第１の絶縁膜部分４６と、境界領域３４、３９と重なる第２の絶縁膜部分４７と、ドレイン領域３２およびソース領域３７と重なる第３の絶縁膜部分４８とを備えている。また、第２の絶縁膜部分４７は、第１の絶縁膜部分４６と隣接する部分では第１の絶縁膜部分４６よりも厚く、かつ、第１の絶縁膜部分４６から遠ざかるに伴って薄くなっている。

次に、図７（ｅ）に示す第２のゲート電極形成工程において、第１のゲート電極５１の上層に第１のゲート絶縁膜４１および第２のゲート絶縁膜４２を介して境界領域３４、３９に対向する第２のゲート電極５２を積層する。

次に、図７（ｆ）に示す高濃度不純物導入工程において、第２のゲート電極５２をマスクとして半導体膜３に高濃度不純物を導入する。その結果、半導体膜３には第２のゲート電極５２に対して自己整合的に高濃度不純物が導入され、ドレイン領域３２およびソース領域３７が形成される。その際、半導体膜３のうち、チャネル領域３０および境界領域３４、３９には不純物が導入されない。

次に、図６に示すように、第２のゲート電極５２の表面側にＣＶＤ法などによりシリコン酸化膜などからなる層間絶縁膜６を形成した後、層間絶縁膜６にコンタクトホール６１、６２を形成し、しかる後に、ソース電極７２およびドレイン電極７１を形成する。

［実施の形態２の変形例］
上記実施の形態２では、図７（ｆ）に示す高濃度不純物導入工程において、第２のゲート電極５２をマスクとして半導体膜３に高濃度不純物を導入したが、図７（ｄ）を参照して説明した第２のゲート絶縁膜形成工程の後、第１のゲート電極５１の上層に第１のゲート絶縁膜４１および第２のゲート絶縁膜４２を介して半導体膜３に対向するレジストマスクを形成し、レジストマスクを形成した状態で高濃度不純物を半導体膜３に導入して、ドレイン領域３２およびソース領域３７を形成し、しかる後に、第２のゲート電極５２を別途、形成してもよい。

［電気光学装置への適用例］
本発明に係る薄膜半導体装置は、電気光学装置用基板として、以下に説明する液晶装置や有機ＥＬ装置などの電気光学装置に用いることができる。

（液晶装置への適用）
図８は、本発明に係る薄膜半導体装置を電気光学装置用基板として用いた液晶装置（電気光学装置）の電気的構成を示すブロック図である。図９は、この液晶装置の画素構成を示す断面図である。なお、以下に説明する液晶装置は、画素スイッチング素子として、本発明を適用したＴＦＴを用いた点のみに特徴を有し、その他の構成は周知であるので、周知の構成についての詳細な説明を省略する。

図８および図９に示す液晶装置１００（電気光学装置）において、マトリクス状に形成された複数の画素の各々には、画素電極１０９、および画素電極１０９を制御するための画素スイッチング用のＴＦＴ１１０が形成されており、画素信号を供給するデータ線１０６がＴＦＴ１１０のソースに電気的に接続されている。データ線１０６に書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ１１０のゲートには走査線１０３が電気的に接続されており、所定のタイミングで、走査線１０３にパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するように構成されている。画素電極１０９は、ＴＦＴ１１０のドレインに電気的に接続されており、ＴＦＴ１１０を一定期間だけそのオン状態とすることにより、データ線１０６から供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１０９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、対向基板１２０に形成された対向電極１２１との間で一定期間保持される。

液晶装置１００では、ＴＦＴアレイ基板１０１（電気光学装置用基板／薄膜半導体装置）と対向基板１２０とが、画素電極１０９と対向電極１２１とが対面するように配置され、かつ、これらの基板間には、シール材（図示せず）により囲まれた空間内に電気光学物質としての液晶１５０が封入され、保持されている。液晶１５０は、画素電極１０９からの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶１５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。

ＴＦＴアレイ基板１０１において、基体たる透明基板の表面には下地保護膜１１２が形成されているとともに、その表面側にＴＦＴ１１０が形成されている。本形態では、ＴＦＴ１１０として本発明を適用したＴＦＴを用いる。ＴＦＴ１１０の表面側には、シリコン酸化膜などからなる層間絶縁膜１０４、１０７が形成されている。層間絶縁膜１０４の表面にはデータ線１０６が形成され、このデータ線１０６は、ＴＦＴ１１０に対するソース電極として、層間絶縁膜１０４に形成されたコンタクトホールを介してＴＦＴ１１０の高ソース領域に電気的に接続している。層間絶縁膜１０７の表面には画素電極１０９が形成され、画素電極１０９は、層間絶縁膜１０７に形成されたコンタクトホールを介してドレイン電極１０８に電気的に接続している。まドレイン電極１０８は、層間絶縁膜１０４およびゲート絶縁膜１０２に形成されたコンタクトホールを介してＴＦＴ１１０のドレイン領域に電気的に接続している。ＴＦＴ１１０のドレイン領域からの延設部分１７１に対しては、誘電体膜を介して容量線１０４が上電極として対向することにより、蓄積容量１７０が構成されている。

画素電極１０９の上層には、ラビング処理等の所定の配向処理が施されたポリイミド膜などからなる配向膜１１６が形成されている。画素電極１０９は、たとえばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ ｘｉｄｅ）膜等の透明な導電性膜からなる。対向基板１２０において、ＩＴＯなどからなる対向電極１２１の上層側にも、ポリイミド膜からなる配向膜１２２が形成され、この配向膜１２２もポリイミド膜に対してラビング処理が施された膜である。なお、対向基板１２０には、各画素の境界領域に沿ってブラックマトリクスなどと称せられる遮光膜１２３が形成されている。

なお、対向基板１２０あるいはＴＦＴアレイ基板１０１の側には、使用する液晶１５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。

（有機ＥＬ装置への適用）
図１０は、本発明に係る薄膜半導体装置を電気光学装置用基板として用いた有機ＥＬ装置（電気光学装置）の電気的構成を示すブロック図である。図１１は、この有機ＥＬ装置の画素構成を示す断面図である。なお、以下に説明する有機ＥＬ装置は、画素スイッチング素子として、本発明を適用したＴＦＴを用いた点のみに特徴を有し、その他の構成は周知であるので、周知の構成についての詳細な説明を省略する。

図１０および図１１に示す電気光学装置２００は、有機半導体膜に駆動電流が流れることによって発光する有機ＥＬ素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの電気光学装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。

ここに示す電気光学装置２００では、ＴＦＴアレイ基板２０１（電気光学装置用基板／薄膜半導体装置）上に、複数の走査線２０３と、走査線２０３の延設方向に対して交差する方向に延設された複数のデータ線２０６と、これらのデータ線２０６に並列する複数の共通給電線２２３と、データ線２０６と走査線２０３との交差点に対応する画素２１５とが構成されている。データ線２０６に対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路２５１が構成されている。走査線２０３に対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路２５２が構成されている。

画素２１５の各々には、走査線２０３を介して走査信号がゲート電極に供給される第１のＴＦＴ２１１と、この第１のＴＦＴ２１１を介してデータ線２０６から供給される画像信号を保持する保持容量２３３（薄膜キャパシタ素子）と、この保持容量３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ２１２と、第２のＴＦＴ２１２がオン状態になったときに共通給電線２２３から駆動電流が流れ込む発光素子２４０とが構成されている。

本形態では、いずれの画素２１５においても、ガラスなどからなる基板の表面に下地保護膜２０２が形成されているとともに、この下地保護膜２０２の表面に島状に形成された２つの半導体膜を利用して第１のＴＦＴ２１１および第２のＴＦＴ２１２が形成されている。本形態では、第１のＴＦＴ２１１および第２のＴＦＴ２１２のうちの少なくとも一方に本発明を適用したＴＦＴを用いる。

第２のＴＦＴ２１２のソース・ドレイン領域の一方には、ゲート絶縁膜２５０および層間絶縁膜２５１のコンタクトホールを介して中継電極２３５が電気的に接続し、この中継電極２３５には、層間絶縁膜２５２のコンタクトホールを介して、ＩＴＯなどからなる画素電極２４１が電気的に接続している。この画素電極２４１の上層側には、正孔注入層２４２、発光層２４３、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極２２０が積層されている。対向電極２２０は、データ線２０６などを跨いで複数の画素領域２１５にわたって形成されている。第２のＴＦＴ２１２のソース・ドレイン領域のもう一方には、ゲート絶縁膜２５０および層間絶縁膜２５１のコンタクトホールを介して共通給電線２２３が電気的に接続している。

第１のＴＦＴ２１１では、そのソース・ドレイン領域の一方にゲート絶縁膜２５０および層間絶縁膜２５１のコンタクトホールを介してデータ線２０６が電気的に接続し、他方には、ゲート絶縁膜２５０および層間絶縁膜２５１のコンタクトホールを介して電位保持電極２３６が電気的に接続している。電位保持電極２３６は、層間絶縁膜２５１のコンタクトホールを介して第２のＴＦＴ２１２のゲート電極２７２の延設部分２７３に電気的に接続している。この延設部分２７３に対しては、その下層側においてゲート絶縁膜２５０を介して半導体膜２７１が対向し、この半導体膜２７１は、それに導入された不純物によって導電化されているので、延設部分２７３およびゲート絶縁膜２５０とともに保持容量２３３を構成している。ここで、半導体膜２７１に対してはゲート絶縁膜２５０および層間絶縁膜２５１のコンタクトホールを介して共通給電線２２３が電気的に接続している。保持容量２３３は、第１のＴＦＴ２１１を介してデータ線２０６から供給される画像信号を保持するので、第１のＴＦＴ２１１がオフになっても、第２のＴＦＴ２１２のゲート電極２７２は画像信号に相当する電位に保持される。それ故、発光素子２４０には共通給電線２２３から駆動電流が流れ続けるので、発光素子２４０は発光し続け、画像を表示する。

［電子機器への適用］
このような電気光学装置は、投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。また、有機ＥＬ装置については、ページプリンタなどの画像形成装置（電子機器）において、露光用のラインヘッドの光源などとして用いることが可能である。

（ａ）、（ｂ）は各々、本発明の実施の形態１に係るＴＦＴ単体（薄膜半導体装置単体）の構成を示す断面図である。 図１に示すＴＦＴ単体（薄膜半導体装置単体）の製造方法を示す工程断面図である。 図２（ａ）に示す半導体膜形成工程の具体的な方法の例を示す説明図である。 図２（ａ）に示す半導体膜形成工程の具体的な方法の別の例を示す説明図である。 本発明の実施の形態１の変形例に係るＴＦＴ単体（薄膜半導体装置単体）の構成を示す断面図である。 本発明の実施の形態２に係るＴＦＴ単体（薄膜半導体装置単体）の構成を示す断面図である。 図６に示すＴＦＴ単体（薄膜半導体装置単体）の製造方法を示す工程断面図である。 本発明を適用した薄膜半導体装置を電気光学装置用基板として用いた液晶装置（電気光学装置）の電気的構成を示すブロック図である。 図８に示す液晶装置の画素構成を示す断面図である。 本発明を適用した薄膜半導体装置を電気光学装置用基板として用いた有機ＥＬ装置（電気光学装置）の電気的構成を示すブロック図である。 図１０に示す液晶装置の画素構成を示す断面図である。

符号の説明

１ 薄膜半導体装置、２ 基板、３ 半導体膜、４ ゲート絶縁膜、５ ゲート電極、１０ ＴＦＴ、３０ チャネル領域、３２ ドレイン領域、３３、３４、３８、３９ 境界領域、３５ 凹部、３５ａ、３５ｂ テーパ面、３７ ソース領域、４１ 第１のゲート絶縁膜、４２ 第２のゲート絶縁膜、４６ 第１の絶縁膜部分、４７ 第２の絶縁膜部分、４８ 第３の絶縁膜部分、１００ 液晶装置（電気光学装置）、２００ 有機ＥＬ装置（電気光学装置）、１０１、２０１ ＴＦＴアレイ基板（電気光学装置用基板／薄膜半導体装置）

Claims (13)

1. ソース領域、ドレイン領域、および前記ソース領域と前記ドレイン領域との間に設けられたチャネル領域とを有する半導体膜と、ゲート絶縁膜を介して前記半導体膜に対向するゲート電極とを備えた薄膜半導体装置において、
   前記ソース領域と前記チャネル領域との間、および前記ドレイン領域と前記チャネル領域との間に境界領域を備え、
   前記ゲート電極は、前記チャネル領域および前記境界領域に対向し、
   前記ゲート絶縁膜は、前記チャネル領域に重なる第１の絶縁膜部分と、前記境界領域と重なる第２の絶縁膜部分と、前記ソース領域および前記ドレイン領域に重なる第３の絶縁膜部分とを備え、
   前記第２の絶縁膜部分の膜厚は、前記第１の絶縁膜部分と隣接する部分では当該第１の絶縁膜部分よりも厚く、かつ、当該第１の絶縁膜部分から前記第３の絶縁膜部分との隣接部分に向かうに伴って薄くなっていることを特徴とする薄膜半導体装置。
2. 請求項１において、前記境界領域は、不純物濃度が前記ソース領域及びドレイン領域の不純物濃度より低濃度であることを特徴とする薄膜半導体装置。
3. 請求項２において、前記境界領域は、前記チャネル領域の側から前記ソース領域および前記ドレイン領域へ向かうに伴って不純物濃度が漸増していることを特徴とする薄膜半導体装置。
4. 請求項１において、前記境界領域は、不純物濃度が前記チャネル領域の不純物濃度と同一のオフセット領域を構成していることを特徴とする薄膜半導体装置。
5. 請求項１ないし４のいずれかにおいて、前記ゲート電極は、前記第１の絶縁膜部分を介して前記チャネル領域に対向する第１のゲート電極と、該第１のゲート電極の上層に積層されて前記第２の絶縁膜部分を介して前記境界領域と重なる第２のゲート電極とを備えていることを特徴とする薄膜半導体装置。
6. 請求項１ないし５のいずれかにおいて、前記半導体膜は、前記チャネル領域に相当する領域に凹部を備え、
   前記ゲート絶縁膜は、前記半導体膜の上層に積層された第１のゲート絶縁膜と、該第１のゲート絶縁膜の上層において前記第１のゲート電極側方の凹部を埋める第２のゲート絶縁膜とを備え、
   前記第１の絶縁膜部分は、前記チャネル領域と前記ゲート電極との間に介在する前記第１のゲート絶縁膜によって構成され、前記第２の絶縁膜部分は、前記境界領域と前記ゲート電極との間に介在する前記第１のゲート絶縁膜および前記第２のゲート絶縁膜とによって構成されていることを特徴とする薄膜半導体装置。
7. 請求項６において、前記半導体膜は、前記チャネル領域の膜厚が前記ソース領域および前記ドレイン領域の膜厚より薄く、
   前記境界領域の膜厚は、前記チャネル領域から前記ドレイン領域側および前記ソース領域側に向けて厚くなっていることを特徴とする薄膜半導体装置。
8. 請求項１ないし７のいずれかに規定する薄膜半導体装置を用いて形成されていることを特徴とする電子機器。
9. ソース領域、ドレイン領域、および前記ソース領域と前記ドレイン領域との間に設けられたチャネル領域とを有する半導体膜と、ゲート絶縁膜を介して前記半導体膜に対向するゲート電極とを備えた薄膜半導体装置の製造方法において、
   チャネル領域を構成する部分の上面に凹部が形成された半導体膜を形成する半導体膜形成工程と、
   前記半導体膜の表面に第１のゲート絶縁膜を形成する第１のゲート絶縁膜形成工程と、
   前記第１のゲート絶縁膜の表面のうち、前記チャネル領域を構成する部分と対向する位置に第１のゲート電極を形成する第１のゲート電極形成工程と、
   前記第１のゲート絶縁膜の表面のうち、前記第１のゲート電極側方の凹部を第２のゲート絶縁膜で埋める第２のゲート絶縁膜形成工程と、
   前記第１のゲート電極をマスクとして前記半導体膜に高濃度不純物を導入する高濃度不純物導入工程と
   を有することを特徴とする薄膜半導体装置の製造方法。
10. 請求項９において、前記第１のゲート電極の上層に前記第１の絶縁膜および前記第２の絶縁膜を介して前記半導体膜に対向する第２のゲート電極を積層することを特徴とする薄膜半導体装置の製造方法。
11. ソース領域とドレイン領域との間にチャネルを形成可能なチャネル領域と、該チャネル領域にゲート絶縁膜を介して対向するゲート電極とを備えた薄膜トランジスタを基板上に備えた薄膜半導体装置の製造方法において、
    チャネル領域を構成する部分の上面に凹部が形成された半導体膜を形成する半導体膜形成工程と、
    前記半導体膜の表面に第１のゲート絶縁膜を形成する第１のゲート絶縁膜形成工程と、
    前記第１のゲート絶縁膜の表面のうち、前記チャネル領域を構成する部分と対向する位置に第１のゲート電極を形成する第１のゲート電極形成工程と、
    前記第１のゲート絶縁膜の表面のうち、前記第１のゲート電極側方の凹部を第２のゲート絶縁膜で埋める第２のゲート絶縁膜形成工程と、
    前記第１のゲート電極および前記第２の絶縁膜を覆うマスクを形成した状態で前記半導体膜に高濃度不純物を導入する高濃度不純物導入工程と
    を有することを特徴とする薄膜半導体装置の製造方法。
12. 請求項１１において、前記マスクを導電膜で形成し、当該導電膜を、前記第１の絶縁膜および前記第２の絶縁膜を介して前記半導体膜に対向する第２のゲート電極として残すことを特徴とする薄膜半導体装置の製造方法。
13. 請求項９ないし１２のいずれかにおいて、前記第２の絶縁膜形成工程では、前記第１のゲート絶縁膜の表面のうち、前記第１のゲート電極の近傍に形成された凹部に液状物を充填し、該液状物を固化させて前記第２のゲート絶縁膜を形成することを特徴とする薄膜半導体装置の製造方法。

Images