JP2011258945A - 有機発光ディスプレイ装置及びその製造方法 - Google Patents

有機発光ディスプレイ装置及びその製造方法 Download PDF

Info

Publication number
JP2011258945A
JP2011258945A JP2011119629A JP2011119629A JP2011258945A JP 2011258945 A JP2011258945 A JP 2011258945A JP 2011119629 A JP2011119629 A JP 2011119629A JP 2011119629 A JP2011119629 A JP 2011119629A JP 2011258945 A JP2011258945 A JP 2011258945A
Authority
JP
Japan
Prior art keywords
electrode
drain electrode
source electrode
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011119629A
Other languages
English (en)
Other versions
JP5794830B2 (ja
Inventor
Jizhu Lin
基主 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011258945A publication Critical patent/JP2011258945A/ja
Application granted granted Critical
Publication of JP5794830B2 publication Critical patent/JP5794830B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ソース/ドレイン電極のコーナー部分に強くかかる電界による絶縁破壊及び素子劣化現象を防止できる有機発光ディスプレイ装置及びその製造方法を提供する。
【解決手段】ゲート電極、ゲート電極と絶縁された活性層、ゲート電極と絶縁され、活性層にコンタクトされるソース電極及びドレイン電極、及びソース電極及びドレイン電極と活性層との間に介された絶縁層を備える薄膜トランジスタと、薄膜トランジスタに電気的に連結された有機発光素子と、を備え、ソース電極は、相互分離形成された第１ソース電極及び第２ソース電極と、第１ソース電極及び第２ソース電極を電気的に連結する第３ソース電極とを備え、ドレイン電極は、相互分離形成された第１ドレイン電極及び第２ドレイン電極と、第１ドレイン電極及び第２ドレイン電極を電気的に連結する第３ドレイン電極と、を備える有機発光ディスプレイ装置である。
【選択図】図１

Description

本発明は、有機発光ディスプレイ装置及びその製造方法に関する。
平板表示装置は、発光型と受光型とに大別されうる。発光型としては、平板陰極線管と、プラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ
Ｄｉｓｐｌａｙ Ｐａｎｅｌ)と、電界発光素子と、発光ダイオード(Ｌｉｇｈｔ
Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ)とがある。受光型としては、液晶ディスプレイ(ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ)を挙げられる。このうち、電界発光素子は、視野角が広く、コントラストが優秀であるだけでなく、応答速度が速いという長所を有しているので、次世代表示素子として注目されている。このような電子発光素子は、発光層を形成する物質によって、無機電界発光素子と有機電界発光素子とに区分される。
このうち、有機電界発光素子は、蛍光性有機化合物を電気的に励起させて発光させる自発光型ディスプレイであって、低い電圧で駆動が可能であり、薄型化が容易であり、広視野角、速い応答速度など、ＬＣＤにおいて問題点と指摘されることを解決できる次世代ディスプレイとして注目されている。
有機電界発光素子は、アノード電極とカソード電極との間に有機物からなる発光層を備えている。有機電界発光素子は、これらの電極に陽極及び陰極の電圧がそれぞれ印加されることによって、アノード電極から注入された正孔が正孔輸送層を経由して発光層に移動し、電子は、カソード電極から電子輸送層を経由して発光層に移動し、発光層で電子と正孔とが再結合して、励起子を生成する。
この励起子が励起状態から基底状態に変化するにつれて、発光層の蛍光性分子が発光することによって、画像を形成する。フルカラー型有機電界発光素子の場合には、赤(Ｒ)、緑(Ｇ)、青(Ｂ)の三色を発光する画素を備えるようにすることによって、フルカラーを具現する。
一方、電界発光素子やＬＣＤなど、平板表示装置に使われる薄膜トランジスタ(ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）は、各画素の動作を制御するスイッチング素子及び画素を駆動させる駆動素子として使われる。このようなＴＦＴは、基板上に高濃度の不純物でドーピングされたドレイン領域、ソース領域、及びドレイン領域とソース領域との間に形成されたチャネル領域を有する半導体活性層を有し、この半導体活性層上に形成されたゲート絶縁膜と、活性層のチャネル領域の上部に形成されたゲート電極とで構成される。
特開２００７−２５０３０６号公報
本発明が解決しようとする課題は、ソース/ドレイン電極のコーナー部分に強くかかる電界による絶縁破壊及び素子劣化現象を防止できる有機発光ディスプレイ装置及びその製造方法を提供することである。
上記課題を解決するために、本発明のある観点によれば、ゲート電極、前記ゲート電極と絶縁された活性層、前記ゲート電極と絶縁され、前記活性層にコンタクトされるソース電極及びドレイン電極、及び前記ソース電極及びドレイン電極と前記活性層との間に介在された絶縁層を備えるＴＦＴ；前記ＴＦＴに電気的に連結された有機発光素子；を備え、前記ソース電極は、相互分離形成された第１ソース電極及び第２ソース電極と、前記第１ソース電極及び前記第２ソース電極を電気的に連結する第３ソース電極とを備え、前記ドレイン電極は、相互分離形成された第１ドレイン電極及び第２ドレイン電極と、前記第１ドレイン電極及び前記第２ドレイン電極を電気的に連結する第３ドレイン電極とを備えることを特徴とする有機発光ディスプレイ装置が提供される。
本発明において、前記第１ソース電極及び前記第１ドレイン電極は、前記活性層が形成された領域と対応する領域に形成されうる。
本発明において、前記ソース電極及び前記ドレイン電極は、前記ゲート電極のコーナーと対応する領域には、形成されない。
本発明において、前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、平坦に形成されうる。
本発明において、前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、前記絶縁層が平坦に形成された領域の上部のみに形成されうる。
本発明において、前記ＴＦＴと前記有機発光素子との間に、前記ソース電極及びドレイン電極を覆うようにパッシベーション層が介在されうる。
ここで、前記第１ソース電極と前記第２ソース電極とのそれぞれ少なくとも一部が露出するように、前記パッシベーション層にホールが形成され、前記ホールを充填するように、前記第３ソース電極が形成されて、前記第１ソース電極と前記第２ソース電極とが電気的に連結され、前記第１ドレイン電極と前記第２ドレイン電極とのそれぞれの少なくとも一部が露出するように、前記パッシベーション層にホールが形成され、前記ホールを充填するように前記第３ドレイン電極が形成されて、前記第１ドレイン電極と前記第２ドレイン電極とが電気的に連結されうる。
本発明において、前記有機発光素子は、前記ＴＦＴに電気的に連結された第１電極と、前記第１電極上に形成される有機層と、前記有機層上に形成される第２電極と、を備えうる。
ここで、前記第１電極、前記第３ソース電極及び前記第３ドレイン電極は、同一層に同一物質で所定間隔離隔されて形成されうる。
本発明において、前記第３ソース電極及び前記第３ドレイン電極は、ＩＴＯ（Ｉｎｄｉｕｍ
Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ群から選択された一つ以上の物質を含みうる。
他の側面に関する本発明は、基板上にゲート電極を形成する工程と、前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する工程と、前記ゲート絶縁層上に活性層を形成する工程と、前記活性層の少なくともチャネル領域を覆う絶縁層を形成する工程と、前記絶縁層上に前記活性層とコンタクトされるソース電極及びドレイン電極を形成する工程と、前記ソース及びドレイン電極のうち一つと電気的に連結された有機発光素子を形成する工程と、を含み、前記ソース電極及びドレイン電極を形成する工程は、相互離隔されて形成された第１ソース電極及び第２ソース電極を形成する工程と、前記第１ソース電極及び前記第２ソース電極を電気的に連結する第３ソース電極を形成する工程と、相互離隔されて形成された第１ドレイン電極及び第２ドレイン電極を形成する工程と、前記第１ドレイン電極及び前記第２ドレイン電極を電気的に連結する第３ドレイン電極を形成する工程と、を含む有機発光ディスプレイ装置の製造方法を提供する。
本発明において、前記第１ソース電極及び前記第１ドレイン電極は、前記活性層が形成された領域と対応する領域に、前記活性層とコンタクトするように形成されうる。
本発明において、前記ソース電極及びドレイン電極を形成する工程は、前記ゲート電極のコーナーの上部には、前記ソース電極及び前記ドレイン電極が形成されないようにできる。
本発明において、前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、平坦に形成されうる。
本発明において、前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、前記絶縁層が平坦に形成された領域の上部のみに形成されうる。
本発明において、前記ソース及びドレイン電極のうち一つと電気的に連結された有機発光素子を形成する工程は、前記ＴＦＴに第１電極を電気的に連結する工程と、前記第１電極上に有機層を形成する工程と、前記有機層上に第２電極を形成する工程と、を含みうる。
ここで、前記第１電極、前記第３ソース電極及び前記第３ドレイン電極は、同一層に同一物質で所定間隔離隔されて形成されうる。
さらに他の側面に関する本発明は、基板上にゲート電極を形成する工程と、前記ゲート電極の上部に前記ゲート電極と絶縁された活性層を形成する工程と、前記活性層上に絶縁層を形成する工程と、前記絶縁層上に導電層を形成する工程と、前記導電層をパターニングして、第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極を形成する工程と、前記第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極を覆うように、パッシベーション層を形成する工程と、前記第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極のそれぞれの少なくとも一部が露出されるように、前記パッシベーション層にホールを形成する工程と、前記第１ソース電極と第２ソース電極とを電気的に連結する第３ソース電極と、前記第１ドレイン電極と第２ドレイン電極とを電気的に連結する第３ドレイン電極を形成する工程と、前記第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極のうち少なくとも一つと電気的に連結された有機発光素子を形成する工程と、を含む有機発光ディスプレイ装置の製造方法を提供する。
本発明において、前記第３ソース電極と前記第３ドレイン電極とを形成する工程は、前記第１ソース電極と前記第２ソース電極とのそれぞれの少なくとも一部が露出されるように、前記パッシベーション層に形成されたホールを充填して前記第３ソース電極が形成され、前記第１ドレイン電極と前記第２ドレイン電極とのそれぞれの少なくとも一部が露出されるように、前記パッシベーション層に形成されたホールを充填して前記第３ドレイン電極が形成されうる。
本発明において、前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、平坦に形成されうる。
本発明において、前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、前記絶縁層が平坦に形成された領域の上部のみに形成されうる。
本発明において、前記第１電極、前記第３ソース電極及び前記第３ドレイン電極は、同一層に同一物質で所定間隔離隔されて形成されうる。
以上説明したように本発明によれば、ソース/ドレイン電極のコーナーにかかる強い電界効果による絶縁破壊現象及び素子劣化現象を防止でき、これにより、素子不良が減少する効果が得られる。
本発明の望ましい一実施形態による有機発光ディスプレイ装置を概略的に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。 図１による実施形態の製造方法を順次に示す断面図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１は、本発明の望ましい一実施形態による有機発光ディスプレイ装置を概略的に示した断面図である。
図１を参照すれば、基板１上に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）２と有機発光素子３とが備えられる。図１は、有機発光ディスプレイ装置の一画素の一部を示した図面であって、本発明の有機発光ディスプレイ装置は、このような画素が複数個存在する。
前記ＴＦＴ ２は、基板１上に形成されたゲート電極２１と、このゲート電極２１を覆うゲート絶縁層２２と、ゲート絶縁層２２上に形成された活性層２３と、活性層２３を覆うようにゲート絶縁層２２上に形成された絶縁層２４と、絶縁層２４上に形成されて、活性層２３とコンタクトされるソース電極２５及びドレイン電極２６と、を備える。図１には、ボトムゲート構造のＴＦＴ
２を例示したが、本発明の権利範囲は、必ずしもこれに限定されず、トップゲート構造のＴＦＴにも適用可能である。
基板１上には、酸化シリコンなどの無機物で、バッファ層(図示せず）がさらに形成されている。
このような基板１上に形成されたゲート電極２１は、導電性金属で単層あるいは複層に形成されうる。前記ゲート電極２１は、モリブデンを含みうる。
ゲート絶縁層２２は、酸化シリコン、酸化タンタル、または酸化アルミニウムで形成されうるが、必ずしもこれに限定されない。
ゲート絶縁層２２上には、パターニングされた活性層２３が形成される。活性層２３は、無機半導体または有機半導体から選択されて形成されうるものであって、ソース/ドレイン領域にｎ型またはｐ型不純物がドーピングされており、これらのソース領域とドレイン領域とを連結するチャネル領域２３ａを備える。
活性層２３を形成する無機半導体は、ＣｄＳ、ＧａＳ、ＺｎＳ、ＣｄＳｅ、ＣａＳｅ、ＺｎＳｅ、ＣｄＴｅ、ＳｉＣ、及びＳｉを含みうる。
そして、活性層２３を形成する有機半導体には、高分子として、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフルオレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェンヘテロ環芳香族共重合体及びその誘導体を含み、低分子として、ペンタセン、テトラセン、ナフタレンのオリゴアセン及びこれらの誘導体、アルファ(α)−６−チオフェン、アルファ(α)−５−チオフェンのオリゴチオフェン及びこれらの誘導体、金属を含有したり含有していないフタロシアニン及びこれらの誘導体、ピロメリット酸二無水物（ＰＭＤＡ：Ｐｙｒｏｍｅｌｌｉｔｉｃ
Ｄｉａｎｈｙｄｒｉｄｅ）またはピロメリット酸ジイミド及びこれらの誘導体、ぺリレンテトラカルボン酸二無水物（ＰＴＣＤＡ：Ｐｅｒｙｌｅｎｅ Ｔｅｔｒａｃａｒｂｏｘｙｌｉｃ
Ｄｉａｎｈｙｄｒｉｄｅ）またはぺリレンテトラカルボン酸ジイミド及びこれらの誘導体を含みうる。
また、活性層２３は、酸化物半導体で形成され、詳細には、ガリウム(Ｇａ)、リン(Ｉｎ)、亜鉛(Ｚｎ)及びスズ(Ｓｎ)群から選択された一つ以上の元素及び酸素を含みうる。例えば、前記活性層２３は、ＺｎＯ、ＺｎＧａＯ、ＺｎＩｎＯ、ＧａＩｎＯ、ＧａＳｎＯ、ＺｎＳｎＯ、ＩｎＳｎＯ、ＨｆＩｎＺｎＯまたはＺｎＧａＩｎＯなどの物質を含み、望ましくは、Ｇ−Ｉ−Ｚ−Ｏ層[ａ(Ｉｎ２Ｏ３)ｂ(Ｇａ２Ｏ３)ｃ(ＺｎＯ)層](ａ、ｂ、ｃは、それぞれａ≧０、ｂ≧０、ｃ＞０の条件を満足させる実数)でありうる。
このような活性層２３を覆うように、絶縁層２４が形成される。前記絶縁層２４は、特に活性層２３のチャネル２３ａを保護するためのものであって、図１に示したように、前記絶縁層２４は、ソース/ドレイン電極２５,２６とコンタクトされる領域を除外した活性層２３の全体を覆うようにできるが、必ずしもこれに限定されず、図面に示されていないが、チャネル２３ａの上部のみに形成されることもある。
一方、絶縁層２４上には、ソース電極２５及びドレイン電極２６が前記活性層２３とコンタクトされるように形成される。
ここで、本発明の一実施形態に関する有機発光ディスプレイ装置は、ソース電極２５とドレイン電極２６とは、それぞれ分離されて形成された第１電極及び第２電極と、前記第１電極及び第２電極を連結する第３電極とを備えることを特徴とするが、これについては、詳細に後述する。
そして、前記絶縁層２４上には、このソース電極２５及びドレイン電極２６を覆うように、パッシベーション層２７が形成され、このパッシベーション層２７上には、ドレイン電極２６とコンタクトされる有機発光素子３の第１電極３１が形成される。
前記パッシベーション層２７上には、前記第１電極３１の一部を露出させる画素定義膜２９が形成され、画素定義膜２９に露出された第１電極３１の上部に、有機層３２及び第２電極３３が形成される。
詳細には、画素定義膜(ＰＤＬ：Ｐｉｘｅｌ Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ)２９は、第１電極３１のエッジを覆うように備えられる。この画素定義膜２９は、発光領域を定義する役割以外に、第１電極３１のエッジと第２電極３３との間隔を広めて、第１電極３１のエッジ部分で電界が集中する現象を防止することによって、第１電極３１と第２電極３３との短絡を防止する役割を行う。
前記第１電極３１は、各画素別にパターニングされるように備えられる。
第２電極３３の方向に画像を具現する前面発光型構造の場合、前記第１電極３１は、反射型電極で備えられうる。このために、Ａｌ、Ａｇなどの合金で備えられた反射膜を備えるようにする。
前記第１電極３１をアノード電極として使用する場合、仕事関数(絶対値)の高いＩＴＯ、ＩＺＯ、ＺｎＯなどの金属酸化物からなる層を含むようにする。前記第１電極３１をカソード電極として使用する場合には、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｌｉ、Ｃａなどの仕事関数(絶対値)の低い高導電性の金属を使用する。したがって、この場合には、前述した反射膜は、不要になる。
前記第２電極３３は、透光型電極で備えられうる。このために、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、Ｌｉ、Ｃａなどを薄膜で形成した半透過反射膜を備えるか、またはＩＴＯ、ＩＺＯ、ＺｎＯなどの透光性金属酸化物を含みうる。前記第１電極３１をアノードとする場合、第２電極３３は、カソードとし、前記第１電極３１をカソードとする場合、前記第２電極３３は、アノードとする。
前記第１電極３１と第２電極３３との間に介された有機層３２は、正孔注入輸送層、発光層、電子注入輸送層がいずれもまたは選択的に積層されて備えられうる。但し、発光層は、必須的に備える。
一方、図面に示していないが、前記第２電極３３上には、保護層がさらに形成され、ガラスによって密封されうる。
以下では、本発明の一実施形態による有機発光ディスプレイ装置のうち、ソース電極２５及びドレイン電極２６について詳細に説明する。
従来の有機発光ディスプレイ装置のソース/ドレイン電極の場合、ゲート電極の両端部を覆うように形成され、したがって、ソース/ドレイン電極は、ゲート電極のコーナーを過ぎる部分で一定程度傾斜した部分が発生する。しかし、ゲート電極のコーナーとソース/ドレイン電極との間の強いフィールド(ｆｉｅｌｄ)によって、ソース/ドレイン電極の傾斜した部分で絶縁破壊が発生する可能性が存在し、したがって、これによる不良が発生する可能性が存在した。
このような問題点を解決するために、本発明の一実施形態に関する有機発光ディスプレイ装置は、ソース/ドレイン電極の傾斜した部分をパターニングして除去した後、画素電極の形成時、相互分離された二つの部分を電気的に画素電極と同じ層に連結させることによって、ゲートのコーナー及びソース/ドレインの傾斜した部分から発生するフィールドによって、絶縁破壊現象の発生を防止することを一特徴とする。
詳細には、絶縁層２４にホールを形成し、金属または導電性金属酸化物などの物質を絶縁層２４上に塗布し、これをパターニングして、ソース電極２５及びドレイン電極２６を形成するにおいて、前記パターニング時にソース電極２５とドレイン電極２６とのそれぞれ中間部分、すなわち、ゲート電極２１のコーナー部と対応する位置に傾斜して形成された部分をパターニングして除去する。それにより、ソース電極２５は、相互分離されて形成された第１ソース電極２５ａと第２ソース電極２５ｂとを含む。ここで、第１ソース電極２５ａは、活性層２３の上部に形成され、第２ソース電極２５ｂは、活性層２３が形成されていない部分に形成される。この時、第１ソース電極２５ａと第２ソース電極２５ｂとは、それぞれ傾斜した部分なしに平坦に形成される。同様に、第１ドレイン電極２６ａは、活性層２３の上部に形成され、第２ドレイン電極２６ｂは、活性層２３が形成されていない部分に形成される。この時、第１ドレイン電極２６ａと第２ドレイン電極２６ｂとは、それぞれ傾斜した部分なしに平坦に形成される。
次いで、ソース電極２５とドレイン電極２６とを覆うように、パッシベーション層２７を形成し、このパッシベーション層２７上には、ドレイン電極２６とコンタクトされる有機発光素子３の第１電極３１を形成する。詳細には、パッシベーション層２７にホールを形成し、金属または導電性金属酸化物などの物質をパッシベーション層２７上に塗布し、これをパターニングして、第１電極３１、第３ソース電極２５ｃ及び第３ドレイン電極２５ｄを形成する。ここで、前記第３ソース電極２５ｃは、第１ソース電極２５ａと第２ソース電極２５ｂとを連結するように形成され、前記第３ドレイン電極２５ｄは、第１ドレイン電極２６ａと第２ドレイン電極２６ｂとを連結するように形成される。
このように、ソース/ドレイン電極の傾斜した部分を除去した後、これをＩＴＯ電極で連結することによって、ソース/ドレイン電極の傾斜した部分によって発生する絶縁破壊現象を防止でき、これにより、素子不良が減少する効果が得られる。
次いで、このような本発明のソース/ドレイン電極についての製造方法を具体的に説明する。
図２ないし図１４は、図１による実施形態の製造方法を順次に示した断面図である。
図２を参照すれば、まず基板１を設ける。このような基板１としては、シリコン(Ｓｉ)、ガラスまたは有機物材料を使用できる。シリコン(Ｓｉ)基板を使用する場合、熱酸化工程によって、その表面に絶縁層(図示せず)をさらに形成できる。次いで、基板１上に金属または導電性金属酸化物などの導電性物質を塗布した後、これをパターニングすることによって、ゲート電極２１を形成する。
次いで、図３を参照すれば、ゲート電極２１の上部に絶縁物質を塗布してパターニングして、ゲート絶縁層２２を形成する。
次いで、図４を参照すれば、ゲート電極２１に対応するゲート絶縁層２２上に半導体物質をＰＶＤ（Ｐｈｙｓｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）などの工程で塗布した後にパターニングすることによって、活性層２３を形成する。ここで、半導体物質は、無機半導体または有機半導体から選択されて形成されうる。また、活性層２３は、酸化物半導体で形成され、例えば、Ｇ−Ｉ−Ｚ−Ｏ層[ａ(Ｉｎ２Ｏ３)ｂ(Ｇａ２Ｏ３)ｃ(ＺｎＯ)層](ａ、ｂ、ｃは、それぞれａ≧０、ｂ≧０、ｃ＞０の条件を満足させる実数)でありうる。
次いで、図５を参照すれば、活性層２３を覆うように、絶縁層２４を形成する。ここで、前記絶縁層２４は、エッチング防止層の役割を行える。
次いで、図６に示したように、絶縁層２４にホール２４ａを形成し、図７に示したように、金属または導電性金属酸化物などの物質からなる導電層２５０を絶縁層２４上に塗布した後、図８に示したように、活性層２３の両側部に連結されるようにパターニングすることによって、ソース電極２５及びドレイン電極２６を形成する。
詳細には、導電層２５０が絶縁層２４上に形成されるにおいて、ゲート電極２１のコーナー部分に対応する導電層２５０は、傾斜して形成される。この傾斜した部分を含むようにソース/ゲート電極が形成される場合、ゲート電極のコーナーとソース/ドレイン電極との強いフィールドによって、ソース/ドレイン電極の傾斜した部分で絶縁破壊が発生する可能性が存在し、したがって、これによる不良が発生する可能性が存在した。これを解決するために、本発明の一実施形態に関する有機発光ディスプレイ装置は、ソース/ドレイン電極の傾斜した部分をパターニングして除去する。すなわち、ソース/ドレイン電極を相互分離された二つの部分で形成する。それにより、ソース電極２５は、相互分離されて形成された第１ソース電極２５ａと第２ソース電極２５ｂとを含む。ここで、第１ソース電極２５ａは、活性層２３の上部に形成され、第２ソース電極２５ｂは、活性層２３が形成されていない部分に形成される。この時、第１ソース電極２５ａと第２ソース電極２５ｂとは、それぞれ傾斜した部分なしに平坦に形成される。同様に、第１ドレイン電極２６ａは、活性層２３の上部に形成され、第２ドレイン電極２６ｂは、活性層２３が形成されていない部分に形成される。この時、第１ドレイン電極２６ａと第２ドレイン電極２６ｂとは、それぞれ傾斜した部分なしに平坦に形成される。
次いで、図９に示したように、ソース電極２５及びドレイン電極２６を覆うように、パッシベーション層２７を形成し、図１０に示したように、パッシベーション層２７にホール２７ａ,２７ｂ,２７ｃ,２７ｄ,２７ｅを形成する。詳細には、第１ホール２７ａは、後述する第１電極３１と第２ドレイン電極２６ｂとが接触できるように、第２ドレイン電極２６ｂに対応する領域に形成される。一方、第２ホール２７ｂは、第２ドレイン電極２６ｂが露出されるように、第２ドレイン電極２６ｂと対応する領域に形成され、第３ホール２７ｃは、第１ドレイン電極２６ａが露出されるように、第１ドレイン電極２６ａと対応する領域に形成され、第４ホール２７ｄは、第１ソース電極２５ａが露出されるように、第１ソース電極２５ａと対応する領域に形成され、第５ホール２７ｅは、第２ソース電極２５ｂが露出されるように、第２ソース電極２５ｂと対応する領域に形成される。
次いで、図１１に示したように、金属または導電性金属酸化物などの物質からなる導電層３０をパッシベーション層２７上に塗布する。この時、前記導電層３０は、前記パッシベーション層２７に形成されたホール２７ａ,２７ｂ,２７ｃ,２７ｄ,２７ｅを充填するように形成される。
次いで、図１２に示したように、第１電極３１、第３ソース電極２５ｃ及び第３ドレイン電極２６ｃを形成する。ここで、第１電極３１は、第２ドレイン電極２６ｂとコンタクトするように形成される。また、前記第３ソース電極２５ｃは、第１ソース電極２５ａと第２ソース電極２５ｂとを連結するように形成され、前記第３ドレイン電極２６ｃは、第１ドレイン電極２６ａと第２ドレイン電極２６ｂとを連結するように形成される。このように、相互分離されたソース/ドレイン電極を連結する第３ソース電極２５ｃ及び第３ドレイン電極２６ｃを、第１電極３１と同じ層に同じ物質で形成することによって、別途のマスク工程を追加せずとも、絶縁破壊現象を防止する効果が得られる。
次いで、図１３に示したように、パッシベーション層２７上には、絶縁物質で形成された画素定義膜２８を形成し、図１４に示したように、第１電極３１の一部が露出されるように、画素定義膜２８をパターニングして、ホール２９ａを形成する。
最後に、画素定義膜２８を通じて露出された第１電極３１の上部に有機層３２及び第２電極３３を形成すれば、図１に示したような有機発光ディスプレイ装置の製造が完了する。
このように、本発明の有機発光ディスプレイ装置は、ソース/ドレイン電極の傾斜した部分を除去した後、これをＩＴＯ電極で連結することによって、ソース/ドレイン電極の傾斜した部分によって発生する絶縁破壊現象を防止でき、これにより、素子不良が減少する効果が得られる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
本発明は、ディスプレイ関連の技術分野に好適に適用可能である。
１ 基板
２ ＴＦＴ
３ 有機発光素子
２１ ゲート電極
２２ ゲート絶縁層
２３ 活性層
２４ 絶縁層
２５ ソース電極
２５ａ 第１ソース電極
２５ｂ 第２ソース電極
２５ｃ 第３ソース電極
２６ ドレイン電極
２６ａ 第１ドレイン電極
２６ｂ 第２ドレイン電極
２６ｃ 第３ドレイン電極
２７ パッシベーション層
２９ 画素定義膜
３１ 第１電極
３２ 有機層
３３ 第２電極

Claims (22)

  1. ゲート電極、前記ゲート電極と絶縁された活性層、前記ゲート電極と絶縁され、前記活性層にコンタクトされるソース電極及びドレイン電極、及び前記ソース電極及びドレイン電極と前記活性層との間に介された絶縁層を備える薄膜トランジスタと、
    前記薄膜トランジスタに電気的に連結された有機発光素子と、を備え、
    前記ソース電極は、相互分離形成された第１ソース電極及び第２ソース電極と、前記第１ソース電極及び前記第２ソース電極を電気的に連結する第３ソース電極とを備え、
    前記ドレイン電極は、相互分離形成された第１ドレイン電極及び第２ドレイン電極と、前記第１ドレイン電極及び前記第２ドレイン電極を電気的に連結する第３ドレイン電極とを備えることを特徴とする有機発光ディスプレイ装置。
  2. 前記第１ソース電極及び前記第１ドレイン電極は、前記活性層が形成された領域と対応する領域に形成されることを特徴とする請求項１に記載の有機発光ディスプレイ装置。
  3. 前記ソース電極及び前記ドレイン電極は、前記ゲート電極のコーナーと対応する領域には形成されないことを特徴とする請求項１に記載の有機発光ディスプレイ装置。
  4. 前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、平坦に形成されることを特徴とする請求項１に記載の有機発光ディスプレイ装置。
  5. 前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、前記絶縁層が平坦に形成された領域の上部のみに形成されることを特徴とする請求項１に記載の有機発光ディスプレイ装置。
  6. 前記薄膜トランジスタと前記有機発光素子との間に、前記ソース電極及びドレイン電極を覆うようにパッシベーション層が介在されることを特徴とする請求項１に記載の有機発光ディスプレイ装置。
  7. 前記第１ソース電極と前記第２ソース電極とのそれぞれ少なくとも一部が露出されるように、前記パッシベーション層にホールが形成され、前記ホールを充填するように、前記第３ソース電極が形成されて、前記第１ソース電極と前記第２ソース電極とが電気的に連結され、
    前記第１ドレイン電極と前記第２ドレイン電極とのそれぞれ少なくとも一部が露出されるように、前記パッシベーション層にホールが形成され、前記ホールを充填するように、前記第３ドレイン電極が形成されて、前記第１ドレイン電極と前記第２ドレイン電極とが電気的に連結されることを特徴とする請求項６に記載の有機発光ディスプレイ装置。
  8. 前記有機発光素子は、前記薄膜トランジスタに電気的に連結された第１電極と、
    前記第１電極上に形成される有機層と、
    前記有機層上に形成される第２電極と、を備えることを特徴とする請求項１に記載の有機発光ディスプレイ装置。
  9. 前記第１電極、前記第３ソース電極及び前記第３ドレイン電極は、同一層に同一物質で所定間隔離隔されて形成されることを特徴とする請求項８に記載の有機発光ディスプレイ装置。
  10. 前記第３ソース電極及び前記第３ドレイン電極は、ＩＴＯ、ＩＺＯ、ＺｎＯ群から選択された一つ以上の物質を含むことを特徴とする請求項１に記載の有機発光ディスプレイ装置。
  11. 基板上にゲート電極を形成する工程と、
    前記基板上に前記ゲート電極を覆うゲート絶縁層を形成する工程と、
    前記ゲート絶縁層上に活性層を形成する工程と、
    前記活性層の少なくともチャネル領域を覆う絶縁層を形成する工程と、
    前記絶縁層上に前記活性層とコンタクトされるソース電極及びドレイン電極を形成する工程と、
    前記ソース及びドレイン電極のうち一つと電気的に連結された有機発光素子を形成する工程と、を含み、
    前記ソース電極及びドレイン電極を形成する工程は、
    相互離隔されて形成された第１ソース電極及び第２ソース電極を形成する工程と、
    前記第１ソース電極及び前記第２ソース電極を電気的に連結する第３ソース電極を形成する工程と、
    相互離隔されて形成された第１ドレイン電極及び第２ドレイン電極を形成する工程と、
    前記第１ドレイン電極及び前記第２ドレイン電極を電気的に連結する第３ドレイン電極を形成する工程と、を含む有機発光ディスプレイ装置の製造方法。
  12. 前記第１ソース電極及び前記第１ドレイン電極は、前記活性層が形成された領域と対応する領域に前記活性層とコンタクトするように形成されることを特徴とする請求項１１に記載の有機発光ディスプレイ装置の製造方法。
  13. 前記ソース電極及びドレイン電極を形成する工程は、
    前記ゲート電極のコーナーの上部には、前記ソース電極及び前記ドレイン電極が形成されないようにすることを特徴とする請求項１１に記載の有機発光ディスプレイ装置の製造方法。
  14. 前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、平坦に形成されることを特徴とする請求項１１に記載の有機発光ディスプレイ装置の製造方法。
  15. 前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、前記絶縁層が平坦に形成された領域の上部のみに形成されることを特徴とする請求項１１に記載の有機発光ディスプレイ装置の製造方法。
  16. 前記ソース及びドレイン電極のうち一つと電気的に連結された有機発光素子を形成する工程は、
    前記薄膜トランジスタに第１電極を電気的に連結する工程と、
    前記第１電極上に有機層を形成する工程と、
    前記有機層上に第２電極を形成する工程と、を含むことを特徴とする請求項１１に記載の有機発光ディスプレイ装置の製造方法。
  17. 前記第１電極、前記第３ソース電極及び前記第３ドレイン電極は、同一層に同一物質で所定間隔離隔されて形成されることを特徴とする請求項１６に記載の有機発光ディスプレイ装置の製造方法。
  18. 基板上にゲート電極を形成する工程と、
    前記ゲート電極の上部に前記ゲート電極と絶縁された活性層を形成する工程と、
    前記活性層上に絶縁層を形成する工程と、
    前記絶縁層上に導電層を形成する工程と、
    前記導電層をパターニングして、第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極を形成する工程と、
    前記第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極を覆うようにパッシベーション層を形成する工程と、
    前記第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極のそれぞれの少なくとも一部が露出されるように、前記パッシベーション層にホールを形成する工程と、
    前記第１ソース電極と第２ソース電極とを電気的に連結する第３ソース電極と、前記第１ドレイン電極と第２ドレイン電極とを電気的に連結する第３ドレイン電極とを形成する工程と、
    前記第１ソース電極、第２ソース電極、第１ドレイン電極及び第２ドレイン電極のうち少なくとも一つと電気的に連結された有機発光素子を形成する工程と、を含む有機発光ディスプレイ装置の製造方法。
  19. 前記第３ソース電極と前記第３ドレイン電極とを形成する工程は、
    前記第１ソース電極と前記第２ソース電極とのそれぞれ少なくとも一部が露出されるように、前記パッシベーション層に形成されたホールを充填して前記第３ソース電極が形成され、
    前記第１ドレイン電極と前記第２ドレイン電極とのそれぞれ少なくとも一部が露出されるように、前記パッシベーション層に形成されたホールを充填して前記第３ドレイン電極が形成されることを特徴とする請求項１８に記載の有機発光ディスプレイ装置の製造方法。
  20. 前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、平坦に形成されることを特徴とする請求項１８に記載の有機発光ディスプレイ装置の製造方法。
  21. 前記第１ソース電極、前記第２ソース電極、前記第１ドレイン電極及び前記第２ドレイン電極は、前記絶縁層が平坦に形成された領域の上部のみに形成されることを特徴とする請求項１８に記載の有機発光ディスプレイ装置の製造方法。
  22. 前記第１電極、前記第３ソース電極及び前記第３ドレイン電極は、同一層に同一物質で所定間隔離隔されて形成されることを特徴とする請求項１８に記載の有機発光ディスプレイ装置の製造方法。
JP2011119629A 2010-06-11 2011-05-27 有機発光ディスプレイ装置及びその製造方法 Expired - Fee Related JP5794830B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0055461 2010-06-11
KR1020100055461A KR101174881B1 (ko) 2010-06-11 2010-06-11 유기 발광 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2011258945A true JP2011258945A (ja) 2011-12-22
JP5794830B2 JP5794830B2 (ja) 2015-10-14

Family

ID=45095506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011119629A Expired - Fee Related JP5794830B2 (ja) 2010-06-11 2011-05-27 有機発光ディスプレイ装置及びその製造方法

Country Status (5)

Country Link
US (1) US8541784B2 (ja)
JP (1) JP5794830B2 (ja)
KR (1) KR101174881B1 (ja)
CN (1) CN102280467B (ja)
TW (1) TWI544619B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016208414A1 (ja) * 2015-06-23 2016-12-29 ソニー株式会社 素子基板および素子基板の製造方法ならびに表示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101750381B1 (ko) * 2011-04-06 2017-06-26 삼성디스플레이 주식회사 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법
TWI478333B (zh) * 2012-01-30 2015-03-21 Ind Tech Res Inst 雙面發光顯示面板
TWI445181B (zh) * 2012-02-08 2014-07-11 E Ink Holdings Inc 薄膜電晶體
KR102014169B1 (ko) * 2012-07-30 2019-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
TWI470810B (zh) 2012-09-21 2015-01-21 E Ink Holdings Inc 薄膜電晶體、陣列基板及顯示裝置
TW201501283A (zh) * 2013-06-25 2015-01-01 Hon Hai Prec Ind Co Ltd 發光顯示器
KR102091541B1 (ko) 2014-02-25 2020-03-20 동우 화인켐 주식회사 유기 발광 표시 장치의 제조 방법
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
KR20160084537A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN105575992A (zh) * 2015-12-22 2016-05-11 深圳市华星光电技术有限公司 互补金属氧化物半导体器件及其制备方法
KR102620018B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 오픈 쇼트 검사방법
CN106711230A (zh) * 2017-01-06 2017-05-24 西安科技大学 一种薄膜晶体管
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN112802878B (zh) 2020-12-30 2024-01-30 天马微电子股份有限公司 一种显示面板和显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108034A (ja) * 2001-07-17 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
KR20040033395A (ko) * 2002-10-14 2004-04-28 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 제조방법
JP2004213004A (ja) * 2002-12-28 2004-07-29 Lg Phillips Lcd Co Ltd デュアルパネルタイプ有機電界発光素子及びその製造方法
JP2004363540A (ja) * 2003-05-30 2004-12-24 Ind Technol Res Inst 薄膜トランジスタとその作製方法
JP2006019704A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
JP2006018283A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
JP2006313776A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
JP2010048837A (ja) * 2008-08-19 2010-03-04 Canon Inc 有機ｅｌ表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1158573A4 (en) 1999-10-15 2008-09-24 Ebara Corp METHOD AND APPARATUS FOR CONNECTION FORMING
KR100495702B1 (ko) 2001-04-13 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
EP1596637A4 (en) 2003-02-20 2007-09-05 Fujifilm Corp ORGANIC ELECTROLUMINESCENT ELEMENT AND PROCESS FOR PRODUCING THE SAME
KR100858812B1 (ko) 2006-12-07 2008-09-17 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치
KR100749420B1 (ko) 2005-12-15 2007-08-14 삼성에스디아이 주식회사 유기 발광 표시 장치
JP4678319B2 (ja) 2006-03-15 2011-04-27 セイコーエプソン株式会社 発光装置および電子機器
US7768000B2 (en) * 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100943187B1 (ko) 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101310917B1 (ko) * 2008-07-17 2013-09-25 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108034A (ja) * 2001-07-17 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
KR20040033395A (ko) * 2002-10-14 2004-04-28 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 제조방법
JP2004213004A (ja) * 2002-12-28 2004-07-29 Lg Phillips Lcd Co Ltd デュアルパネルタイプ有機電界発光素子及びその製造方法
JP2004363540A (ja) * 2003-05-30 2004-12-24 Ind Technol Res Inst 薄膜トランジスタとその作製方法
JP2006019704A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
JP2006018283A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
JP2006313776A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
JP2010048837A (ja) * 2008-08-19 2010-03-04 Canon Inc 有機ｅｌ表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016208414A1 (ja) * 2015-06-23 2016-12-29 ソニー株式会社 素子基板および素子基板の製造方法ならびに表示装置

Also Published As

Publication number Publication date
KR101174881B1 (ko) 2012-08-17
KR20110135624A (ko) 2011-12-19
JP5794830B2 (ja) 2015-10-14
US20110303918A1 (en) 2011-12-15
CN102280467A (zh) 2011-12-14
CN102280467B (zh) 2015-09-23
TW201145505A (en) 2011-12-16
US8541784B2 (en) 2013-09-24
TWI544619B (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
JP5794830B2 (ja) 有機発光ディスプレイ装置及びその製造方法
US8536580B2 (en) Organic light-emitting display device
JP5015289B2 (ja) 有機発光表示装置及びその製造方法
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101137391B1 (ko) 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치
US10535722B2 (en) Organic light-emitting display apparatus having a pixel electrode and pixel-defining film and method of manufacturing the same
US10347705B2 (en) Organic light emitting diode display and manufacturing method thereof
US9281351B2 (en) Organic light-emitting display apparatus
KR20150059478A (ko) 유기전계 발광소자
KR20130007310A (ko) 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
US10121830B1 (en) OLED display panel and manufacturing method thereof
TWI671433B (zh) 製造有機發光顯示裝置方法
JP6082930B2 (ja) 薄膜トランジスタおよび表示装置
JP5908671B2 (ja) 有機発光表示装置及びその製造方法
KR100813841B1 (ko) 유기 발광 디스플레이 장치
JP6779839B2 (ja) 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
KR20090041312A (ko) 유기전계발광소자 및 그 제조방법
KR100813852B1 (ko) 유기 전계 발광 표시장치 및 이를 제조하는 방법
KR20160021389A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20090036743A (ko) 유기전계발광소자 및 그 제조방법
KR20150100253A (ko) 유기 발광 표시 장치의 제조 방법
KR20150011232A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150811

R150 Certificate of patent or registration of utility model

Ref document number: 5794830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees