JP2008103381A - 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置 - Google Patents

Abstract

【課題】コンタクトホールを介しての電気的な接続部分の信頼性が高く、かつ、かかる接続部分の占有面積を縮小することのできる半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置を提供すること。
【解決手段】電気光学装置の素子基板１０を製造するにあたって、薄膜トランジスタを形成した後、層間絶縁膜形成工程において、下層側絶縁膜４０として、シリコン窒化膜層４１を形成した後、このシリコン窒化膜層４１の上層にシリコン酸化膜層４２を形成し、さらに、上層側絶縁膜４３としてシリコン窒化膜層を形成して、層間絶縁膜４を形成する。次に、レジストマスク５を形成した状態で、等方性プラズマエッチングを行い、上層側絶縁膜４３にコンタクトホール４ｈの上穴部分４３ｈを大径に形成する。続いて、異方性プラズマエッチングを行い、コンタクトホール４ｈの下穴部分４２ｈを小径に形成する。
【選択図】図５

Description

本発明は、コンタクトホールを介しての接続部分を備えた半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置に関するものである。

アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス表示装置などの電気光学装置に用いられる素子基板は、複数のトランジスタが形成された半導体装置として構成されている。また、かかる素子基板では、下層側導電層に対して層間絶縁膜のコンタクトホールを介して上層側導電層を電気的に接続した構造が多用されている。このような接続構造を実現するにあたっては、ウエットエッチングあるいはドライエッチングに層間絶縁膜にコンタクトホールを形成する工程が行われる。また、ウエットエッチングとドライエッチングとを組み合わせてコンタクトホールを形成する場合もある（例えば、特許文献１参照）。
特開２００１−１２７３０３号公報

しかしながら、層間絶縁膜が厚い場合において、特許文献１に記載の構造のように、コンタクトホールをアスペクト比の大きなストレート穴として形成すると、コンタクトホールの開口縁や底部の隅部分に角部分が発生し、かかる角部分では、カバレッジ（被覆性）が低下するので、断線などが発生するおそれがある。

次に、特許文献１に記載の方法のように、コンタクトホールの形成にウエットエッチングとドライエッチングとを組み合わせると、双方のエッチングに適したレジストマスクを形成できないという問題点がある。すなわち、本願発明者が種々検討した結果、ウエットエッチングの場合には、レジストマスクに対して、レジストマスクと層間絶縁膜との界面でエッチングが進行しないように、層間絶縁膜との高い密着性が求められることから低分子量型のレジストが適しているのに対して、ドライエッチングの場合には、レジストマスクに対して、エッチング中に損傷しないように耐プラズマダメージ性の高い高分子型のレジストが適している。このため、ウエットエッチングとドライエッチングとを組み合わせると、レジストマスクは、一方のエッチングには適しているが、他方のエッチングの際に問題が発生してしまう。

以上の問題点に鑑みて、本発明の課題は、コンタクトホールを介しての電気的な接続部分の信頼性が高く、かつ、かかる接続部分の占有面積を縮小することのできる半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置を提供することにある。

上記課題を解決するために、本発明では、下層側導電層と、該下層側導電層に対して層間絶縁膜のコンタクトホールを介して電気的に接続された上層側導電層とを有する半導体装置において、下層側絶縁膜を形成した後、当該下層側絶縁膜の上層に、該下層側絶縁膜の最上層と異なる材料からなる上層側絶縁膜を積層して、前記下層側絶縁膜と前記上層側絶縁膜との積層膜からなる前記層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜の上層に前記コンタクトホールを形成するためのレジストマスクを形成するマスク形成工程と、前記レジストマスクの開口部から前記上層側絶縁膜に等方性エッチングを行い、前記コンタクトホールの上穴部分を形成する等方性エッチング工程と、前記レジストマスクの開口部から前記下層側絶縁膜に異方性エッチングを行い、前記コンタクトホールの下穴部分を形成する異方性エッチング工程と、を有することを特徴とする。

本発明に係る製造方法を行うと、以下の構成を有することを特徴とする半導体装置が形成される。すなわち、本発明では、下層側導電層と、該下層側導電層に対して層間絶縁膜のコンタクトホールを介して電気的に接続された上層側導電層とを有する半導体装置において、前記層間絶縁膜は、下層側絶縁膜と、該下層側絶縁膜の上層に積層された上層側絶縁膜とを備え、前記上層側絶縁膜は、前記下層側絶縁膜の最上層と異なる材料から構成され、前記下層側絶縁膜には、前記コンタクトホールの下穴部分が形成され、前記上層側絶縁膜には、前記下穴部分よりも大きな内径をもって当該下穴部分に連通する前記コンタクトホールの上穴部分が形成されていることを特徴とする。

本発明において、コンタクトホールは、下層側絶縁膜に形成された下穴部分と、上層側絶縁膜に形成した大径の上穴部分とによって構成されているため、コンタクトホールの開口縁に角部分が形成されないので、上層側導電膜のカバレッジが良好である。また、コンタクトホールは、上穴部分が大径であるため、層間絶縁膜が厚い場合でも、アスペクト比が小さいコンタクトホールと同様、コンタクトホールの底部の隅部分に対する上層側導電膜のカバレッジが良好である。それ故、コンタクトホールの開口縁および底部の隅部分において上層側導電膜に断線が発生しない。さらに、上層側絶縁膜は、下層側絶縁膜の最上層と異なる材料から構成されているため、等方性エッチングにより上層側絶縁膜にコンタクトホールの大径の上穴部分を形成する際、下層側絶縁膜の最上層がエチングストッパとして機能する。このため、下層側絶縁膜には、上層側絶縁膜とは別に、異方性エッチングにより小径の下穴部分を形成することができるので、下層側絶縁膜の形成領域を必要以上に広くする必要がない。それ故、配線や電極の高密度化を図ることができる。さらにまた、上層側絶縁膜にコンタクトホールの上穴部分を形成する際、下層側絶縁膜の最上層がエチングストッパとして機能するため、下層側絶縁膜に対して異方性エッチングを行う際にエッチング対象となる膜厚ばらつきを最小限に止めることができ、下層側導電層に対するオーバーエッチングを防止することができる。

本発明において、前記等方性エッチングは、等方性プラズマエッチング（ドライエッチング）であり、前記異方性エッチングは、異方性プラズマエッチング（ドライエッチング）であることが好ましい。ウエットエッチングとドライエッチングとを組み合わせると、レジストマスクが対応できない。すなわち、ウエットエッチングの場合には、レジストマスクに対して、レジストマスクと層間絶縁膜との界面でエッチングが進行しないように、層間絶縁膜との高い密着性が求められることから低分子量型のレジストが適しているのに対して、ドライエッチングの場合には、レジストマスクに対して、エッチング中に損傷しないように耐プラズマダメージ性の高い高分子型のレジストが適していることから、ウエットエッチングとドライエッチングとを組み合わせると、レジストマスクは、一方のエッチングには適しているが、他方のエッチングの際には問題が発生してしまう。従って、コンタクトホールをドライエッチングのみに限定した場合には、高分子型のレジストによりマスクを形成すればよいので、コンタクトホールの形状安定性を向上することができる。

本発明に係る半導体装置の製造方法において、前記層間絶縁膜形成工程では、前記下層側絶縁膜の最上層としてシリコン酸化膜を形成し、前記上層側絶縁膜としてシリコン窒化膜層を形成することが好ましい。かかる構成を採用すると、前記下層側絶縁膜の最上層がシリコン酸化膜であり、前記上層側絶縁膜がシリコン窒化膜層である半導体装置が構成される。このように構成すると、プラズマエッチングにより上層側絶縁膜に等方性エッチングを行い、プラズマエッチングにより下層側絶縁膜に異方性エッチングを行うのに適している。また、プラズマエッチングにより、上層側絶縁膜（シリコン窒化膜層）にコンタクトホールの上穴部分を形成する際、下層側絶縁膜（シリコン酸化膜層）がエッチングストッパとして機能する。このため、下層側絶縁膜を異方性プラズマエッチングする際、エッチング対象となる下層側絶縁膜の厚さばらつきを最小限に抑えることができるので、下層側導電膜に対するオーバーエッチングを防止することができる。

本発明に係る半導体装置の製造方法では、前記層間絶縁膜形成工程の前に前記基板上に薄膜トランジスタを形成する薄膜トランジスタ形成工程を行い、前記層間絶縁膜形成工程では、前記下層側絶縁膜の最下層としてシリコン窒化膜層を形成することが好ましい。かかる構成を採用すると、前記下層側絶縁膜の最下層がシリコン窒化膜からなる半導体装置が構成される。層間絶縁膜の最下層がシリコン窒化膜層である場合には、例えば、薄膜トランジスタを構成する半導体膜に水素イオンを導入して半導体膜の欠陥の終端化を行った場合に水素の脱離をシリコン窒化膜層によって防止することができる。

本発明に係る半導体装置の製造方法を用いた電気光学装置の製造方法では、前記層間絶縁膜の上層側に画素電極を形成する画素電極形成工程を有することを特徴とする。すなわち、本発明を適用した半導体装置を素子基板として備えた電気光学装置において、前記素子基板では、前記層間絶縁膜の上層側に画素電極が形成されていることを特徴とする。

かかる電気光学装置としては、液晶装置や有機エレクトロルミネッセンス装置を挙げることができる。また、本発明を適用した電気光学装置は、携帯電話機あるいはモバイルコンピュータなどの電子機器の表示部などとして用いられる。

以下、本発明の実施の形態として、本発明を電気光学装置の素子基板（半導体装置）に適用した例を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

（全体構成）
図１（ａ）、（ｂ）は各々、本発明を適用した電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。

図１（ａ）、（ｂ）において、本形態の電気光学装置１００は、透過型のアクティブマトリクス型液晶装置であり、素子基板１０の上には、シール材１０７が対向基板２０の縁に沿うように設けられている。シール材１０７の外側の領域には、データ線駆動回路１０１（周辺回路）および実装端子１０２（信号入力端子）が素子基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿っては、走査線駆動回路１０４（周辺回路）が形成されている。素子基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、さらに、額縁１０８の下などを利用して、プリチャージ回路や検査回路などの周辺回路が設けられることもある。対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が形成されている。対向基板２０は、シール材１０７とほぼ同じ輪郭を備えており、このシール材１０７によって対向向基板２０が素子基板１０に固着されている。シール材１０７は、光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。

詳しくは後述するが、素子基板１０には、画素電極９aがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。また、対向基板２０では、素子基板１０の画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、その上層側には、ＩＴＯ膜からなる対向電極２１が形成されている。

このように形成した電気光学装置１００は、後述するモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０には、カラーフィルタ（図示せず）や保護膜が形成される。また、対向基板２０および素子基板１０の光入射側の面あるいは光出射側には、使用する液晶５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。電気光学装置１００は、透過型に限らず、反射型および半透過反射型として構成される場合があり、この場合、例えば、素子基板１０には光反射層が形成される。電気光学装置１００は、投射型表示装置（液晶プロジェクタ）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各電気光学装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルタは形成されない。また、対向基板２０に対して、各画素に対応するようにマイクロレンズを形成すれば、入射光の画素電極９ａに対する集光効率を高めることができるので、明るい表示を行うことができる。さらにまた、対向基板２０に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。

（電気光学装置１００の詳細な構成）
図２〜図４および図５（ｇ）を参照して、本発明を適用した電気光学装置１００に用いた素子基板の電気的な構成を説明する。図２（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００に用いた素子基板１０の画像表示領域１０ａの電気的な構成を示す等価回路図、および周辺回路に構成したインバータ回路の等価回路図である。図３（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００に用いた素子基板１０において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置１００を切断したときの断面図である。図４（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００に用いた素子基板１０に形成したインバータ回路の平面図、およびそのＢ−Ｂ′線に相当する位置で素子基板１０を切断したときの断面図である。図５（ｇ）は、図４（ａ）のＣ−Ｃ′線に相当する位置で素子基板１０を切断したときの断面図である。

図２（ａ）に示すように、電気光学装置１００の画像表示領域１０ａには複数の画素１００ａがマトリクス状に形成されている。複数の画素１００ａの各々には、画素電極９ａ、および画素電極９ａを制御するための画素スイッチング用の薄膜トランジスタ３０が形成されており、画像信号を線順次で供給するデータ線６ａが薄膜トランジスタ３０のソースに電気的に接続されている。薄膜トランジスタ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａに走査信号を線順次で印加するように構成されている。画素電極９ａは、薄膜トランジスタ３０のドレインに電気的に接続されており、薄膜トランジスタ３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極９ａを介して液晶に書き込まれた所定レベルの画素信号は、対向基板２０に形成された対向電極２１（図１（ｂ）参照）との間で一定期間保持される。ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極９ａと対向電極との間に形成される液晶容量と並列に保持容量６０（キャパシタ）を付加することがある。この保持容量６０によって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置１００が実現できる。なお、保持容量６０を形成する方法としては、容量を形成するための配線である容量線３ｂとの間に形成する場合、あるいは前段の走査線３ａとの間に形成する場合もいずれであってもよい。

図３（ａ）に示すように、素子基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線で囲まれた領域）が各画素毎に形成され、画素電極９ａの縦横の境界領域に沿ってデータ線６ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、および容量線３ｂ（実線で示す）が形成されている。図３（ｂ）に示すように、素子基板１０の基体は、石英基板や耐熱性ガラス板などの透明基板１０ｂからなり、対向基板２０の基体は、石英基板や耐熱性ガラス板などの透明基板２０ｂからなる。素子基板１０には画素電極９ａが形成されており、その上側には、ラビング処理等の所定の配向処理が施されたポリイミド膜などからなる配向膜１６が形成されている。画素電極９ａは、たとえばＩＴＯ（Indium Tin Oxide）膜等の透明な導電性膜からなる。配向膜１６は、たとえばポリイミド膜などの有機膜に対してラビング処理を行うことにより形成される。なお、対向基板２０において、対向電極２１の上層側にも、ポリイミド膜からなる配向膜２２が形成され、この配向膜２２も、ポリイミド膜に対してラビング処理が施された膜である。

素子基板１０には、透明基板１０ｂの表面にシリコン酸化膜などからなる下地保護膜１２が形成されているとともに、その表面側において、各画素電極９ａに隣接する位置に薄膜トランジスタ３０が形成されている。図３（ａ）、（ｂ）に示すように、薄膜トランジスタ３０は、島状の半導体膜１ａに対して、チャネル形成領域１ａ′、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ（Lightly Doped Drain）構造を備えている。このため、薄膜トランジスタ３０は、ドレイン端での電界強度が緩和されるため、オフリーク電流レベルが低く、かつ、電流レベルの急峻な跳ね上がりも解消される。

本形態において、半導体膜１ａは、素子基板１０に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。低濃度ソース領域１ｂおよび低濃度ドレイン領域は、走査線３ａをマスクとして、例えば、約０．１×１０¹³／ｃｍ²〜約１０×１０¹³／ｃｍ²のドーズ量で低濃度Ｎ型の不純物イオン（リンイオン）を導入することにより形成された半導体領域であり、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅは、レジストマスクを用いて、約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で高濃度Ｎ型の不純物イオン（リンイオン）を導入することにより形成された半導体領域である。

薄膜トランジスタ３０の上層側には、層間絶縁膜４、７が形成されている。層間絶縁膜４の表面にはデータ線６ａが形成され、このデータ線６ａは、層間絶縁膜４に形成されたコンタクトホール４ａを介して高濃度ソース領域１ｄに電気的に接続している。層間絶縁膜７の表面にはＩＴＯ膜からなる画素電極９ａが形成されている。画素電極９ａは、層間絶縁膜７に形成されたコンタクトホール７ａを介してドレイン電極６ｂに電気的に接続し、このドレイン電極６ｂは、層間絶縁膜４およびゲート絶縁膜２に形成されたコンタクトホール４ｂを介して高濃度ドレイン領域１eに電気的に接続している。画素電極９ａの表面側にはポリイミド膜からなる配向膜１６が形成されている。

また、高濃度ドレイン領域１ｅからの延設部分１ｆ（下電極）に対しては、ゲート絶縁膜２と同時形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層の容量線３ｂが上電極として対向することにより、保持容量６０が構成されている。

このように構成した素子基板１０と対向基板２０とは、画素電極９ａと対向電極２１とが対面するように配置され、かつ、これらの基板間には、前記のシール材１０７（図１（ａ）、（ｂ）参照）により囲まれた空間内に電気光学物質としての液晶５０が封入され、保持されている。液晶５０は、画素電極９ａからの電界が印加されていない状態で配向膜により所定の配向状態をとる。液晶５０は、例えば一種または数種のネマティック液晶を混合したものなどからなる。

（周辺回路の構成）
再び図１（ａ）において、本形態の電気光学装置１００では、素子基板１０の表面側のうち、画像表示領域１０ａの周辺領域を利用してデータ線駆動回路１０１および走査線駆動回路１０４などの周辺回路が形成されている。このようなデータ線駆動回路１０１および走査線駆動回路１０４は、図２（ｂ）に示すように、Ｐチャネル型の薄膜トランジスタ８０とＮチャネル型の薄膜トランジスタ９０とを用いたインバータ回路などを備えており、このような周辺回路の構成を図４（ａ）、（ｂ）を参照して簡単に説明する。

図４（ａ）、（ｂ）において、周辺回路を構成する薄膜トランジスタは、Ｐチャネル型の薄膜トランジスタ８０とＮチャネル型の薄膜トランジスタ９０とからなる相補型薄膜トランジスタとして構成されている。このような薄膜トランジスタ８０、９０は、画素スイッチング用の薄膜トランジスタ３０の製造工程の一部を利用して形成されたものであり、薄膜トランジスタ８０、９０を構成する半導体膜１ｈ、１ｍは、薄膜トランジスタ３０を構成する半導体膜１ａと同時形成されたポリシリコン膜である。

ここで、Ｎチャネル型の薄膜トランジスタ９０は、チャネル形成領域１ｍ′の両側にＮ型の高濃度ソース領域１ｐおよび高濃度ドレイン領域１ｎを備えており、高濃度ソース領域１ｐおよび高濃度ドレイン領域１ｎは、薄膜トランジスタ３０の高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成する際、ゲート電極３ｅをマスクにして、約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で高濃度Ｎ型の不純物イオンが導入された半導体領域である。なお、薄膜トランジスタ９０も、ＬＤＤ構造に形成される場合もある。

Ｐチャネル型の薄膜トランジスタ８０は、チャネル形成領域１ｈ′の両側にＰ型の高濃度ソース領域１ｉおよび高濃度ドレイン領域１ｊを備えており、高濃度ソース領域１ｉおよび高濃度ドレイン領域１ｊは、ゲート電極３ｅをマスクにして、約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で高濃度Ｐ型の不純物イオン（ボロンイオン）が導入された半導体領域である。

このように構成した薄膜トランジスタ８０、９０では、高電位線６ｅと低電位線６ｇが層間絶縁膜４およびゲート絶縁膜２を貫通するコンタクトホール４ｅ、４ｇを介して、半導体膜１ｈ、１ｍの高濃度ソース領域１ｉ、１ｐに電気的に接続されている。また、出力配線６ｆは、層間絶縁膜４およびゲート絶縁膜２を貫通するコンタクトホール４ｆ、４ｋを介して半導体膜１ｈ、１ｍの高濃度ドレイン領域１ｊ、１ｎに電気的にそれぞれ接続されている。

また、入力配線６ｈは、図５（ｇ）に示すように、層間絶縁膜４を貫通するコンタクトホール４ｈを介して共通のゲート電極３ｅに接続されている。

（層間絶縁膜４およびコンタクトホールの構成）
図３（ｂ）、図４（ｂ）および図５（ｇ）に示すように、本形態の素子基板１０において、層間絶縁膜４は、下層側絶縁膜４０と上層側絶縁膜４３との積層膜によって構成されている。ここで、上層側絶縁膜４３は、厚さが例えば約１５０ｎｍのシリコン窒化膜層から構成されている。下層側絶縁膜４０は、厚さが例えば約１５０ｎｍのシリコン窒化膜層４１と、このシリコン窒化膜層４１の上層に積層された厚さが例えば約４００ｎｍのシリコン酸化膜層４２との積層膜によって構成されている。このため、層間絶縁膜４は厚く、層間絶縁膜４の上下に形成された配線間に寄生する容量が極めて小さい。

また、本形態では、コンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｋ、４ｈのうち、例えば、コンタクトホール４ｈは、下層側絶縁膜４０に形成された下穴部分４２ｈと、上層側絶縁膜４３に形成された上穴部分４３ｈとを備えており、下層側導電層としての共通のゲート電極３ｅに届いている。本形態において、上穴部分４３ｈは、下穴部分４２ｈよりも大径である。

他のコンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｋも、コンタクトホール４ｈと略同様、下層側絶縁膜４０に形成された下穴部分４２ａ、４２ｂ、４２ｅ、４２ｆ、４２ｋと、上層側絶縁膜４３に形成された上穴部分４３ａ、４３ｂ、４３ｅ、４３ｆ、４３ｋとが連通した構造を有しており、上穴部分４３ａ、４３ｂ、４３ｅ、４３ｆ、４３ｋは、下穴部分４２ａ、４２ｂ、４２ｅ、４２ｆ、４２ｋよりも大径である。

なお、コンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｋは、層間絶縁膜４とともに、ゲート絶縁膜２も貫通しているため、下穴部分４２ａ、４２ｂ、４２ｅ、４２ｆ、４２ｋは、ゲート絶縁膜２も貫通し、下層側導電膜としての高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅ、高濃度ソース領域１ｉ、高濃度ドレイン領域１ｊ、高濃度ソース領域１ｐ、高濃度ドレイン領域１ｎに届いている。

（素子基板１０および電気光学装置１００の製造方法）
図３（ｂ）、図４（ｂ）および図５（ｇ）に加えて、図５（ａ）〜（ｆ）を参照して、本形態の電気光学装置１００の製造方法のうち、素子基板１０を製造する工程の要部を説明する。図５（ａ）〜（ｆ）は、素子基板１０の製造工程を示す工程断面図であり、図４（ａ）のＣ−Ｃ′線で示す位置での断面図に相当する。なお、以下の説明では、各工程を図５（ａ）〜（ｇ）に沿って説明する。

まず、図５（ａ）に示すように、超音波洗浄等により清浄化したガラス製等の透明基板１０ｂを準備した後、基板温度が１５０〜４５０℃の温度条件下で、プラズマＣＶＤ法などの方法により、透明基板１０ｂの全面にシリコン酸化膜からなる下地保護膜１２を形成する。

次に、薄膜トランジタ形成工程を行う。具体的には、まず、ポリシリコン膜からなる半導体膜１ａ、１ｍ、１ｈを島状に形成する。それには、基板温度が１５０〜４５０℃の温度条件下で、透明基板１０ｂの全面に、非晶質シリコン膜からなる半導体膜をプラズマＣＶＤ法により、例えば、４０〜５０ｎｍの厚さに形成した後、レーザアニール法などにより、シリコン膜を多結晶化させた後、フォトリソグラフィ技術を用いてパターニングし、半導体膜１ａ、１ｍ、１ｈを形成する。次に、ＣＶＤ法などを用いて、半導体膜１ａ、１ｍ、１ｈの表面にシリコン窒化膜、シリコン酸化膜、あるいはそれらの積層膜からなるゲート絶縁膜２を形成する。なお、図示を省略するが、この工程の後、半導体膜１ａの延設部分１ｆに不純物イオンを打ち込んで、容量線３ｂとの間に保持容量６０を構成するための下電極を形成しておく。次に、透明基板１０ｂの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、走査線３ａ、容量線３ｂ、ゲート電極３ｅを形成する。その結果、保持容量６０が形成される。本形態では、厚さが２５０ｎｍのモリブデン膜により、走査線３ａ、容量線３ｂ、ゲート電極３ｅを形成する。次に、半導体膜１ａ、１ｈ、１ｍに不純物を導入して、各ソース領域および各ドレイン領域を形成し、薄膜トランジスタ３０、８０、９０を形成する。次に、イオンシャワードーピングなどの方法で半導体膜１ａ、１ｈ、１ｍに水素イオンを導入し、シリコン膜の欠陥を終端化する。

次に、図５（ｂ）に示す層間絶縁膜形成工程においては、ＣＶＤ法などを用いて、下層側絶縁膜４０として、厚さが例えば約１５０ｎｍのシリコン窒化膜層４１を形成した後、このシリコン窒化膜層４１の上層に、厚さが例えば約４００ｎｍのシリコン酸化膜層４２を形成する。続いて、ＣＶＤ法などを用いて、上層側絶縁膜４３として、厚さが例えば約１５０ｎｍのシリコン窒化膜層を形成し、層間絶縁膜４を形成する。

次に、図５（ｃ）に示すマスク形成工程においては、フォトリソグラフィ技術を用いて層間絶縁膜４の表面にレジストマスク５を形成する。このレジストマスク５は、コンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｈ、４ｋの形成予定領域に開口部５０を備えている。本形態では、レジストマスク５を形成する際、耐プラズマダメージ性の高い高分子型のレジストを用いる。

次に、コンタクトホール形成工程において、レジストマスク５の開口部５０から層間絶縁膜４をエッチングする。その際には、まず、図５（ｄ）に示す等方性エッチング工程において、レジストマスク５の開口部５０から、シリコン窒化膜からなる上層側絶縁膜４３に等方性エッチングを行い、コンタクトホール４ｈの上穴部分４３ｈを形成する。他のコンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｋでも、同様に、上層側絶縁膜４３にコンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｋの上穴部分４３ａ、４３ｂ、４３ｅ、４３ｆ、４３ｋを形成する。

本形態では、等方性エッチングとして、等方性プラズマエッチング（ドライエッチング）を行い、その際のエッチングガスはＣＦ₄、Ｃ₄Ｆ₈、ＣＨＦ₃、ＳＦ₆、ＮＦ_３などである。ここで、上穴部分４３ａ、４３ｂ、４３ｅ、４３ｆ、４３ｈ、４３ｋは、等方性プラズマエッチングにより形成されるため、マスク５の開口部５０より大径に形成される。また、上層側絶縁膜４３はシリコン窒化膜からなるのに対して、下層側絶縁膜４０の最上層はシリコン酸化膜層４２であるため、シリコン酸化膜層４２がエッチンストッパとして機能する。従って、上穴部分４３ａ、４３ｂ、４３ｅ、４３ｆ、４３ｈ、４３ｋの底部には、略同一膜厚の下層側絶縁膜４０が残る。

次に、図５（ｅ）に示す異方性エッチング工程において、レジストマスク５の開口部５０から下層側絶縁膜４０に異方性エッチングを行い、コンタクトホール４ｈの下穴部分４２ｈを形成する。他のコンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｋでも、下層側絶縁膜４０に下穴部分４２ａ、４２ｂ、４２ｅ、４２ｆ、４２ｋを形成する。ここで、上穴部分４２ａ、４２、４２ｅ、４２ｆ、４２ｈ、４２ｋは、異方性プラズマエッチングにより形成されるため、マスク５の開口部５０と略同一サイズの小径に形成される。なお、コンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｋは、コンタクトホール４ｈと比較して、ゲート絶縁膜２を貫通させる必要がある分、深くエッチングする必要があるが、コンタクトホール４ｈの下層側には十分な膜厚のゲート電極３ｅが存在するため、オーバーエッチングの問題は発生しない。

本形態では、異方性エッチングとして、ＩＣＰ(Inductively Coupled Plasma)などの高密度プラズマエッチング（等方性ドライエッチング）を行う。その際のエッチングガスは、ＣＦ₄、Ｃ₄Ｆ₈、ＣＨＦ₃、ＳＦ₆、ＮＦ₃などである。ＩＣＰでは、高周波誘導磁場によりプラズマ中に誘導電界を生成して電子を加速させることにより、高密度プラズマを生成するため、高い異方性をもつエッチングを行うことができる。

次に、図５（ｆ）に示すように、レジストマスク５を除去した後、図５（ｇ）に示すように、透明基板１０ｂの表面全体にモリブデン膜、アルミニウム膜、チタン膜、タングステン膜、タンタル膜、あるいはそれらの積層膜などの金属膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、上層側導電膜としてのデータ線６ａ、ドレイン電極６ｂ、高電位線６ｅ、低電位線６ｇ、共通入力線６ｈおよび共通出力線６ｆを形成する。本形態では、厚さが１５０ｎｍのチタン膜、厚さが４００ｎｍのアルミニウム膜、厚さが５０ｎｍのチタン膜がこの順に積層された積層膜により、データ線６ａ、ドレイン電極６ｂ、高電位線６ｅ、低電位線６ｇ、共通入力線６ｈおよび共通出力線６ｆを形成する。

その後、図３（ｂ）に示すように、ＣＶＤ法などにより、シリコン酸化膜や有機樹脂膜などからなる層間絶縁膜７を形成した後、フォトリソグラフィ技術を用いて層間絶縁膜７をエッチングして、コンタクトホール７ａを形成した後、画素電極９ａおよび配向膜１６を順次、形成する。その結果、素子基板１０が完成する。

（本形態の主な効果）
以上説明したように、本形態では、図５（ｇ）に示すコンタクトホール４ｆ、４ｈを例に説明するように、コンタクトホール４ｆ、４ｈは、下層側絶縁膜４０に形成された下穴部分４２ｆ、４２ｈと、上層側絶縁膜４３に形成した大径の上穴部分４３ｆ、４３ｈとによって構成されているため、コンタクトホール４ｆ、４ｈの開口縁に角部分が形成されないので、共通出力線６ｆおよび共通入力線６ｈ（上層側導電膜）のカバレッジが良好である。また、コンタクトホール４ｆ、４ｈは、上穴部分４３ｆ、４３ｈが大径であるため、層間絶縁膜４が厚い場合でも、アスペクト比が小さいコンタクトホールと同様、コンタクトホール４ｆ、４ｈの底部の隅部分に対する共通出力線６ｆおよび共通入力線６ｈのカバレッジが良好である。それ故、コンタクトホール４ｆ、４ｈの開口縁および底部の隅部分において共通出力線６ｆおよび共通入力線６ｈに断線が発生しない。

また、下層側絶縁膜４０の最上層がシリコン酸化膜層４２であり、上層側絶縁膜４３がシリコン窒化膜層であるため、上穴部分４３ｆ、４３ｈを形成する際、下層側絶縁膜４０の最上層がエチングストッパとして機能する。このため、下層側絶縁膜４０には、上層側絶縁膜４３とは別に、異方性エッチングにより小径の下穴部分４２ｆ、４２ｈを形成することができるので、高濃度ソース領域１ｊおよびゲート電極３ｅ（下層側導電層）の形成領域を必要以上に広くする必要がない。それ故、配線や電極の高密度化を図ることができる。さらに、上層側絶縁膜４３に上穴部分４３ｆ、４３ｈを形成する際、下層側絶縁膜４０の最上層がエチングストッパとして機能するため、下層側絶縁膜４０に対して異方性エッチングを行う際にエッチング対象となる膜厚ばらつきを最小限に止めることができ、高濃度ソース領域１ｊおよびゲート電極３ｅに対するオーバーエッチングを防止することができる。

また、本形態では、コンタクトホール４ｆ、４ｈ、４ｋを形成するにあたって、等方性エッチングおよび異方性エッチングのいずれにもドライエッチングを行い、ウエットエッチングを行わない。このため、低分子型のレジストを用いた場合と比較して層間絶縁膜４との密着性は比較的劣る傾向にあるが、耐プラズマダメージ性の高い高分子型のレジストを用いてレジストマスク５を形成することができる。それ故、コンタクトホール４ｆ、４ｈの形状安定性を向上することができる。

さらにまた、下層側絶縁膜４０の最下層がシリコン窒化膜層４１からなるため、薄膜トランジスタ３０、８０、９０を構成する半導体膜１ａ、１ｍ、１ｈに水素イオンを導入して半導体膜の欠陥の終端化を行った場合に水素の脱離をシリコン窒化膜層４１によって防止することができる。

［その他の実施の形態］
上記形態では、半導体膜としてポリシコン膜を用いた例であったが、アモルファスシリコン膜を用いた素子基板１０に本発明を適用してもよい。また、上記形態では、コンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｈ、４ｋの全てに本発明を適用したが、コンタクトホール７ａに本発明を適用してもよく、コンタクトホール４ａ、４ｂ、４ｅ、４ｆ、４ｈ、４ｋの一部に本発明を適用してもよい。また、上記形態では、上層側絶縁膜４３を等方性エッチングするにあたって、プラズマエッチング（ドライエッチング）を行ったが、ウエットエッチングを採用した場合でも、データ線６ａ、ドレイン電極６ｂ、高電位線６ｅ、低電位線６ｇ、共通入力線６ｈおよび共通出力線６ｆの断線を防止するという効果を得ることができる。

また、上記形態では、半導体装置として、アクティブマトリクス型電気光学装置に用いる素子基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置、例えば、有機エレクトロルミネッセンス表示装置に用いる素子基板、あるいは電気光学装置以外の半導体装置の製造などに本発明を適用してもよい。

［電子機器への搭載例］
次に、上述した実施形態に係る電気光学装置１００を適用した電子機器について説明する。図６（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図６（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図６（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。

なお、電気光学装置１００が適用される電子機器としては、図６に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能である。

（ａ）、（ｂ）は各々、本発明を適用した電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。 （ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板の画像表示領域の電気的な構成を示す等価回路図、および周辺回路に構成したインバータ回路の等価回路図である。 （ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板において相隣接する画素の平面図、およびそのＡ−Ａ′線に相当する位置で電気光学装置を切断したときの断面図である。 （ａ）、（ｂ）は各々、本発明を適用した電気光学装置に用いた素子基板に形成したインバータ回路の平面図、およびそのＢ−Ｂ′線に相当する位置で素子基板を切断したときの断面図である。 本発明を適用した電気光学装置の製造方法を示す工程断面図である。 本発明に係る電気光学装置を用いた電子機器の説明図である。

符号の説明

１ａ、１ｈ、１ｍ・・ 半導体膜（ポリシリコン膜／下層側導電膜）、２・・ゲート絶縁膜、３ａ・・走査線、３ｂ・・容量線、３ｅ・・ゲート電極（下層側導電膜）、４ａ、４ｂ、４ｅ、４ｆ、４ｈ、４ｋ・・コンタクトホール、５・・レジストマスク（マスク）、６ａ・・データ線（上層側導電膜）、６ｂ・・ドレイン電極（上層側導電膜）、６ｅ・・高電位線（上層側導電膜）、６ｇ・・低電位線（上層側導電膜）、６ｈ・・共通入力線（上層側導電膜）、６ｆ・・共通出力線（上層側導電膜）、９ａ・・画素電極、１０・・素子基板（半導体装置）、３０、８０、９０・・薄膜トランジスタ、４２ａ、４２ｂ、４２ｅ、４２ｆ、４２ｈ、４２ｋ・・コンタクトホールの下穴部分、４３ａ、４３ｂ、４３ｅ、４３ｆ、４３ｈ、４３ｋ・・コンタクトホールの上穴部分

Claims (8)

1. 下層側導電層と、該下層側導電層に対して層間絶縁膜のコンタクトホールを介して電気的に接続された上層側導電層とを有する半導体装置において、
   下層側絶縁膜を形成した後、当該下層側絶縁膜の上層に、該下層側絶縁膜の最上層と異なる材料からなる上層側絶縁膜を積層して前記下層側絶縁膜と前記上層側絶縁膜との積層膜からなる前記層間絶縁膜を形成する層間絶縁膜形成工程と、
   前記層間絶縁膜の上層に前記コンタクトホールを形成するためのレジストマスクを形成するマスク形成工程と、
   前記レジストマスクの開口部から前記上層側絶縁膜に等方性エッチングを行い、前記コンタクトホールの上穴部分を形成する等方性エッチング工程と、
   前記レジストマスクの開口部から前記下層側絶縁膜に異方性エッチングを行い、前記コンタクトホールの下穴部分を形成する異方性エッチング工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記等方性エッチングは、等方性プラズマエッチングであり、
   前記異方性エッチングは、異方性プラズマエッチングであることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記層間絶縁膜形成工程では、前記下層側絶縁膜の最上層としてシリコン酸化膜を形成し、前記上層側絶縁膜としてシリコン窒化膜層を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
4. 請求項１乃至３の何れか一項に記載の半導体装置の製造方法を用いた電気光学装置の製造方法であって、
   前記層間絶縁膜の上層側に画素電極を形成する画素電極形成工程を有することを特徴とする電気光学装置の製造方法。
5. 基板上に、下層側導電層と、該下層側導電層に対して層間絶縁膜のコンタクトホールを介して電気的に接続された上層側導電層とを有する半導体装置において、
   前記層間絶縁膜は、下層側絶縁膜と、該下層側絶縁膜の上層に積層された上層側絶縁膜とを備え、
   前記上層側絶縁膜は、前記下層側絶縁膜の最上層と異なる材料から構成され、
   前記下層側絶縁膜には、前記コンタクトホールの下穴部分が形成され、
   前記上層側絶縁膜には、前記下穴部分よりも大きな内径をもって当該下穴部分に連通する前記コンタクトホールの上穴部分が形成されていることを特徴とする半導体装置。
6. 前記下層側絶縁膜の最上層はシリコン酸化膜であり、前記上層側絶縁膜はシリコン窒化膜層であることを特徴とする請求項５に記載の半導体装置。
7. 前記層間絶縁膜の下層側に薄膜トランジスタが形成され、
   前記下層側絶縁膜は、最下層にシリコン窒化膜層を備えていることを特徴とする請求項５または６に記載の半導体装置。
8. 請求項５乃至７の何れか一項に記載の前記半導体装置を素子基板として備えた電気光学装置であって、
   前記素子基板では、前記層間絶縁膜の上層側に画素電極が形成されていることを特徴とする電気光学装置。

Images