JP2009199029A - 電気光学装置、電子機器 - Google Patents

Abstract

【課題】高速動作と高開口率とを両立可能な電気光学装置を提供すること。
【解決手段】電気光学装置は、ｍ本の走査線と、ｎ本のデータ線と、走査線とデータ線との各交点に対応して設けられた複数のトランジスタ(100)と、各々が何れかのトランジスタと接続された複数の電気光学素子と、ｍ本の共通電位線(42)と、を備える。各トランジスタは、島状の半導体膜(16)と各トランジスタに個別に設けられたゲート電極膜(24)とを有する。各走査線は、複数のトランジスタのうち、第１方向に沿って並んだｎ個のトランジスタの各々のゲート電極膜と電気的に接続され、かつ絶縁膜(28)を挟んで当該ゲート電極膜の上層側に重畳して配置されたゲート補助配線膜(26)を含む。共通電位線(42)は、ゲート補助配線膜と重畳し、当該ゲート補助配線膜よりも上層側に設けられる。
【選択図】図２

Description

本発明は、液晶装置などの電気光学装置並びに当該電気光学装置を備えた電子機器に関する。

投写型表示装置あるいは液晶テレビ等に使用される液晶装置として、格子状に形成された走査線（ゲート線）とデータ線（信号線）の各交点に、画素電極と当該画素電極に電圧を印加するスイッチング素子としての薄膜トランジスタとからなる画素を形成した、アクティブマトリクス型の液晶装置がある。かかる液晶装置の駆動方法の１つとしてデジタル時分割駆動があり、このデジタル時分割駆動を採用することによりアナログ駆動に比べて表示性能を大きく向上できることが知られている（例えば、特許文献１参照）。

上述したデジタル時分割駆動においては、液晶素子に印加する電圧はデジタル２値であり、その電圧を印加する時間を制御する事により階調を表現する。このため、デジタル時分割駆動はアナログ駆動に比べて高速な電圧書き込み（高速駆動）が要求される。そこで、この高速駆動に対応する為のアプローチとして走査線の低抵抗化が必要となる。ところが、一般に採用される高温ポリシリコンプロセスにおいては、ゲート電極には多結晶シリコン膜が用いられ、かつゲート電極と走査線とを同一の層で一体的に形成する。一般に、多結晶シリコン膜は金属の数十〜数百倍の比抵抗を有しているため、走査線の低抵抗化の妨げとなる。

上記の不都合を解消するために、本願出願人は、ゲート電極と走査線とを一体的に形成するのではなく、ゲート電極については各トランジスタに対応して局所的に形成し、かつこれらのゲート電極に共通に接続された走査線を金属膜によって形成する技術を検討している。かかる構成はゲート電極ないしは走査線の低抵抗化という点では非常に有効である。しかしながら、ゲート電極と走査線とを別々に形成する場合、ゲート電極と走査線との間の電気的接続を確保するためのコンタクト部を設ける必要があり、それによって画素開口率が低下するという不都合が生じ得る。特に、今後画素の高精細化が進むと、画素ピッチを小さくする要求が高くなると予想される。画素ピッチが小さくなると、コンタクト部による開口率の低下がより顕著になると考えられる。また、このような課題は液晶装置に限られるものではなく、複数の画素を有する他の電気光学装置（例えば、電気泳動装置、有機ＥＬ装置等）においても共通するものである。

特開２００２−３２０５７号公報

本発明に係る具体的態様は、高速動作と高開口率とを両立可能な構造を有する電気光学装置を提供することを一つの目的とする。

本発明に係る電気光学装置は、（ａ）第１方向に沿って延在するｍ本の走査線と、（ｂ）前記走査線の各々と交差して設けられ、第２方向に沿って延在するｎ本のデータ線と、（ｃ）前記走査線と前記データ線との各交点に対応して設けられた複数のトランジスタと、（ｄ）各々が前記トランジスタのうちの何れか１つと接続された複数の電気光学素子と、（ｅ）前記第１方向に沿って延在するｍ本の共通電位線と、を備える。前記トランジスタの各々は、島状の半導体膜と、少なくとも一部が前記半導体膜と重畳して設けられ、かつ前記トランジスタの各々に対して個別に設けられたゲート電極膜と、を有する。また、前記走査線の各々は、前記トランジスタのうち、前記第１方向に沿って並んだｎ個のトランジスタの上層側に絶縁膜を挟んで重畳して設けられ、かつ当該ｎ個のトランジスタの各々の前記ゲート電極膜と電気的に接続されたゲート補助配線膜を含む。そして、前記共通電位線は、各々がいずれかの前記ゲート補助配線膜と重畳して当該ゲート補助配線膜よりも上層側に設けられる。

かかる構成においては、ゲート電極膜を各トランジスタに対応して分割して点在させるとともに、第１方向に沿って配列したｎ個のトランジスタの各々のゲート電極膜をゲート補助配線膜によって相互に接続している。すなわち、１つのゲート補助配線膜とこれに接続されたｎ個のゲート電極とが協同し、全体として走査信号を伝達する機能を担う。換言すれば、１つのゲート補助配線膜とこれに接続されたｎ個のゲート電極とが全体として走査線の機能を果たすとも言える。これにより、ゲート電極膜についてプロセス上の都合等から比較的高抵抗な膜（例えば多結晶シリコン膜）が利用されたとしても、それより上層のゲート補助配線膜については相対的に低抵抗な膜（例えば、アルミニウム膜等の金属膜）を利用できるので、走査線全体として低抵抗化が計られ、高速動作が実現される。また、上記構成においては、ゲート補助配線膜がｎ個のトランジスタに対応する各ゲート電極膜上に絶縁膜を挟んで重畳して配置され、かつ共通電位線についてはゲート補助配線膜よりも上層側に設けられていることにより、各ゲート電極膜とゲート補助配線膜との間に両者の電気的接続を図る部位（コンタクト部位）を設けることの妨げとなる構成が存在しない。このため、コンタクト部位を設けるために必要な面積を低減することが可能となり、画素の高開口率化を図ることが可能となる。この効果は画素が高精細化するほど顕著となる。

前記ゲート電極膜は、例えば多結晶シリコン膜からなる。また、前記ゲート補助配線膜は、アルミニウム膜などの金属膜からなる。

それにより、従来からのプロセス構造に大きな変更を加えることなく、上述の構造を実現することが可能となる。

上述した電気光学素子は、例えば液晶素子である。

これにより、高速動作と高開口率を両立した液晶表示装置が得られる。

上記の電気光学装置は、前記トランジスタの各々と一対一に設けられた複数の容量素子を更に備えることも好ましい。この場合に、前記容量素子の各々は、前記ゲート補助配線膜よりも上層側に設けられ、かつ前記共通電位線の一部と対向配置された容量素子電極膜と、前記共通電位線と前記容量素子電極膜との間に挟まれた誘電体膜と、を有することが好ましい。

これにより、開口率を損なうことなく容量素子を設けることが可能となる。

本発明に係る電子機器は、上述した電気光学装置を備えて構成される。ここで「電子機器」とは、例えば携帯電話、ビデオカメラ、パーソナルコンピュータ、表示機能付きファックス装置、デジタルカメラ、携帯型ＴＶ、ＰＤＡ、電子手帳、プロジェクターなどが挙げられる。電気光学装置は、例えば携帯電話等の電子機器における表示部として用いられ、あるいはプロジェクターにおける画像表示源として用いられる。

本発明に係る電気光学装置を用いることにより、表示品質に優れた高性能な電子機器を得ることが可能となる。

以下、本発明の実施の形態について図面を参照しながら説明する。以下では本発明を適用した電気光学装置の一例として、透過型の液晶表示装置を採り上げる。

図１は、本実施形態に係る液晶表示装置の構成を示す回路図である。図１に示す本実施形態の液晶表示装置は、複数の画素部１０１をマトリクス状に配置して構成されたアクティブマトリクス型表示装置である。具体的には、本実施形態に係る液晶表示装置は、各々が走査線駆動回路１１０に接続されており、第１方向（図示のＸ方向）に沿って延在する複数（ｍ本）の走査線１０２と、各々がデータ線駆動回路１１１に接続されており、第２方向（図示のＹ方向）に沿って延在する複数（ｎ本）のデータ線１０４と、走査線１０２とデータ線１０４との各交点に対応づけて配置された複数の画素部１０１と、各々が走査線駆動回路１１０に接続された複数の共通電位線１０６と、を含んで構成されている。

図１に示すように、各画素部１０１は、それぞれ、トランジスタ１００、容量素子１０３及び液晶素子１０８を含んで構成されている。すなわち、本実施形態に係る各画素部１０１は、透過型の液晶表示装置において最も一般的な１Ｔ１Ｃ型の画素構成を有している。トランジスタ（薄膜トランジスタ）１００は、そのゲートが１つの走査線１０２と接続され、ソースが１つのデータ線１０４と接続され、ドレインが液晶素子１０８と接続されている。容量素子１０３は、一方端子がトランジスタ１００のドレインと接続され、他方端子が共通電位線１０６と接続されている。液晶素子１０８は、対向配置された画素電極と共通電極との間に液晶層を挟んで構成されており（図示省略）、画素電極がトランジスタ１００のドレインと電気的に接続されている。共通電極は、複数の液晶素子１０８に渡って形成され、それらの間で共有される。

ここで、本実施形態に係る液晶表示装置は、各画素部１０１を駆動する方法としてデジタル時分割駆動方式を採用している。デジタル時分割駆動方式について簡単に説明すると以下の通りである。デジタル時分割駆動方式においては、１つの走査線１０２に対して走査信号を書き込む時間であるフレーム期間を重み付けされた複数のサブフレーム期間に分割し、各サブフレーム期間における液晶素子１０８の透過／非透過（画素としての点灯／非点灯に対応）を制御することによって階調を表現する。サブフレーム期間は、例えば８ビット駆動であれば２Ｎ（Ｎ＝０〜７）に設定される。つまり、１フレーム期間は、１、２、４、８、１６、３２、６４、１２８という期間に分割される。したがって、この場合における最小のサブフレーム期間は１フレーム期間×１／２５６という短い期間となる。この短いサブフレーム期間内に、走査線１０２を介してトランジスタ１００のゲートに所定の電圧を印加してトランジスタをオン状態とし、データ線１０４を介して液晶素子１０８にデータ信号を書き込む必要がある。このため、走査線１０２における信号遅延をいかに抑制するかが重要となる。そこで、本実施形態においては、詳細を後述するゲート補助配線膜を用いることにより、走査線１０２の配線抵抗及び配線容量に起因する信号遅延の影響を抑制している。

図２は、本実施形態に係る液晶表示装置の構造を示す模式断面図である。図２では、１つの画素部１０１に対応する部分的な断面図が模式的に示されている。なお、図２においては視覚的な煩雑さを避けるために、絶縁物からなる層についてはハッチングが省略されている。

基板１０は、例えばガラス基板や石英基板などの透明基板である。この基板１０上、遮蔽層１２が配置されている。この遮蔽層１２は、例えば膜厚２００ｎｍ程度のタングステンシリサイド（ＷＳｉ）膜であり、基板１０の下面からの跳ね返り光がトランジスタ１００に当たる事を防ぐ目的で設けられている。この遮蔽層１２を覆うようにして、基板１０上には酸化シリコン膜等の絶縁膜１４が形成されている。

半導体層１６は、絶縁膜１４上であって上述した遮蔽層１２と重畳する位置に配置されている。この半導体層１６は、例えばアモルファスシリコン膜やポリシリコン膜等である。この半導体膜１６は、ゲート電極膜２４と重畳する位置のチャネル形成領域１８と、このチャネル形成領域１８の両側にそれぞれ配置されたソースドレイン領域２０、２２と、を含んで構成される。なお、各ソースドレイン領域２０、２２とチャネル形成領域１８との間に適宜、ＬＤＤ（Lightly Doped Drain）領域が設けられてもよい。

ゲート絶縁膜２７は、半導体層１６を覆い、絶縁膜１４上に設けられている。ゲート絶縁膜２７は、例えば酸化シリコン膜などの絶縁膜からなる。ゲート絶縁膜２７の膜厚は適宜設定される。

ゲート電極膜２４は、上述したゲート絶縁膜２７を挟んで半導体層１６のチャネル形成領域１８と対向配置されている。本実施形態では製造プロセスの都合上、このゲート電極膜２４として多結晶シリコン膜が用いられている。この多結晶シリコン膜からなるゲート電極膜２４は、アルミニウム等の金属膜に比べて電気抵抗が大きいため個々のトランジスタに対応して小片化して設けるのがより好ましい。このため、詳細を後述するように、本実施形態においては、ゲート電極膜２４は、各トランジスタ１００に対応づけて個別に小片化して形成するとともに、第１方向に並んだ各ゲート電極膜２４の相互間をゲート補助配線膜２６によって接続している。このようなゲート補助配線膜２６と各ゲート電極膜２４とを組み合わせた全体を上述した走査線１０２として機能させることにより、走査線１０２における信号遅延を抑制することが可能となる。

絶縁膜２８は、ゲート電極膜２４及びゲート絶縁膜２７を覆い、絶縁膜１４上に設けられている。この絶縁膜２８についても、例えば酸化シリコン膜などの絶縁膜からなる。絶縁膜２８の膜厚は適宜設定される。

ゲート補助配線膜２６は、絶縁膜２８上に形成され、一方向（図２においては紙面と直交する方向）に沿って延在しており、かつ一部が絶縁膜２８を貫通してゲート電極膜２４と接続されている。このゲート補助配線膜２６は、アルミニウム膜などの低抵抗な金属膜からなる。このゲート補助配線膜２６が一方向に沿って延在し、複数のトランジスタ１００に共有される。このゲート補助配線膜２６は、上述した走査線駆動回路１１０と接続されており、ゲート電極膜２４と協同して走査線１０２として機能する。すなわち、走査線駆動回路１１０から供給される走査信号がゲート補助配線膜２６を通して各ゲート電極膜２４に伝達される。

ソースドレイン電極膜３０は、絶縁膜２８上に形成され、かつ一部が絶縁膜２８及びゲート絶縁膜２７を貫通してソースドレイン領域２０と接続されている。同様に、ソースドレイン電極膜３２は、絶縁膜２８上に形成され、かつ一部が絶縁膜２８及びゲート絶縁膜２７を貫通してソースドレイン領域２２と接続されている。これらのソースドレイン電極３０、３２は、上述したゲート補助配線膜２６と同じ低抵抗の導電膜（本実施形態においては例えばアルミニウム膜）を用いて形成されている。

絶縁膜３４は、ゲート補助電極膜２６及びソースドレイン電極３０、３２を覆い、絶縁膜２８上に設けられている。この絶縁膜３４についても、例えば酸化シリコン膜などの絶縁膜からなる。絶縁膜３４の膜厚は適宜設定される。

容量素子電極膜３６は、少なくとも一部がトランジスタ１００と重畳しており、絶縁膜３４上に設けられている。また、容量素子電極膜３６は、その一部が絶縁膜３４を貫通してソースドレイン電極３２と接続している。この容量素子電極膜３６は、例えばアルミニウム膜などの低抵抗な導電膜を用いて形成されている。容量素子電極膜３６は、容量素子１０３の一方端子として機能する。

絶縁膜３８は、容量素子電極膜３６の大部分を露出させつつもその一部を覆い、絶縁膜３４上に設けられている。この絶縁膜３８についても、例えば酸化シリコン膜などの絶縁膜からなる。絶縁膜３８の膜厚は適宜設定される。

誘電体膜４０は、容量素子電極膜３６に重畳して設けられている。この誘電体膜４０としては、例えば酸化シリコン膜や窒化シリコン膜などが用いられる。容量素子電極膜３６及び容量素子電極膜４２の間にこの誘電体膜４０が挟まれることによって容量素子１０３が構成されている。

容量素子電極膜４２は、少なくとも一部が誘電体膜４０を挟んで容量素子電極膜３８と対向して配置されている。この容量素子電極膜４２は、例えばチタンナイトライド（ＴｉＮ）膜、アルミニウム膜、チタンナイトライド膜の三層の導電膜を積層した構成を有する。この容量素子電極膜４２は、容量素子１０３の他方端子として機能する。また、本実施形態においては、この容量素子電極膜４２は、誘電体膜４０と接する部位を有するとともに、一方向（図２においては紙面と直交する方向）に沿って延在して形成され、複数の容量素子１０３に共有されている。すなわち、本実施形態における容量素子電極膜４２は、共通電位線１０６としても機能している。

絶縁膜４４は、容量素子電極膜４２を覆い、絶縁膜３８上に設けられている。この絶縁膜４４についても、例えば酸化シリコン膜などの絶縁膜からなる。絶縁膜４４の膜厚は適宜設定される。

データ線膜４６は、絶縁膜４４上に設けられており、一方向に延在している。このデータ線膜４６は、アルミニウム膜などの低抵抗な導電膜を用いて形成されている。データ線膜４６は、絶縁膜３４、３８、４４を貫通してソースドレイン電極３０と接続している。データ線膜４６は、上述したデータ線１０４として機能している。

コンタクト電極膜４８は、絶縁膜４４上に設けられており、かつ一部が絶縁膜３８、４４を貫通して容量素子電極膜３６と接続されている。このコンタクト電極膜４８は、後述するように画素電極膜５２とも接続されている。このコンタクト電極膜４８は、上述したデータ線膜４６と同じ低抵抗の導電膜（本実施形態においては例えばアルミニウム膜）を用いて形成されている。

絶縁膜５０は、データ線膜４６及びコンタクト電極膜４８を覆い、絶縁膜４４上に設けられている。この絶縁膜５０についても、例えば酸化シリコン膜などの絶縁膜からなる。絶縁膜５０の膜厚は適宜設定される。

画素電極５２は、絶縁膜５０上に設けられており、一部が絶縁膜５０を貫通してコンタクト電極膜４８と接続されている。本実施形態の液晶表示装置は透過型であるため、画素電極５２としては、インジウム錫酸化物膜（ＩＴＯ膜）などの透明導電膜が用いられる。図示を省略しているが、共通電極を有する対向基板が基板１０と対向配置され、共通電極と画素電極５２との間に液晶層が配置される。

図３は、画素部の一部構成のレイアウト例を示す模式平面図である。具体的には、図３においては、半導体膜１６、ゲート電極膜２４、ゲート補助配線膜２６及びデータ線膜４６についてのレイアウト例が示されている。なお、これら以外の構成については説明の便宜上、図示が省略されている。図３に示す例において、トランジスタ１００を構成する半導体膜１６は、細長い島状に形成されている。また、ゲート電極膜２４は、図示のようにトランジスタ１００ごとに個別に設けられており、少なくとも一部が半導体膜１６と重畳している。半導体膜１６とゲート電極膜２４とが重畳した領域がチャネル形成領域１８に相当する。更に、図２においても説明したように、これらの半導体膜１６及びゲート電極膜２４の上層側に絶縁膜２８（図２参照）を挟んでゲート補助配線膜２６が設けられている。ゲート補助配線膜２６は、複数のトランジスタ１００のうち、第１方向（図示のＸ方向）に沿って並んだ各トランジスタ１００のゲート電極膜２４とコンタクトホール２５を介して電気的に接続されている。また、共通電位線１０６としての容量素子電極膜４２は、図２に示したように、ゲート補助配線膜２６と重畳し、かつ当該ゲート補助配線膜２６よりも上層側に設けられている。

すなわち、本実施形態の液晶表示装置においては、ゲート電極膜２４を各トランジスタ１００に対応して分割して点在させるとともに、第１方向に沿って配列したｎ個のトランジスタ１００の各々のゲート電極膜２４をゲート補助配線膜２６によって相互に接続している。ゲート電極膜２４については、プロセス上の都合等から比較的高抵抗な膜（本例では多結晶シリコン膜）が利用されるが、それより上層のゲート補助配線膜２６については相対的に低抵抗な膜（本例ではアルミニウム膜）を利用できる。これにより、走査線全体として低抵抗化が計られるため、高速動作が実現される。また、上記構成においては、ゲート補助配線膜２６がｎ個のトランジスタ１００に対応する各ゲート電極膜２４上に絶縁膜２８を挟んで重畳して配置され、かつ共通電位線としての容量素子電極膜４２についてはゲート補助配線膜２６よりも上層側に設けられていることにより、各ゲート電極膜２４とゲート補助配線膜２６との間に両者の電気的接続を図る部位（コンタクト部位）を設けることの妨げとなる構成が存在しない。このため、コンタクト部位を設けるために必要な面積を低減することが可能となり、画素の高開口率化を図ることが可能となる。この効果は画素が高精細化するほど顕著となる。

次に、本実施形態に係る電気光学装置としての液晶表示装置を備える各種の電子機器について例示する。

図４は、電気光学装置を適用可能な電子機器の例を示す図である。図４（Ａ）は携帯電話への適用例であり、携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、及び本実施形態に係る電気光学装置１を備えている。このように本実施形態に係る電気光学装置は携帯電話における表示部として利用可能である。図４（Ｂ）はビデオカメラへの適用例であり、ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、及び本実施形態に係る電気光学装置１を備えている。このように本実施形態に係る電気光学装置はビデオカメラにおける表示部として利用可能である。

図４（Ｃ）は携帯型パーソナルコンピュータへの適用例であり、コンピュータ２５０は、カメラ部２５１、操作部２５２、及び本実施形態に係る電気光学装置１を備えている。このように本実施形態に係る電気光学装置は、コンピュータにおける表示部としても利用可能である。図４（Ｄ）はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２及び本実施形態に係る電気光学装置１を備えている。このように本実施形態に係る電気光学装置はヘッドマウントディスプレイにおける画像表示源としても利用可能である。

図４（Ｅ）はリア型プロジェクターへの適用例であり、プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、ミラー２７５、スクリーン２７６、及び本実施形態に係る電気光学装置１を備えている。このように本実施形態に係る電気光学装置はリア型プロジェクターにおける画像表示源としても利用可能である。図４（Ｆ）はフロント型プロジェクターへの適用例であり、プロジェクター２８０は、筐体２８２に光学系２８１及び本実施形態に係る電気光学装置１を備え、画像をスクリーン２８３に表示可能になっている。このように本実施形態に係る電気光学装置はフロント型プロジェクターにおける画像表示源としても利用可能である。

また、上記した例に限らず本実施形態に係る電気光学装置は、アクティブマトリクス型の表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラ、携帯型ＴＶ、ＰＤＡ、電子手帳などにも活用することができる。

以上のような本実施形態によれば、高速動作と高開口率とを両立した液晶表示装置を実現することができる。また、この液晶表示装置を用いることにより、高品質な電子機器を実現することができる。

なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上述した実施形態においては電気光学装置の一例として液晶表示装置を挙げていたが、本発明に係る電気光学装置はこれに限定されるものではない。本発明は、電気光学素子としてのＥＬ素子を複数備えた有機エレクトロルミネッセンス装置や、電気光学素子としての電気泳動素子を複数備えた電気泳動装置など種々の電気光学装置に広く適用することが可能である。また、液晶表示装置についても、上述した透過型のものに限定されるものではない。

本実施形態に係る液晶表示装置の構成を示す回路図である。 本実施形態に係る液晶表示装置の構造を示す模式断面図である。 画素部の一部構成のレイアウト例を示す模式平面図である。 電気光学装置を適用可能な電子機器の例を示す図である。

符号の説明

１０…基板、１２…遮蔽層、１４…絶縁膜、１６…半導体膜、１８…チャネル形成領域、２０、２２…ソースドレイン領域、２４…ゲート電極膜、２６…ゲート補助配線膜、２７…ゲート絶縁膜、２８…絶縁膜、３０、３２…ソースドレイン電極膜、３４…絶縁膜、３６…容量素子電極膜、３８…絶縁膜、４０…誘電体膜、４２…容量素子電極膜（共通電位線）、４４…絶縁膜、４６…データ線膜、４８…コンタクト電極膜、５０…絶縁膜、５２…画素電極、１００…トランジスタ、１０１…画素部、１０２…走査線、１０３…容量素子、１０４…データ線、１０６…共通電位線、１０８…液晶素子、１１０…走査線駆動回路、１１１…データ線駆動回路

Claims (6)

1. 第１方向に沿って延在するｍ本の走査線と、
   前記走査線の各々と交差して設けられ、第２方向に沿って延在するｎ本のデータ線と、
   前記走査線と前記データ線との各交点に対応して設けられた複数のトランジスタと、
   各々が前記トランジスタのうちの何れか１つと接続された複数の電気光学素子と、
   前記第１方向に沿って延在するｍ本の共通電位線と、
   を備え、
   前記トランジスタの各々は、
   島状の半導体膜と、
   少なくとも一部が前記半導体膜と重畳して設けられ、かつ前記トランジスタの各々に対して個別に設けられたゲート電極膜と、
   を有し、
   前記走査線の各々は、
   前記トランジスタのうち、前記第１方向に沿って並んだｎ個のトランジスタの上層側に絶縁膜を挟んで重畳して設けられ、かつ当該ｎ個のトランジスタの各々の前記ゲート電極膜と電気的に接続されたゲート補助配線膜を含み、
   前記共通電位線は、各々がいずれかの前記ゲート補助配線膜と重畳して当該ゲート補助配線膜よりも上層側に設けられた、
   電気光学装置。
2. 前記ゲート電極膜が多結晶シリコン膜からなる、請求項１に記載の電気光学装置。
3. 前記ゲート補助配線膜が金属膜からなる、請求項１又は２に記載の電気光学装置。
4. 前記電気光学素子が液晶素子からなる、請求項１乃至３の何れか１項に記載の電気光学装置。
5. 前記トランジスタの各々と一対一に設けられた複数の容量素子を更に備え、
   前記容量素子の各々は、
   前記ゲート補助配線膜よりも上層側に設けられ、かつ前記共通電位線の一部と対向配置された容量素子電極膜と、
   前記共通電位線と前記容量素子電極膜との間に挟まれた誘電体膜と、
   を有する、請求項１乃至４の何れか１項に記載の電気光学装置。
6. 請求項１乃至５の何れか１項に記載の電気光学装置を備える電子機器。