TWI559046B - 畫素陣列及顯示面板 - Google Patents

畫素陣列及顯示面板 Download PDF

Info

Publication number
TWI559046B
TWI559046B TW101111419A TW101111419A TWI559046B TW I559046 B TWI559046 B TW I559046B TW 101111419 A TW101111419 A TW 101111419A TW 101111419 A TW101111419 A TW 101111419A TW I559046 B TWI559046 B TW I559046B
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
capacitor
pixel
plane
Prior art date
Application number
TW101111419A
Other languages
English (en)
Other versions
TW201339693A (zh
Inventor
陳思潔
丁友信
陳振銘
陳宜芳
洪義軒
范大偉
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW101111419A priority Critical patent/TWI559046B/zh
Priority to CN201210162133.XA priority patent/CN102692773B/zh
Priority to US13/615,598 priority patent/US9007541B2/en
Publication of TW201339693A publication Critical patent/TW201339693A/zh
Priority to US14/641,447 priority patent/US9472580B2/en
Application granted granted Critical
Publication of TWI559046B publication Critical patent/TWI559046B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

畫素陣列及顯示面板
本發明是有關於一種畫素結構，且特別是有關於一種具有半源極驅動(half source driving，HSD)架構的畫素陣列。
隨著大尺寸顯示面板的發展，現今液晶顯示面板的畫素陣列(pixel array)結構當中，有一種被稱為半源極驅動(HSD)畫素架構。HSD畫素架構可以使得資料線的數目減半，所以源極驅動器(source driver)的價格也會相對地降低。更詳細來說，HSD畫素架構包括多個畫素單元，每一個畫素單元包括共用一條資料線的兩個相鄰子畫素，因而得以使資料線數目減半。
一般而言，每一個子畫素中會包括薄膜電晶體、電容器以及畫素電極。薄膜電晶體包括閘極、通道層、源極以及汲極。閘極與掃描線電性連接，源極與資料線電性連接，汲極與畫素電極電性連接。電容器提供儲存電容。當薄膜電晶體因完成對各子畫素之充電動作而被關閉時，各子畫素內之畫素電極的電壓位準很容易受到其他周圍電壓改變的影響而變動，此電壓變動量稱為饋通電壓(Feed-through voltage)。通常，各子畫素中的閘極\汲極電容以及儲存電容都會影響饋通電壓。
HSD畫素架構中的薄膜電晶體的圖案通常是以鏡射方式設計。舉例而言，共用資料線的兩個薄膜電晶體的圖案在XY平面上之正投影圖案是上下相反的圖案。然而，隨著顯示面板朝大尺寸的趨勢發展，在以光罩進行曝光顯影以製作大尺寸顯示面板時，由於大尺寸光罩之整體精度因熱脹冷縮等因素而較難控制，造成薄膜電晶體的各金屬層的重疊對準誤差(一般稱overlay變異量)容易變大。據此，相鄰子畫素的薄膜電晶體的金屬層、通道層與閘極之間的重疊面積會有所差異，而導致相鄰子畫素中薄膜電晶體內部之閘極\汲極電容不同，而導致饋通電壓不同，就會影響顯示面板的顯示效果。
本發明提供一種畫素陣列以及一種顯示面板，其可以提供較佳的顯示品質。
本發明提出一種畫素陣列，包括多個畫素單元。每一畫素單元包括第一掃描線、第二掃描線、資料線、第一薄膜電晶體、第一畫素電極、第二薄膜電極體以及第二畫素電極。第一薄膜電晶體與第一掃描線以及資料線電性連接。第一畫素電極與第一薄膜電晶體電性連接。第二薄膜電晶體與第二掃描線以及資料線電性連接。第二畫素電極與第二電晶體電性連接。第一薄膜電晶體在XY平面上之正投影圖案與第二薄膜電晶體在XY平面上之正投影圖案實質上一致。
本發明再提出一種顯示面板，包括第一基板、第二基板以及顯示介質。第一基板上具有前述畫素陣列。第二基板位於第一基板的對向側。顯示介質位於第一基板以及第二基板之間。
基於上述，本發明之畫素單元的第一薄膜電晶體以及第二薄膜電晶體在XY平面上之正投影圖案實質上一致。據此，若是畫素陣列的製作過程中發生光罩偏移的情形，由於第一薄膜電晶體以及第二薄膜電晶體偏移的情形一致，因此存在第一薄膜電晶體內部以及第二薄膜電晶體內部的閘極/汲極電容的變化量也會一致。如此一來，同一畫素單元中的相鄰子畫素的饋通電壓可以維持一致，進而可以使顯示面板具有良好的顯示品質
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 畫素陣列 【第一實施例】
圖1是根據本發明第一實施例之畫素陣列的局部示意圖。請參考圖1，本實施例之畫素陣列100a包括多個畫素單元102a。在此，圖1僅繪示一個畫素單元102以作為說明，然而，此領域具有通常知識者應可由圖1所示的結構以及下列的說明了解本發明之畫素陣列100a的結構。
畫素單元102a包括第一子畫素P1以及第二子畫素P2，其中第一子畫素P1包括第一掃描線110、資料線130、第一薄膜電晶體112、第一畫素電極114，第二子畫素P2包括第二掃描線120、資料線130、第二薄膜電晶體122以及第二畫素電極124。根據本實施例，第一子畫素P1與第二子畫素P2共用同一條資料線130，以形成HSD畫素架構。
第一掃描線110、第二掃描線120以及資料線130的材料例如為金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物或是金屬材料與其它導電材料的堆疊層。第一掃描線110用以開關第一子畫素P1，而第二掃描線120用以開關第二子畫素P2。
第一薄膜電晶體112與第一掃描線110以及資料線130電性連接。第一薄膜電晶體112包括第一閘極G1、第一通道CH1、第一源極S1以及第一汲極D1，其中第一閘極G1與第一掃描線110電性連接，第一源極S1與資料線130電極連接。根據本實施例，第一薄膜電晶體112在XY平面上具有正投影圖案，如圖1中的局部M1放大示意圖所示。在此說明的是，前述正投影圖案的定義包括第一源極S1的形狀、第一汲極D1的形狀、第一源極S1與第一汲極D1之間的佈局(layout)以及第一通道CH1的形狀。另外，第一源極S1與資料線130以及第一汲極D1與其他構件之間的連接導線的形狀以及佈局設計不屬於前述正投影圖案的定義範圍。
在本實施例中，第一源極S1例如是由兩個互相垂直的導體部連接而成，其中一個導體部a1例如是延伸方向為X方向的長條形導體，另一個導體部a2例如是延伸方向為Y方向的長條形導體。再者，第一汲極D1例如是由一個導體部b組成，其中導體部b例如是延伸方向為X方向的長條形導體。詳細而言，第一汲極D1位於第一源極S1構成的直角範圍內，並且，第一汲極D1與第一源極S1之間具有直角形狀的間隙。
第一畫素電極114與第一薄膜電晶體112電性連接。詳細來說，第一畫素電極114例如是透過接觸窗W1與第一汲極D1電性連接，且第一畫素電極114例如是由第一薄膜電晶體112所驅動。
第二薄膜電晶體122，與第二掃描線120以及資料線130電性連接。第二薄膜電晶體122包括第二閘極G2、第二通道CH2、第二源極S2以及第二汲極D2，其中第二閘極G2與第二掃描線110電性連接，第二源極S2與資料線130電極連接。根據本實施例，第二薄膜電晶體122在XY平面上具有正投影圖案，如圖1中的局部M2放大示意圖所示。根據本實施例，前述正投影圖案的定義包括第二源極S2的形狀、第二汲極D2的形狀、第二源極S2與第二汲極D2之間的佈局以及第二通道CH2的形狀。第二源極S2與第二汲極D2之間佈局設計(layout design)。另外，第二源極S2與資料線130以及第二汲極D2與其他構件之間的連接導線的結構、形狀以及佈局設計不屬於前述正投影圖案的定義範圍。
在本實施例中，第二源極S2例如是由兩個互相垂直的導體部連接而成，其中一個導體部a1例如是延伸方向為X方向的長條形導體，另一個導體部a2例如是延伸方向為Y方向的長條形導體。再者，本實施例之第二汲極D2例如是由一個導體部b組成，其中導體部b例如是延伸方向為X方向的長條形導體。詳細而言，第二汲極D2位於第二源極S2構成的直角範圍內，並且，第二汲極D2與第二源極S2之間具有直角形狀的間隙。
承上所述，第二薄膜電晶體122在XY平面上的正投影圖案與第一薄膜電晶體112在XY平面上的正投影圖案實質上一致。詳細而言，第一源極S1在XY平面上之正投影圖案與第二源極S2在XY平面上之正投影圖案相同；第一汲極D1在XY平面上之正投影圖案與第二汲極D2在XY平面上之正投影圖案相同；第一通道CH1在XY平面上之正投影圖案與第二通道CH2在XY平面上之正投影圖案相同。換言之，第一源極S1與第二源極S2的形狀相同，第一汲極D1與第二汲極D2的形狀相同，且第一通道CH1與第二通道CH2形狀也相同。
承上所述，當畫素單元102a於製作過程中各金屬層的重疊對準發生誤差時，由於第二薄膜電晶體122在XY平面上的正投影圖案與第一薄膜電晶體112在XY平面上的正投影圖案實質上一致，因此，各金屬層的圖案產生的偏移情況也會一致。所以，第一薄膜電晶體112內部的閘極/汲極電容的變化量與第二薄膜電晶體122內部的閘極/汲極電容的變化量也會一致。如此一來，第一薄膜電晶體112內部的閘極/汲極電容與第二薄膜電晶體122內部的閘極/汲極電容始終維持一致，因此第一子畫素P1與第二子畫素P2的饋通電壓大致上相同，並使得具有畫素陣列100a的顯示面板有良好的顯示品質。
第二畫素電極124與第二薄膜電晶體122電性連接。詳細來說，第二畫素電極124是透過接觸窗W2與第二汲極D2電性連接，且第二畫素電極124例如是由第二薄膜電晶體122所驅動。
另外，本實施例之畫素單元102a更包括第一電容電極線140以及第二電容電極線150，其中第一電容電極線140以及第二電容電極線150例如是透過連接線160電性連接。。第一電容電極線140例如是平行第一掃描線110。第一電容電極線140例如是與第一掃描線110同時形成且屬於同一膜層；第二電容電極線150例如是平行第二掃描線120。第二電容電極線150例如是與第二掃描線120同時形成且屬於同一膜層。連接線160例如是平行資料線130並與其重疊。
在本實施例中，第一電容電極線140以及第二電容電極線150例如是與第一掃描線110以及第二掃描線120平行設置且以同一道光罩製程製作。然而，在其他實施例中，第一電容電極線140以及第二電容電極線150也可以是與第一掃描線110以及第二掃描線120不平行設置且以不同的光罩製程製作，本發明不以此為限。
另外，本實施例之畫素單元102a更包括第一電容電極116以及第二電容電極126。第一電容電極116與第一薄膜電晶體112電性連接，且第二電容電極126與第二薄膜電晶體122電性連接。
第一電容電極116例如是透過連接導線(未繪示)與第一薄膜電晶體112的第一汲極D1電性連接。第一電容電極116位於第一電容電極線140上方以形成第一電容器C1。
第二電容電極126例如是透過連接導線(未繪示)與第二薄膜電晶體122的第二汲極D2電性連接。第二電容電極126位於第二電容電極線150上方以形成第二電容器C2。
根據本實施例，第一電容電極116在XY平面上的正投影圖案與第二電容電極126在XY平面上的正投影圖案實質上一致。另外，第一電容電極116的面積與第二電容電極126的面積實質上相同，而且第一電容電極116的周長與第二電容電極126的周長實質上相同。在此，前述正投影圖案的定義包括電容電極本身的正投影圖案，而不包括電容電極用來與薄膜電晶體電性連接的連接導線的正投影圖案。前述面積的定義包括電容電極本身的面積，而不包括電容電極用來與薄膜電晶體電性連接的連接導線的面積。另外，前述周長的定義包括電容電極本身的周長，而不包括電容電極用來與薄膜電晶體電性連接的連接導線的周長。
一般而言，第一電容器C1的面積與第二電容器C2的面積會製作成相同大小，以使第一儲存電容與第二儲存電容相同。然而，在製作第一電容電極116以及第二電容電極126時，第一電容電極116以及第二電容電極126的線寬的關鍵尺寸(critical dimension，CD)的偏差(deviation)可能造成第一電容器C1以及第二電容器C2的面積非等向收縮或放大，而使得第一電容器C1與第二電容器C2的面積大小不同，進而使得第一儲存電容與第二儲存電容的大小不同。如此一來，可能會導致第一子畫素P1的饋通電壓Vf與第二子畫素P2的饋通電壓不同。
承上所述，由於本實施例之第一電容電極116的面積及周長與第二電容電極126的面積及周長實質上相同，因此第一電容電極116以及第二電容電極126的線寬的關鍵尺寸的偏差，會使第一電容器C1以及第二電容器C2的面積一起收縮或放大，因而具有相同的面積變化量。如此一來，第一儲存電容的變化量與第二儲存電容的變化量大小相同，而使得第一儲存電容與第二儲存電容始終維持一致，因此第一子畫素P1的饋通電壓與第二子畫素P2的饋通電壓可以維持相同，並使得具有畫素陣列100a的顯示面板有良好的顯示品質。
【第二實施例】
圖2是根據本發明第二實施例之畫素陣列的局部示意圖。請參考圖2，本實施例之畫素陣列100b與第一實施例之畫素陣列100a相似，惟其不同之處在於畫素陣列100b的薄膜電晶體佈局設計與畫素陣列100a的薄膜電晶體佈局設計不同。需說明的是，在以下的實施例中，相同的構件將使用相同或相似的標號，並省略相同的技術內容的說明。以下將針對畫素陣列100b的第一薄膜電晶體112以及第二薄膜電晶體122的佈局設計作詳細說明。
請參考圖2中的局部M1放大示意圖，在本實施例的第一薄膜電晶體112中，第一源極S1例如是由一個導體部a組成，其中導體部a例如是延伸方向為X方向的長條形導體。再者，第一汲極D1例如是由一個導體部b組成，其中導體部b例如是延伸方向為X方向的長條形導體。詳細而言，第一源極S1與第一汲極D1平行排列，且第一汲極D1在X方向上的長度大於第一源極S1在X方向上的長度，並且，第一汲極D1與第一源極S1之間具有長條形的間隙。
請參考圖2中的局部M2放大示意圖，第二薄膜電晶體122與第一薄膜電晶體122的形狀實質上相同，因此，第一薄膜電晶體112在XY平面上的正投影圖案與第二薄膜電晶體122在XY平面上的正投影圖案實質上相同。
另外，本實施例之第一電容電極116在XY平面上的正投影圖案與第二電容電極126在XY平面上的正投影圖案實質上相同。
【第三實施例】
圖3是根據本發明第三實施例之畫素陣列的局部示意圖。請參考圖3，本實施例之畫素陣列100c與第一實施例之畫素陣列100a相似，惟其不同之處在於畫素陣列100c的薄膜電晶體佈局設計與畫素陣列100a的薄膜電晶體佈局設計不同。以下將針對畫素陣列100c的第一薄膜電晶體112以及第二薄膜電晶體122的佈局設計作詳細說明。
請參考圖3中的局部M1放大示意圖，在本實施例的第一薄膜電晶體112中，第一源極S1例如是由一個導體部a組成，其中導體部a為開口朝X方向的「U」型導體。再者，第一汲極D1例如是由一個導體部b組成，其中導體部b例如是一個延伸方向為X方向的長條形導體。詳細而言，第一汲極D1位第一源極S1的開口中，並且，第一汲極D1與第一源極S1之間具有開口朝X方向的「U」形間隙。
請參考圖3中的局部M2放大示意圖，第二薄膜電晶體122與第一薄膜電晶體122的形狀實質上相同，因此，第一薄膜電晶體112在XY平面上的正投影圖案與第二薄膜電晶體122在XY平面上的正投影圖案實質上相同。
另外，本實施例之第一電容電極116在XY平面上的正投影圖案與第二電容電極126在XY平面上的正投影圖案實質上相同。
值得一提的是，前述第一實施例、第二實施例以及第三實施例所描述的薄膜電晶體的圖案僅為舉例說明，本發明不以此為限。只要同一畫素單元中的第一薄膜電晶體在XY平面上的正投影圖案與第二薄膜電晶體在XY平面上的正投影圖案實質上相同，即為本發明所欲保護之範圍。
顯示面板
圖4是根據本發明一實施例之顯示面板的立體爆炸示意圖。請參考圖4，本實施例之顯示面板10包括第一基板2、第二基板4以及顯示介質6。第二基板4位於第一基板2的對向側。顯示介質6位於第一基板2以及第二基板4之間。第一基板2上具有畫素陣列100a。畫素陣列100a包括多個畫素單元102a。
第二基板4例如是彩色濾光基板。一般而言，彩色濾光基板包括基板、彩色濾光層、保護層以及共通電極(未繪示)。
顯示介質6例如是液晶層。當顯示面板10運作之時，第一基板2上的畫素電極(未繪示)與第二基板4上的共通電極(未繪示)之間會形成電場，此電場可用以驅動液晶層中的液晶分子，進而使顯示面板10顯示所需之畫面。
請同時參考圖1以及圖4，本實施例之顯示面板10包括前述的畫素陣列100a，畫素陣列100a包括多個畫素單元102a。畫素單元102a包括第一子畫素P1以及第二子畫素P 2，其中第一子畫素P1包括第一掃描線110、資料線130、第一薄膜電晶體112、第一畫素電極114，第二子畫素P2包括第二掃描線120、資料線130、第二薄膜電晶體122以及第二畫素電極124。第一薄膜電晶體112在XY平面上的正投影圖案與第二薄膜電晶體122在XY平面上的正投影圖案實質上一致。承上所述，由於顯示面板10包括畫素陣列100a，且畫素單元102a中第一子畫素P2與第二子畫素P2的饋通電壓相同，因此當顯示面板10運作之時，顯示面板10所欲顯示的畫面可具有良好的顯示品質，而不會有閃爍的現象發生。有關畫素陣列100a的詳細說明請參考第一實施例，在此不再重複說明。
另外，本實施例顯示面板10是選用畫素陣列100a作說明。然而，本發明不以此為限。在其他未繪示的實施例中，顯示面板10的第一基板2上的畫素陣列也可以選用畫素陣列100b或是畫素陣列100c。
顯示面板的評價
在此說明的是，饋通電壓(Feed-through voltage)，以下以Vf表示之。饋通電壓可表示為：
Vf=[Cgd/(Clc+Cst+Cgd)]×ΔVg　(1)
其中，方程式(1)內的Clc為液晶電容，Cst為畫素儲存電容，ΔVg則為掃描線在開啟(on)與關閉(off)薄膜電晶體時的電壓差。Cgd為薄膜電晶體之閘極與汲極間之電容，當掃描線開啟薄膜電晶體時，通道具有電性導通的性質，因此通道與閘極之間的重疊面積也會影響Cgd的大小。承上所述，以下的比較例以及實例的顯示面板將採用相同或不同圖案設計的薄膜電晶體以及電容器來比較其元件特性。表一為比較例1、比較例2、實例1以及實例2之顯示面板的第一薄膜電晶體與第二薄膜電晶體的圖案設計以及第一電容電極與第二電容電極的圖案設計的說明。
另外，以下將針對顯示面板的第一子畫素與第二子畫素之間的閘極/汲極電容的差值(ΔCgd)、第一子畫素與第二子畫素之間的儲存電容的差值(ΔCst)以及第一子畫素與第二子畫素的饋通電壓的差值(ΔVf)的測試結果來說明本發明之顯示面板的元件特性。表二為比較例1、比較例2、實例1以及實例2之顯示面板的評價結果。
由表一以及表二可知，比較例1的顯示面板的第一薄膜電晶體與第二薄膜電晶體的圖案設計為鏡射設計，且第一電容電極與第二電容電極的圖案設計僅為面積相同，其第一子畫素與第二子畫素之間的饋通電壓的差值為230mV。一般而言，一個灰階的壓差約為20mV。由此可知，比較例1的顯示面板的相鄰子畫素之間的壓差約為11個灰階。
比較例2的顯示面板的第一薄膜電晶體與第二薄膜電晶體的圖案設計為鏡射設計，而第一電容電極與第二電容電極的圖案設計完全相同，其第一子畫素與第二子畫素之間的饋通電壓的差值為210 mV。因此，比較例2的顯示面板的相鄰子畫素之間的壓差約為10個灰階。
實例1的顯示面板的第一薄膜電晶體與第二薄膜電晶體的圖案設計完全相同，而第一電容電極與第二電容電極的圖案設計僅為面積相同。實例1的顯示面板的第一子畫素與第二子畫素之間的饋通電壓的差值縮小為20 mV。因此，與比較例1以及比較例2的顯示面板相較之下，實例1的顯示面板的相鄰子畫素之間的壓差可以改良至僅為1個灰階的差異。由此可知，第一薄膜電晶體與第二薄膜電晶體的圖案設計完全相同可以大幅地減少相鄰子畫素的饋通電壓的差異。
另外，實例2的顯示面板的第一薄膜電晶體與第二薄膜電晶體的圖案設計完全相同，且第一電容電極與第二電容電極的圖案設計完全相同，其第一子畫素與第二子畫素之間的饋通電壓的差值為0 mV。由此可知，第一電容電極與第二電容電極的圖案設計完全相同可以進一步地減少相鄰子畫素的饋通電壓的差異度，而使顯示面板的相鄰子畫素之間灰階程度實質上相同，以具有良好的顯示品質。
綜上所述，本發明之畫素陣列的畫素單元中，第一薄膜電晶體以及第二薄膜電晶體在XY平面上之正投影圖案實質上一致，且第一電容電極以及第二電容電極在XY平面上之正投影圖案實質上一致。如此一來，就算畫素陣列的製作過程中發生光罩偏移的情形，由於第一薄膜電晶體以及第二薄膜電晶體偏移的情形一致，因此存在第一薄膜電晶體內部以及第二薄膜電晶體內部的閘極/汲極電容的變化量也會一致。如此一來，同一畫素單元中的相鄰子畫素的饋通電壓可以維持一致，進而可以使顯示面板具有良好的顯示品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
2．．．第一基板
4．．．第二基板
6．．．顯示介質
10．．．顯示面板
100a、100b、100c．．．畫素陣列
102a、102b、102c．．．畫素單元
110．．．第一掃描線
112．．．第一薄膜電晶體
114．．．第一畫素電極
116．．．第一電容電極
120．．．第二掃描線
122．．．第二薄膜電晶體
124．．．第二畫素電極
126．．．第二電容電極
130．．．資料線
140．．．第一電容電極線
150．．．第二電容電極線
160．．．連接線
a、a1、a2、b．．．導體部
C1．．．第一電容器
C2．．．第二電容器
CH1．．．第一通道
CH2．．．第二通道
D1．．．第一汲極
D2．．．第二汲極
G1．．．第一閘極
G2‧‧‧第二閘極
M1、M2‧‧‧局部
P1‧‧‧第一子畫素
P2‧‧‧第二子畫素
S1‧‧‧第一源極
S2‧‧‧第二源極
W1、W2‧‧‧接觸窗
X、Y‧‧‧方向
圖1是根據本發明第一實施例之畫素陣列的局部示意圖。
圖2是根據本發明第二實施例之畫素陣列的局部示意圖。
圖3是根據本發明第三實施例之畫素陣列的局部示意圖。
圖4是根據本發明一實施例之顯示面板的立體爆炸示意圖。
100a．．．畫素陣列
102a．．．畫素單元
110．．．第一掃描線
112．．．第一薄膜電晶體
114．．．第一畫素電極
116．．．第一電容電極
120．．．第二掃描線
122．．．第二薄膜電晶體
124．．．第二畫素電極
126．．．第二電容電極
130．．．資料線
140．．．第一電容電極線
150．．．第二電容電極線
160．．．連接線
a1、a2、b．．．導體部
C1．．．第一電容器
C2．．．第二電容器
CH1．．．第一通道
CH2．．．第二通道
D1．．．第一汲極
D2．．．第二汲極
G1．．．第一閘極
G2．．．第二閘極
M1、M2．．．局部
P1．．．第一子畫素
P2．．．第二子畫素
S1．．．第一源極
S2．．．第二源極
W1、W2．．．接觸窗
X、Y．．．方向

Claims (10)

  1. 一種畫素陣列，包括多個畫素單元，每一畫素單元包括：一第一掃描線、一第二掃描線以及一資料線；一第一薄膜電晶體，其與該第一掃描線以及該資料線電性連接；一第一畫素電極，其透過該第一薄膜電晶體與該資料線電性連接；一第二薄膜電晶體，其與該第二掃描線以及該資料線電性連接，其中該第一薄膜電晶體以及該第二薄膜電晶體係分別位於該資料線之兩側；一第二畫素電極，其透過該第二薄膜電晶體與該資料電性連接；一第一電容電極線；一第二電容電極線；一第一電容電極，其與該第一薄膜電晶體電性連接且位於該第一電容電極線上方以形成一第一電容器；以及一第二電容電極，其與該第二薄膜電晶體電性連接且位於該第二電容電極線上方以形成一第二電容器，其中該第一電容電極線以及該第二電容電極線透過一連接線電性連接，且該連接線平行該資料線並與該資料線重疊，其中，該第一薄膜電晶體在一XY平面上之一正投影圖案與該第二薄膜電晶體在該XY平面上之一正投影圖案實質上一致。
  2. 如申請專利範圍第1項所述之畫素陣列，其中該第一電容器與該第一薄膜電晶體電性連接，該第二電容器與該第二薄膜電晶體電性連接，其中該第一電容器的面積與該第二電容器的面積實質上相同。
  3. 如申請專利範圍第2項所述之畫素陣列，其中該第一電容器的周長與該第二電容器的周長實質上相同。
  4. 如申請專利範圍第3項所述之畫素陣列，其中該第一電容器在該XY平面上之一正投影圖案與該第二電容器在該XY平面上之一正投影圖案實質上一致。
  5. 如申請專利範圍第1項所述之畫素陣列，其中該第一電容電極的面積與該第二電容電極的面積實質上相同，其中該第一電容電極不與該第二畫素電極重疊，該第二電容電極不與該第一畫素電極重疊。
  6. 如申請專利範圍第5項所述之畫素陣列，其中該第一電容電極的周長與該第二電容電極的周長實質上相同。
  7. 如申請專利範圍第6項所述之畫素陣列，其中該第一電容電極在該XY平面上之一正投影圖案與該第二電容電極在該XY平面上之一正投影圖案實質上一致。
  8. 如申請專利範圍第1項所述之畫素陣列，其中：該第一薄膜電晶體包括一第一閘極、一第一通道、一第一源極以及一第一汲極，該第一閘極與該第一掃描線電性連接，該第一源極與該資料線電性連接；以及該第二薄膜電晶體包括一第二閘極、一第二通道、一第二源極以及一第二汲極，該第二閘極與該第二掃描線電 性連接，且該第二源極與該資料線電性連接，其中該第一通道在該XY平面上之一正投影圖案與該第二通道在該XY平面上之一正投影圖案實質上相同，該第一源極在該XY平面上之一正投影圖案與該第二源極在該XY平面上之一正投影圖案實質上相同，且該第一汲極在該XY平面上之一正投影圖案與該第二汲極在該XY平面上之一正投影圖案實質上相同。
  9. 如申請專利範圍第1項所述之畫素陣列，其中該第一薄膜電晶體在該XY平面上之該正投影圖案與該第二薄膜電晶體在該XY平面上之該正投影圖案並非鏡像對稱。
  10. 一種顯示面板，包括：一第一基板，該第一基板上具有一畫素陣列，該畫素陣列如申請專利範圍第1項所述；一第二基板，位於該第一基板的對向側；以及一顯示介質，位於該第一基板以及該第二基板之間。
TW101111419A 2012-03-30 2012-03-30 畫素陣列及顯示面板 TWI559046B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101111419A TWI559046B (zh) 2012-03-30 2012-03-30 畫素陣列及顯示面板
CN201210162133.XA CN102692773B (zh) 2012-03-30 2012-05-21 像素阵列及显示面板
US13/615,598 US9007541B2 (en) 2012-03-30 2012-09-14 Pixel array and display panel
US14/641,447 US9472580B2 (en) 2012-03-30 2015-03-09 Pixel array and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101111419A TWI559046B (zh) 2012-03-30 2012-03-30 畫素陣列及顯示面板

Publications (2)

Publication Number Publication Date
TW201339693A TW201339693A (zh) 2013-10-01
TWI559046B true TWI559046B (zh) 2016-11-21

Family

ID=46858339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111419A TWI559046B (zh) 2012-03-30 2012-03-30 畫素陣列及顯示面板

Country Status (3)

Country Link
US (2) US9007541B2 (zh)
CN (1) CN102692773B (zh)
TW (1) TWI559046B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559046B (zh) * 2012-03-30 2016-11-21 友達光電股份有限公司 畫素陣列及顯示面板
KR102471333B1 (ko) * 2015-02-12 2022-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI561905B (en) 2016-01-04 2016-12-11 Au Optronics Corp Pixel structure
TWI622834B (zh) * 2017-03-31 2018-05-01 友達光電股份有限公司 畫素陣列基板
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN109147572B (zh) * 2018-09-30 2020-12-01 武汉天马微电子有限公司 显示面板和显示装置
TWI694427B (zh) * 2019-02-27 2020-05-21 友達光電股份有限公司 顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656824A (en) * 1995-06-02 1997-08-12 Ois Optical Imaging Systems, Inc. TFT with reduced channel length and method of making same
US20100321602A1 (en) * 2009-05-06 2010-12-23 Chih-Chung Liu Display panel
TW201122691A (en) * 2009-12-31 2011-07-01 Au Optronics Corp Active device array substrate and fabricating mothod thereof
TW201122682A (en) * 2009-12-18 2011-07-01 Au Optronics Corp Pixel structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830825B2 (ja) * 1990-04-20 1996-03-27 シャープ株式会社 アクティブマトリクス表示装置
US7791679B2 (en) * 2003-06-06 2010-09-07 Samsung Electronics Co., Ltd. Alternative thin film transistors for liquid crystal displays
KR100698048B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
KR101067618B1 (ko) * 2004-06-29 2011-09-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
EP1674922A1 (en) 2004-12-27 2006-06-28 Samsung Electronics Co., Ltd. Liquid crystal display
CN100483197C (zh) * 2006-09-15 2009-04-29 友达光电股份有限公司 液晶显示器装置及其驱动方法
KR101352113B1 (ko) * 2007-05-17 2014-01-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
CN101216649A (zh) * 2008-01-10 2008-07-09 京东方科技集团股份有限公司 液晶显示装置阵列基板及驱动方法
KR101433615B1 (ko) 2008-01-25 2014-08-27 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 구비한 표시 패널
CN102231030B (zh) * 2011-07-07 2013-04-10 南京中电熊猫液晶显示科技有限公司 薄膜晶体管液晶显示器的像素结构
KR101920888B1 (ko) * 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI559046B (zh) * 2012-03-30 2016-11-21 友達光電股份有限公司 畫素陣列及顯示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656824A (en) * 1995-06-02 1997-08-12 Ois Optical Imaging Systems, Inc. TFT with reduced channel length and method of making same
US20100321602A1 (en) * 2009-05-06 2010-12-23 Chih-Chung Liu Display panel
TW201122682A (en) * 2009-12-18 2011-07-01 Au Optronics Corp Pixel structure
TW201122691A (en) * 2009-12-31 2011-07-01 Au Optronics Corp Active device array substrate and fabricating mothod thereof

Also Published As

Publication number Publication date
US9472580B2 (en) 2016-10-18
US20150179671A1 (en) 2015-06-25
US20130256706A1 (en) 2013-10-03
CN102692773B (zh) 2015-10-07
TW201339693A (zh) 2013-10-01
CN102692773A (zh) 2012-09-26
US9007541B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
TWI559046B (zh) 畫素陣列及顯示面板
TWI542932B (zh) 顯示面板及曲面顯示器
US8098357B2 (en) Liquid crystal display panel
US9568792B2 (en) Liquid crystal display
TWI435153B (zh) 畫素結構
US8558980B2 (en) Pixel structure with rectangular common electrode
WO2009104346A1 (ja) アクティブマトリクス基板及び液晶表示装置
US9201263B2 (en) Liquid crystal display and liquid crystal display panel
US8355090B2 (en) Liquid crystal display having reduced kickback effect
US10101840B2 (en) Integrated touch display panel and touch display device
CN106997128A (zh) 基板及显示装置
JP2006276582A (ja) 液晶表示装置
US10809579B2 (en) Liquid crystal display
JP2011095741A (ja) 液晶表示装置
US20110115691A1 (en) Pixel array
WO2001081993A1 (fr) Dispositif d'affichage a cristaux liquides
TWI406072B (zh) 畫素結構、主動元件陣列基板、顯示面板以及顯示裝置
JPWO2010029793A1 (ja) アクティブマトリクス基板、表示パネル、および表示装置
CN114823735A (zh) 阵列基板及显示面板
JP2010096945A (ja) 液晶表示装置及び電子機器
JP2008203676A (ja) 液晶表示装置
US20180004055A1 (en) Display device including a data line having a double line structure
US20160216572A1 (en) Curved display device
JP2009128739A (ja) 液晶装置及び電子機器
JP2015179217A (ja) 液晶表示装置