CN102692773B - 像素阵列及显示面板 - Google Patents

像素阵列及显示面板 Download PDF

Info

Publication number
CN102692773B
CN102692773B CN201210162133.XA CN201210162133A CN102692773B CN 102692773 B CN102692773 B CN 102692773B CN 201210162133 A CN201210162133 A CN 201210162133A CN 102692773 B CN102692773 B CN 102692773B
Authority
CN
China
Prior art keywords
film transistor
plane
projection pattern
orthogonal projection
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210162133.XA
Other languages
English (en)
Other versions
CN102692773A (zh
Inventor
陈思洁
丁友信
陈振铭
陈宜芳
洪义轩
范大伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102692773A publication Critical patent/CN102692773A/zh
Application granted granted Critical
Publication of CN102692773B publication Critical patent/CN102692773B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种像素阵列及一种显示面板。像素阵列包括多个像素单元。每一像素单元包括第一扫描线、第二扫描线以及数据线。第一薄膜晶体管与第一扫描线以及数据线电性连接。第一像素电极与第一薄膜晶体管电性连接。第二薄膜晶体管与第二扫描线以及数据线电性连接。第二像素电极与第二薄膜晶体管电性连接。第一薄膜晶体管在XY平面上的正投影图案与第二薄膜晶体管在XY平面上的正投影图案实质上一致。

Description

像素阵列及显示面板
技术领域
本发明是有关于一种像素结构，且特别是有关于一种具有半源极驱动(half source driving，HSD)架构的像素阵列。
背景技术
随着大尺寸显示面板的发展，现今液晶显示面板的像素阵列(pixel array)结构当中，有一种被称为半源极驱动(HSD)像素架构。HSD像素架构可以使得数据线的数目减半，所以源极驱动器(source driver)的价格也会相对地降低。更详细来说，HSD像素架构包括多个像素单元，每一个像素单元包括共用一条数据线的两个相邻子像素，因而得以使数据线数目减半。
一般而言，每一个子像素中会包括薄膜晶体管、电容器以及像素电极。薄膜晶体管包括栅极、通道层、源极以及漏极。栅极与扫描线电性连接，源极与数据线电性连接，漏极与像素电极电性连接。电容器提供储存电容。当薄膜晶体管因完成对各子像素的充电动作而被关闭时，各子像素内的像素电极的电压位准很容易受到其他周围电压改变的影响而变动，此电压变动量称为馈通电压(Feed-through voltage)。通常，各子像素中的栅极\漏极电容以及储存电容都会影响馈通电压。
HSD像素架构中的薄膜晶体管的图案通常是以镜射方式设计。举例而言，共用数据线的两个薄膜晶体管的图案在XY平面上的正投影图案是上下相反的图案。然而，随着显示面板朝大尺寸的趋势发展，在以光掩膜进行曝光显影以制作大尺寸显示面板时，由于大尺寸光掩膜的整体精度因热胀冷缩等因素而较难控制，造成薄膜晶体管的各金属层的重叠对准误差(一般称overlay变异量)容易变大。据此，相邻子像素的薄膜晶体管的金属层、通道层与栅极之间的重叠面积会有所差异，而导致相邻子像素中薄膜晶体管内部的栅极\漏极电容不同，而导致馈通电压不同，就会影响显示面板的显示效果。
发明内容
本发明提供一种像素阵列以及一种显示面板，其可以提供较佳的显示品质。
本发明提出一种像素阵列，包括多个像素单元。每一像素单元包括第一扫描线、第二扫描线、数据线、第一薄膜晶体管、第一像素电极、第二薄膜电极体以及第二像素电极。第一薄膜晶体管与第一扫描线以及数据线电性连接。第一像素电极与第一薄膜晶体管电性连接。第二薄膜晶体管与第二扫描线以及数据线电性连接。第二像素电极与第二晶体管电性连接。第一薄膜晶体管在XY平面上的正投影图案与第二薄膜晶体管在XY平面上的正投影图案实质上一致。
本发明再提出一种显示面板，包括第一基板、第二基板以及显示介质。第一基板上具有前述像素阵列。第二基板位于第一基板的对向侧。显示介质位于第一基板以及第二基板之间。
每一像素单元包括更包括：一第一电容器，其与该第一薄膜晶体管电性连接；以及一第二电容器，其与该第二薄膜晶体管电性连接，其中该第一电容器的面积与该第二电容器的面积实质上相同。
该第一电容器的周长与该第二电容器的周长实质上相同。
该第一电容器在该XY平面上的一正投影图案与该第二电容器在该XY平面上的一正投影图案实质上一致。
每一像素单元包括更包括：一第一电容电极线；一第二电容电极线；一第一电容电极，其与该第一薄膜晶体管电性连接且位于该第一电容电极线上方以形成一第一电容器；以及一第二电容电极，其与该第二薄膜晶体管电性连接且位于该第二电容电极线上方以形成一第二电容器，其中该第一电容电极的面积与该第二电容电极的面积实质上相同。
该第一电容电极的周长与该第二电容电极的周长实质上相同。
该第一电容电极在该XY平面上的一正投影图案与该第二电容电极在该XY平面上的一正投影图案实质上一致。
该第一薄膜晶体管包括一第一栅极、一第一通道、一第一源极以及一第一漏极，该第一栅极与该第一扫描线电性连接，该第一源极与该数据线电性连接；以及该第二薄膜晶体管包括一第二栅极、一第二通道、一第二源极以及一第二漏极，该第二栅极与该第二扫描线电性连接，且该第二源极与该数据线电性连接，其中该第一通道在该XY平面上的一正投影图案与该第二通道在该XY平面上的一正投影图案实质上相同，该第一源极在该XY平面上的一正投影图案与该第二源极在该XY平面上的一正投影图案实质上相同，且该第一漏极在该XY平面上的一正投影图案与该第二漏极在该XY平面上的一正投影图案实质上相同。
该第一薄膜晶体管在该XY平面上的该正投影图案与该第二薄膜晶体管在该XY平面上的该正投影图案并非镜像对称。
基于上述，本发明的像素单元的第一薄膜晶体管以及第二薄膜晶体管在XY平面上的正投影图案实质上一致。据此，若是像素阵列的制作过程中发生光掩膜偏移的情形，由于第一薄膜晶体管以及第二薄膜晶体管偏移的情形一致，因此存在第一薄膜晶体管内部以及第二薄膜晶体管内部的栅极/漏极电容的变化量也会一致。如此一来，同一像素单元中的相邻子像素的馈通电压可以维持一致，进而可以使显示面板具有良好的显示品质
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据本发明第一实施例的像素阵列的局部示意图。
图2是根据本发明第二实施例的像素阵列的局部示意图。
图3是根据本发明第三实施例的像素阵列的局部示意图。
图4是根据本发明一实施例的显示面板的立体爆炸示意图。
附图标记说明
2：第一基板
4：第二基板
6：显示介质
10：显示面板
100a、100b、100c：像素阵列
102a、102b、102c：像素单元
110：第一扫描线
112：第一薄膜晶体管
114：第一像素电极
116：第一电容电极
120：第二扫描线
122：第二薄膜晶体管
124：第二像素电极
126：第二电容电极
130：数据线
140：第一电容电极线
150：第二电容电极线
160：连接线
a、a1、a2、b：导体部
C1：第一电容器
C2：第二电容器
CH1：第一通道
CH2：第二通道
D1：第一漏极
D2：第二漏极
G1：第一栅极
G2：第二栅极
M1、M2：局部
P1：第一子像素
P2：第二子像素
S1：第一源极
S2：第二源极
W1、W2：接触窗
X、Y：方向
具体实施方式
像素阵列
【第一实施例】
图1是根据本发明第一实施例的像素阵列的局部示意图。请参考图1，本实施例的像素阵列100a包括多个像素单元102a。在此，图1仅绘示一个像素单元102以作为说明，然而，此领域具有通常知识者应可由图1所示的结构以及下列的说明了解本发明的像素阵列100a的结构。
像素单元102a包括第一子像素P1以及第二子像素P2，其中第一子像素P1包括第一扫描线110、数据线130、第一薄膜晶体管112、第一像素电极114，第二子像素P2包括第二扫描线120、数据线130、第二薄膜晶体管122以及第二像素电极124。根据本实施例，第一子像素P1与第二子像素P2共用同一条数据线130，以形成HSD像素架构。
第一扫描线110、第二扫描线120以及数据线130的材料例如为金属材料、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或是金属材料与其它导电材料的堆叠层。第一扫描线110用以开关第一子像素P1，而第二扫描线120用以开关第二子像素P2。
第一薄膜晶体管112与第一扫描线110以及数据线130电性连接。第一薄膜晶体管112包括第一栅极G1、第一通道CH1、第一源极S1以及第一漏极D1，其中第一栅极G1与第一扫描线110电性连接，第一源极S1与数据线130电极连接。根据本实施例，第一薄膜晶体管112在XY平面上具有正投影图案，如图1中的局部M1放大示意图所示。在此说明的是，前述正投影图案的定义包括第一源极S1的形状、第一漏极D1的形状、第一源极S1与第一漏极D1之间的布局(layout)以及第一通道CH1的形状。另外，第一源极S1与数据线130以及第一漏极D1与其他构件之间的连接导线的形状以及布局设计不属于前述正投影图案的定义范围。
在本实施例中，第一源极S1例如是由两个互相垂直的导体部连接而成，其中一个导体部a1例如是延伸方向为X方向的长条形导体，另一个导体部a2例如是延伸方向为Y方向的长条形导体。再者，第一漏极D1例如是由一个导体部b组成，其中导体部b例如是延伸方向为X方向的长条形导体。详细而言，第一漏极D1位于第一源极S1构成的直角范围内，并且，第一漏极D1与第一源极S1之间具有直角形状的间隙。
第一像素电极114与第一薄膜晶体管112电性连接。详细来说，第一像素电极114例如是透过接触窗W1与第一漏极D1电性连接，且第一像素电极114例如是由第一薄膜晶体管112所驱动。
第二薄膜晶体管122，与第二扫描线120以及数据线130电性连接。第二薄膜晶体管122包括第二栅极G2、第二通道CH2、第二源极S2以及第二漏极D2，其中第二栅极G2与第二扫描线110电性连接，第二源极S2与数据线130电极连接。根据本实施例，第二薄膜晶体管122在XY平面上具有正投影图案，如图1中的局部M2放大示意图所示。根据本实施例，前述正投影图案的定义包括第二源极S2的形状、第二漏极D2的形状、第二源极S2与第二漏极D2之间的布局以及第二通道CH2的形状。第二源极S2与第二漏极D2之间布局设计(layout design)。另外，第二源极S2与数据线130以及第二漏极D2与其他构件之间的连接导线的结构、形状以及布局设计不属于前述正投影图案的定义范围。
在本实施例中，第二源极S2例如是由两个互相垂直的导体部连接而成，其中一个导体部a1例如是延伸方向为X方向的长条形导体，另一个导体部a2例如是延伸方向为Y方向的长条形导体。再者，本实施例的第二漏极D2例如是由一个导体部b组成，其中导体部b例如是延伸方向为X方向的长条形导体。详细而言，第二漏极D2位于第二源极S2构成的直角范围内，并且，第二漏极D2与第二源极S2之间具有直角形状的间隙。
承上所述，第二薄膜晶体管122在XY平面上的正投影图案与第一薄膜晶体管112在XY平面上的正投影图案实质上一致。详细而言，第一源极S1在XY平面上的正投影图案与第二源极S2在XY平面上的正投影图案相同；第一漏极D1在XY平面上的正投影图案与第二漏极D2在XY平面上的正投影图案相同；第一通道CH1在XY平面上的正投影图案与第二通道CH2在XY平面上的正投影图案相同。换言之，第一源极S1与第二源极S2的形状相同，第一漏极D1与第二漏极D2的形状相同，且第一通道CH1与第二通道CH2形状也相同。
承上所述，当像素单元102a于制作过程中各金属层的重叠对准发生误差时，由于第二薄膜晶体管122在XY平面上的正投影图案与第一薄膜晶体管112在XY平面上的正投影图案实质上一致，因此，各金属层的图案产生的偏移情况也会一致。所以，第一薄膜晶体管112内部的栅极/漏极电容的变化量与第二薄膜晶体管122内部的栅极/漏极电容的变化量也会一致。如此一来，第一薄膜晶体管112内部的栅极/漏极电容与第二薄膜晶体管122内部的栅极/漏极电容始终维持一致，因此第一子像素P1与第二子像素P2的馈通电压大致上相同，并使得具有像素阵列100a的显示面板有良好的显示品质。
第二像素电极124与第二薄膜晶体管122电性连接。详细来说，第二像素电极124是透过接触窗W2与第二漏极D2电性连接，且第二像素电极124例如是由第二薄膜晶体管122所驱动。
另外，本实施例的像素单元102a更包括第一电容电极线140以及第二电容电极线150，其中第一电容电极线140以及第二电容电极线150例如是透过连接线160电性连接。。第一电容电极线140例如是平行第一扫描线110。第一电容电极线140例如是与第一扫描线110同时形成且属于同一膜层；第二电容电极线150例如是平行第二扫描线120。第二电容电极线150例如是与第二扫描线120同时形成且属于同一膜层。连接线160例如是平行数据线130并与其重叠。
在本实施例中，第一电容电极线140以及第二电容电极线150例如是与第一扫描线110以及第二扫描线120平行设置且以同一道光掩膜制程制作。然而，在其他实施例中，第一电容电极线140以及第二电容电极线150也可以是与第一扫描线110以及第二扫描线120不平行设置且以不同的光掩膜制程制作，本发明不以此为限。
另外，本实施例的像素单元102a更包括第一电容电极116以及第二电容电极126。第一电容电极116与第一薄膜晶体管112电性连接，且第二电容电极126与第二薄膜晶体管122电性连接。
第一电容电极116例如是透过连接导线(未绘示)与第一薄膜晶体管112的第一漏极D1电性连接。第一电容电极116位于第一电容电极线140上方以形成第一电容器C1。
第二电容电极126例如是透过连接导线(未绘示)与第二薄膜晶体管122的第二漏极D2电性连接。第二电容电极126位于第二电容电极线150上方以形成第二电容器C2。
根据本实施例，第一电容电极116在XY平面上的正投影图案与第二电容电极126在XY平面上的正投影图案实质上一致。另外，第一电容电极116的面积与第二电容电极126的面积实质上相同，而且第一电容电极116的周长与第二电容电极126的周长实质上相同。在此，前述正投影图案的定义包括电容电极本身的正投影图案，而不包括电容电极用来与薄膜晶体管电性连接的连接导线的正投影图案。前述面积的定义包括电容电极本身的面积，而不包括电容电极用来与薄膜晶体管电性连接的连接导线的面积。另外，前述周长的定义包括电容电极本身的周长，而不包括电容电极用来与薄膜晶体管电性连接的连接导线的周长。
一般而言，第一电容器C1的面积与第二电容器C2的面积会制作成相同大小，以使第一储存电容与第二储存电容相同。然而，在制作第一电容电极116以及第二电容电极126时，第一电容电极116以及第二电容电极126的线宽的关键尺寸(critical dimension，CD)的偏差(deviation)可能造成第一电容器C1以及第二电容器C2的面积非等向收缩或放大，而使得第一电容器C1与第二电容器C2的面积大小不同，进而使得第一储存电容与第二储存电容的大小不同。如此一来，可能会导致第一子像素P1的馈通电压Vf与第二子像素P2的馈通电压不同。
承上所述，由于本实施例的第一电容电极116的面积及周长与第二电容电极126的面积及周长实质上相同，因此第一电容电极116以及第二电容电极126的线宽的关键尺寸的偏差，会使第一电容器C1以及第二电容器C2的面积一起收缩或放大，因而具有相同的面积变化量。如此一来，第一储存电容的变化量与第二储存电容的变化量大小相同，而使得第一储存电容与第二储存电容始终维持一致，因此第一子像素P1的馈通电压与第二子像素P2的馈通电压可以维持相同，并使得具有像素阵列100a的显示面板有良好的显示品质。
【第二实施例】
图2是根据本发明第二实施例的像素阵列的局部示意图。请参考图2，本实施例的像素阵列100b与第一实施例的像素阵列100a相似，惟其不同之处在于像素阵列100b的薄膜晶体管布局设计与像素阵列100a的薄膜晶体管布局设计不同。需说明的是，在以下的实施例中，相同的构件将使用相同或相似的标号，并省略相同的技术内容的说明。以下将针对像素阵列100b的第一薄膜晶体管112以及第二薄膜晶体管122的布局设计作详细说明。
请参考图2中的局部M1放大示意图，在本实施例的第一薄膜晶体管112中，第一源极S1例如是由一个导体部a组成，其中导体部a例如是延伸方向为X方向的长条形导体。再者，第一漏极D1例如是由一个导体部b组成，其中导体部b例如是延伸方向为X方向的长条形导体。详细而言，第一源极S1与第一漏极D1平行排列，且第一漏极D1在X方向上的长度大于第一源极S1在X方向上的长度，并且，第一漏极D1与第一源极S1之间具有长条形的间隙。
请参考图2中的局部M2放大示意图，第二薄膜晶体管122与第一薄膜晶体管122的形状实质上相同，因此，第一薄膜晶体管112在XY平面上的正投影图案与第二薄膜晶体管122在XY平面上的正投影图案实质上相同。
另外，本实施例的第一电容电极116在XY平面上的正投影图案与第二电容电极126在XY平面上的正投影图案实质上相同。
【第三实施例】
图3是根据本发明第三实施例的像素阵列的局部示意图。请参考图3，本实施例的像素阵列100c与第一实施例的像素阵列100a相似，惟其不同之处在于像素阵列100c的薄膜晶体管布局设计与像素阵列100a的薄膜晶体管布局设计不同。以下将针对像素阵列100c的第一薄膜晶体管112以及第二薄膜晶体管122的布局设计作详细说明。
请参考图3中的局部M1放大示意图，在本实施例的第一薄膜晶体管112中，第一源极S1例如是由一个导体部a组成，其中导体部a为开口朝X方向的「U」型导体。再者，第一漏极D1例如是由一个导体部b组成，其中导体部b例如是一个延伸方向为X方向的长条形导体。详细而言，第一漏极D1位第一源极S1的开口中，并且，第一漏极D1与第一源极S1之间具有开口朝X方向的「U」形间隙。
请参考图3中的局部M2放大示意图，第二薄膜晶体管122与第一薄膜晶体管122的形状实质上相同，因此，第一薄膜晶体管112在XY平面上的正投影图案与第二薄膜晶体管122在XY平面上的正投影图案实质上相同。
另外，本实施例的第一电容电极116在XY平面上的正投影图案与第二电容电极126在XY平面上的正投影图案实质上相同。
值得一提的是，前述第一实施例、第二实施例以及第三实施例所描述的薄膜晶体管的图案仅为举例说明，本发明不以此为限。只要同一像素单元中的第一薄膜晶体管在XY平面上的正投影图案与第二薄膜晶体管在XY平面上的正投影图案实质上相同，即为本发明所欲保护的范围。
显示面板
图4是根据本发明一实施例的显示面板的立体爆炸示意图。请参考图4，本实施例的显示面板10包括第一基板2、第二基板4以及显示介质6。第二基板4位于第一基板2的对向侧。显示介质6位于第一基板2以及第二基板4之间。第一基板2上具有像素阵列100a。像素阵列100a包括多个像素单元102a。
第二基板4例如是彩色滤光基板。一般而言，彩色滤光基板包括基板、彩色滤光层、保护层以及共通电极(未绘示)。
显示介质6例如是液晶层。当显示面板10运作之时，第一基板2上的像素电极(未绘示)与第二基板4上的共通电极(未绘示)之间会形成电场，此电场可用以驱动液晶层中的液晶分子，进而使显示面板10显示所需的画面。
请同时参考图1以及图4，本实施例的显示面板10包括前述的像素阵列100a，像素阵列100a包括多个像素单元102a。像素单元102a包括第一子像素P1以及第二子像素P2，其中第一子像素P1包括第一扫描线110、数据线130、第一薄膜晶体管112、第一像素电极114，第二子像素P2包括第二扫描线120、数据线130、第二薄膜晶体管122以及第二像素电极124。第一薄膜晶体管112在XY平面上的正投影图案与第二薄膜晶体管122在XY平面上的正投影图案实质上一致。承上所述，由于显示面板10包括像素阵列100a，且像素单元102a中第一子像素P2与第二子像素P2的馈通电压相同，因此当显示面板10运作之时，显示面板10所欲显示的画面可具有良好的显示品质，而不会有闪烁的现象发生。有关像素阵列100a的详细说明请参考第一实施例，在此不再重复说明。
另外，本实施例显示面板10是选用像素阵列100a作说明。然而，本发明不以此为限。在其他未绘示的实施例中，显示面板10的第一基板2上的像素阵列也可以选用像素阵列100b或是像素阵列100c。
显示面板的评价
在此说明的是，馈通电压(Feed-through voltage)，以下以Vf表示之。馈通电压可表示为：
Vf＝[Cgd/(Clc+Cst+Cgd)]×△Vg    (1)
其中，方程式(1)内的Clc为液晶电容，Cst为像素储存电容，△Vg则为扫描线在开启(on)与关闭(off)薄膜晶体管时的电压差。Cgd为薄膜晶体管的栅极与漏极间的电容，当扫描线开启薄膜晶体管时，通道具有电性导通的性质，因此通道与栅极之间的重叠面积也会影响Cgd的大小。承上所述，以下的比较例以及实例的显示面板将采用相同或不同图案设计的薄膜晶体管以及电容器来比较其元件特性。表一为比较例1、比较例2、实例1以及实例2的显示面板的第一薄膜晶体管与第二薄膜晶体管的图案设计以及第一电容电极与第二电容电极的图案设计的说明。
另外，以下将针对显示面板的第一子像素与第二子像素之间的栅极/漏极电容的差值(△Cgd)、第一子像素与第二子像素之间的储存电容的差值(△Cst)以及第一子像素与第二子像素的馈通电压的差值(△Vf)的测试结果来说明本发明的显示面板的元件特性。表二为比较例1、比较例2、实例1以及实例2的显示面板的评价结果。
表一
表二
由表一以及表二可知，比较例1的显示面板的第一薄膜晶体管与第二薄膜晶体管的图案设计为镜射设计，且第一电容电极与第二电容电极的图案设计仅为面积相同，其第一子像素与第二子像素之间的馈通电压的差值为230mV。一般而言，一个灰 阶的压差约为20mV。由此可知，比较例1的显示面板的相邻子像素之间的压差约为11个灰阶。
比较例2的显示面板的第一薄膜晶体管与第二薄膜晶体管的图案设计为镜射设计，而第一电容电极与第二电容电极的图案设计完全相同，其第一子像素与第二子像素之间的馈通电压的差值为210mV。因此，比较例2的显示面板的相邻子像素之间的压差约为10个灰阶。
实例1的显示面板的第一薄膜晶体管与第二薄膜晶体管的图案设计完全相同，而第一电容电极与第二电容电极的图案设计仅为面积相同。实例1的显示面板的第一子像素与第二子像素之间的馈通电压的差值缩小为20mV。因此，与比较例1以及比较例2的显示面板相较之下，实例1的显示面板的相邻子像素之间的压差可以改良至仅为1个灰阶的差异。由此可知，第一薄膜晶体管与第二薄膜晶体管的图案设计完全相同可以大幅地减少相邻子像素的馈通电压的差异。
另外，实例2的显示面板的第一薄膜晶体管与第二薄膜晶体管的图案设计完全相同，且第一电容电极与第二电容电极的图案设计完全相同，其第一子像素与第二子像素之间的馈通电压的差值为0mV。由此可知，第一电容电极与第二电容电极的图案设计完全相同可以进一步地减少相邻子像素的馈通电压的差异度，而使显示面板的相邻子像素之间灰阶程度实质上相同，以具有良好的显示品质。
综上所述，本发明的像素阵列的像素单元中，第一薄膜晶体管以及第二薄膜晶体管在XY平面上的正投影图案实质上一致，且第一电容电极以及第二电容电极在XY平面上的正投影图案实质上一致。如此一来，就算像素阵列的制作过程中发生光掩膜偏移的情形，由于第一薄膜晶体管以及第二薄膜晶体管偏移的情形一致，因此存在第一薄膜晶体管内部以及第二薄膜晶体管内部的栅极/漏极电容的变化量也会一致。如此一来，同一像素单元中的相邻子像素的馈通电压可以维持一致，进而可以使显示面板具有良好的显示品质。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围以权利要求书为准。

Claims (9)

1.一种像素阵列，包括多个像素单元，其特征在于，每一像素单元包括：
一第一扫描线、一第二扫描线以及一数据线；
一第一薄膜晶体管，其与该第一扫描线以及该数据线电性连接；
一第一像素电极，其与该第一薄膜晶体管电性连接；
一第二薄膜晶体管，其与该第二扫描线以及该数据线电性连接；以及
一第二像素电极，其与该第二薄膜晶体管电性连接，
其中，从相同的方向观看，该第一薄膜晶体管在一XY平面上的一正投影图案与该第二薄膜晶体管在该XY平面上的一正投影图案实质上一致；
每一像素单元包括更包括：
一第一电容电极线；
一第二电容电极线；
一第一电容电极，其与该第一薄膜晶体管电性连接且位于该第一电容电极线上方以形成一第一电容器；以及
一第二电容电极，其与该第二薄膜晶体管电性连接且位于该第二电容电极线上方以形成一第二电容器，
其中该第一电容电极的面积与该第二电容电极的面积实质上相同。
2.如权利要求1所述的像素阵列，其特征在于，每一像素单元包括更包括：
一第一电容器，其与该第一薄膜晶体管电性连接；以及
一第二电容器，其与该第二薄膜晶体管电性连接，其中该第一电容器的面积与该第二电容器的面积实质上相同。
3.如权利要求2所述的像素阵列，其特征在于，该第一电容器的周长与该第二电容器的周长实质上相同。
4.如权利要求3所述的像素阵列，其特征在于，该第一电容器在该XY平面上的一正投影图案与该第二电容器在该XY平面上的一正投影图案实质上一致。
5.如权利要求1所述的像素阵列，其特征在于，该第一电容电极的周长与该第二电容电极的周长实质上相同。
6.如权利要求5所述的像素阵列，其特征在于，该第一电容电极在该XY平面上的一正投影图案与该第二电容电极在该XY平面上的一正投影图案实质上一致。
7.如权利要求1所述的像素阵列，其特征在于：
该第一薄膜晶体管包括一第一栅极、一第一通道、一第一源极以及一第一漏极，该第一栅极与该第一扫描线电性连接，该第一源极与该数据线电性连接；以及
该第二薄膜晶体管包括一第二栅极、一第二通道、一第二源极以及一第二漏极，该第二栅极与该第二扫描线电性连接，且该第二源极与该数据线电性连接，
其中该第一通道在该XY平面上的一正投影图案与该第二通道在该XY平面上的一正投影图案实质上相同，
该第一源极在该XY平面上的一正投影图案与该第二源极在该XY平面上的一正投影图案实质上相同，且
该第一漏极在该XY平面上的一正投影图案与该第二漏极在该XY平面上的一正投影图案实质上相同。
8.如权利要求1所述的像素阵列，其特征在于，该第一薄膜晶体管在该XY平面上的该正投影图案与该第二薄膜晶体管在该XY平面上的该正投影图案并非镜像对称。
9.一种显示面板，其特征在于，包括：
一第一基板，该第一基板上具有一像素阵列，该像素阵列如权利要求1所述；
一第二基板，位于该第一基板的对向侧；以及
一显示介质，位于该第一基板以及该第二基板之间。
CN201210162133.XA 2012-03-30 2012-05-21 像素阵列及显示面板 Active CN102692773B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101111419A TWI559046B (zh) 2012-03-30 2012-03-30 畫素陣列及顯示面板
TW101111419 2012-03-30

Publications (2)

Publication Number Publication Date
CN102692773A CN102692773A (zh) 2012-09-26
CN102692773B true CN102692773B (zh) 2015-10-07

Family

ID=46858339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210162133.XA Active CN102692773B (zh) 2012-03-30 2012-05-21 像素阵列及显示面板

Country Status (3)

Country Link
US (2) US9007541B2 (zh)
CN (1) CN102692773B (zh)
TW (1) TWI559046B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559046B (zh) * 2012-03-30 2016-11-21 友達光電股份有限公司 畫素陣列及顯示面板
KR102471333B1 (ko) * 2015-02-12 2022-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI561905B (en) 2016-01-04 2016-12-11 Au Optronics Corp Pixel structure
TWI622834B (zh) * 2017-03-31 2018-05-01 友達光電股份有限公司 畫素陣列基板
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN109147572B (zh) * 2018-09-30 2020-12-01 武汉天马微电子有限公司 显示面板和显示装置
TWI694427B (zh) * 2019-02-27 2020-05-21 友達光電股份有限公司 顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493619A (zh) * 2008-01-25 2009-07-29 三星电子株式会社 显示基板和其制造方法以及具有该显示基板的显示面板
CN102231030A (zh) * 2011-07-07 2011-11-02 南京中电熊猫液晶显示科技有限公司 薄膜晶体管液晶显示器的像素结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830825B2 (ja) * 1990-04-20 1996-03-27 シャープ株式会社 アクティブマトリクス表示装置
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US7791679B2 (en) * 2003-06-06 2010-09-07 Samsung Electronics Co., Ltd. Alternative thin film transistors for liquid crystal displays
KR100698048B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치
KR101067618B1 (ko) * 2004-06-29 2011-09-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
EP1674922A1 (en) 2004-12-27 2006-06-28 Samsung Electronics Co., Ltd. Liquid crystal display
CN100483197C (zh) * 2006-09-15 2009-04-29 友达光电股份有限公司 液晶显示器装置及其驱动方法
KR101352113B1 (ko) * 2007-05-17 2014-01-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
CN101216649A (zh) * 2008-01-10 2008-07-09 京东方科技集团股份有限公司 液晶显示装置阵列基板及驱动方法
WO2010127515A1 (zh) * 2009-05-06 2010-11-11 深超光电（深圳）有限公司 显示面板
TWI392946B (zh) * 2009-12-18 2013-04-11 Au Optronics Corp 畫素結構
TWI408475B (zh) * 2009-12-31 2013-09-11 Au Optronics Corp 主動元件陣列基板及其製造方法
KR101920888B1 (ko) * 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI559046B (zh) * 2012-03-30 2016-11-21 友達光電股份有限公司 畫素陣列及顯示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493619A (zh) * 2008-01-25 2009-07-29 三星电子株式会社 显示基板和其制造方法以及具有该显示基板的显示面板
CN102231030A (zh) * 2011-07-07 2011-11-02 南京中电熊猫液晶显示科技有限公司 薄膜晶体管液晶显示器的像素结构

Also Published As

Publication number Publication date
US20150179671A1 (en) 2015-06-25
US20130256706A1 (en) 2013-10-03
US9007541B2 (en) 2015-04-14
US9472580B2 (en) 2016-10-18
TW201339693A (zh) 2013-10-01
TWI559046B (zh) 2016-11-21
CN102692773A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
CN102692773B (zh) 像素阵列及显示面板
US9885930B2 (en) Array substrate, display panel, display device and electronic device
US9500922B2 (en) Array substrate, liquid crystal display panel and display device
US10146097B2 (en) Liquid crystal display
US8743304B2 (en) Pixel array layout of a liquid crystal display
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
US20170031223A1 (en) Array substrate, liquid crystal display panel and display device
US9052553B2 (en) Liquid crystal display
US10644120B2 (en) Thin film transistor, GOA circuit, display substrate and display device
CN109188805B (zh) 像素阵列结构、显示面板及显示装置
CN104319354B (zh) 一种管脚绑定结构及显示面板
CN106886112B (zh) 阵列基板、显示面板和显示装置
CN103616785B (zh) 像素阵列
US9502438B2 (en) Array substrate and manufacturing and repairing method thereof, display device
US8018399B2 (en) Pixel array
CN104849921A (zh) 液晶显示装置
US20180203317A1 (en) Substrate, display panel and display device
US20200319519A1 (en) Liquid crystal display panel
CN103268041B (zh) 液晶显示面板及其驱动方法
CN104267551A (zh) 一种阵列基板、显示面板及显示装置
US9638965B2 (en) Display panel and thin film transistor array substrate
US9182636B2 (en) Pixel cell and active matrix liquid crystal display
EP3719838A1 (en) Tft substrate, esd protection circuit, and method for manufacturing tft substrate
CN101853848B (zh) 主动元件阵列基板
US20160216572A1 (en) Curved display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant